Universidad de El Salvador

Facultad de ingeniería y arquitectura

Escuela de ingeniería eléctrica
Sistemas digitales 1

Tarea 2
Docente: Ing. Salvador German
Instructores: Br. José Rigoberto Peña Castañeda
Br. Walter Ernesto Pineda Callejas

“Métodos de simplificación: Mapas de Karnaugh y QM”

ASIGNACIONES:

1. Diseñar y simular un convertidor hexadecimal a 7 segmentos.

Fig1. Combinaciones de display de 7 segmentos.

Hacer tabla de la verdad (respetar el orden y nombre de las salidas: A, B, C,

D, E, F, G respectivamente), simplificar utilizando mapas K, realizar código
VHDL en QUARTUS II y simular en ModelSim. Los segmentos del display se
encienden recibiendo un “1” lógico.
Ejemplo:
Numero A B C D E F G
2 1 1 0 1 1 0 1
Fig2. Ejemplo para el numero 2

2. Diseñar un convertidor de código gray de 4 bits a los códigos BCD que

se indican en la tabla y en ese orden. Hacer tabla de la verdad,
simplificar utilizando QM, realizar código VHDL en QUARTUS II y simular
en ModelSim.
A B BCD
0 0 6311
0 1 2421
1 0 7421
1 1 Exc-3
Fig3. Asignación de variables de control para cada asignación.

Recordar que todas las combinaciones de gray son válidas.

3. Diseñar una calculadora que obtenga el cuadrado de la entrada de

un numero en gray de 4 bits. La salida será un numero binario de los
bits necesarios para representar el mayor número que se pueda
obtener.
Representacion
Representacion
Num. binaria del
en gray
cuadrado
5 111 11001
Fig4. Ejemplo para comprender qué tipo de entrada y salida se debe trabajar.

Hacer tabla de la verdad, simplificar utilizando QM, realizar código VHDL en

QUARTUS II y simular en ModelSim.

4. Diseñe un sistema digital cuya entrada es el código 2421 y tiene tres

salidas en una detecta (con 1 lógico) los dígitos primos, en otra los
mayores que 2 y menores que 6, y en la ultima los menores o iguales
que 5 en ese orden respetivamente. Simplifique en POS.
Hacer tabla de la verdad, simplificar utilizando mapas K, hacer circuito,
realizar código VHDL en QUARTUS II y simular en ModelSim.
Preguntas de Investigación

1. Investigar las librerías existentes para VHDL, características y elementos

que contiene, cómo tener acceso a estas y cómo utilizarlas.

2. Investigar sobre la placa Cyclone V DE1-SOC (Máximo 2 paginas):

características de la placa (procesador, memoria, pines, displays, y otras
características técnicas) y diagrama en bloque.

Lineamientos de las tareas

Contenido del reporte (70%):

 Portada.
 Objetivos (General y específicos). 15%
 Introducción (máx. 1 página). 10%
 Desarrollo de los circuitos (para asignaciones):
o Proceso para solución. 15%
o Código VHDL (1 Captura). 10%
o Gráficos obtenidos para cada circuito (1 captura). 10%
 Respuesta a las preguntas de investigación. 20%
 Conclusiones (máx. 1 página) 15%
 Bibliografía 5%

Archivo .rar (30%):

 Reporte en PDF y WORD 25%

 Códigos utilizados(*.vhd) y todos los que genera el proceso de
compilación y ejecución. 40%
 Imágenes de los resultados. 35%

Notas:
 Simplificación QM y mapas k en digital.
 Toda imagen, figura, tabla debe ir etiquetada.
 Si incluye índice hacerlo de la manera correcta.
 Hacer un proyecto en Quartus y modelsim por asignación
 Justificar el documento.
 En el asunto de correo colocar: Carnet_tarea2_SDI o SDU 115
 Enviar un correo por pareja

Correo: sistemas.digitales.1.2020@gmail.com