Práctica 4. Muestreo y reconstrucción de señales.

1. Resumen
El estudio de los sistemas muestreados incluye técnicas continuas y discretas. De las dos posibles formas de
abordarlo, lo más adecuado es considerar todos los sistemas como discretos. Esto obliga a encontrar el sistema
discreto equivalente a uno continuo. Presenta la importante ventaja de que no se produce pérdida de información,
existiendo función de transferencia.
Objetivo: Comprender el principio del muestreo y retención utilizando funciones de Matlab.
2. Introducción teórica
Una señal continua se puede convertir a una señal discreta mediante un muestreador que convierte la señal en un
tren de impulsos a un periodo de muestreo T y magnitud de cada impulso igual al valor muestreado de la señal
continua en el instante de muestreo, Figura 1.

Figura 1. Muestreo de una señal continua.

El tren de impulsos unitarios se puede representar mediante la ecuación:

∞

𝛿𝑇 = ∑ 𝛿(𝑡 − 𝑘𝑇) = 𝑥(0)𝛿(𝑇) + 𝑥(𝑇)𝛿(𝑡 − 𝑇) + 𝑥(2𝑇)𝛿(𝑡 − 2𝑇) + ⋯

𝑘=0

La señal muestreada se puede representar como la magnitud de la señal en el instante muestreado multiplicada
por el tren de impulsos de la siguiente manera
∞

𝑥 ∗ (𝑡) = ∑ 𝑥(𝑘𝑇)𝛿(𝑡 − 𝑘𝑇) = 𝑥(0)𝛿(𝑇) + 𝑥(𝑇)𝛿(𝑡 − 𝑇) + 𝑥(2𝑇)𝛿(𝑡 − 2𝑇) + ⋯

𝑘=0

obteniendo la Transformada de Laplace a la señal muestreada:

𝑋 ∗ (𝑠) = 𝐿[𝑥 ∗ (𝑡)] = 𝑥(0)𝐿[𝛿(𝑡)] + 𝑥(𝑇)𝐿[𝛿(𝑡 − 𝑇)] + 𝑥(2𝑇)𝐿[𝛿[𝑡 − 2𝑇)] + ⋯

= 𝑥(0) + 𝑥(𝑇)−𝑇𝑠 + 𝑥(2𝑇)−2𝑇𝑠 + ⋯

∞

𝑋 (𝑠) = ∑ 𝑥(𝑘𝑇) −𝑘𝑇𝑠

∗

𝑘=0

Si z = Ts, esto es, s = (1/T) ln (z), entonces,

∞
∗ (𝑠)
𝑋 = ∑ 𝑥(𝑘𝑇)𝑧 −𝑘 = 𝑋(𝑧)
𝑘=0
La transformada de Laplace de una señal muestreada es la misma transformada z si: z = Ts
El proceso de recuperación de la señal continua a partir de la señal discreta se conoce como retención de datos.
El retenedor utiliza las muestras anteriores para extrapolar la señal continua entre el instante de muestreo presente
y el siguiente.

El retenedor más utilizado es el retenedor de orden cero ZOH (zero order hold). Este retenedor genera una señal
continua h(t) manteniendo o reteniendo cada valor de la muestra cada periodo de muestreo. Esto es:

h(kT+t) = x(kT), para kT ≤ t ≤ (k+1)T

Figura 2. Retenedor de orden cero.

h(t) = x(0)u(t) + [x(T)-x(0)] u(t-T) + [x(2T)-x(T)] u(t-2T) + · · ·

h(t) = x(0)[u(t)-u(t-T)] + x(T)[u(t-T)-u(t-2T)] + x(2T)[u(t-2T)-u(t-3T)] + · · ·

∞

ℎ(𝑡) = ∑ 𝑥(𝑘𝑇) [𝑢(𝑡 − 𝑘𝑇) – 𝑢(𝑡 − (𝑘 + 1)𝑇)]

𝑘=0

aplicando la transformada de Laplace:


   kTs   k 1Ts  1   Ts 
H ( s)   xkT     xkT   kTs

k 0  s s  s k 0

Como, H(s) = G(s) X*(s), se tiene que la Función de transferencia del retenedor de orden cero es:

1   Ts
GZOH s  
s

Existe y se aplica también el retenedor de orden primero FOH (First Order Hold) cuya interpolación entre periodos
de muestreo se hace en forma triangular.

3. Procedimiento.
1. Considere la siguiente señal senoidal 5 sin 5𝑡 y un periodo de muestreo de 1 s.
2. Observe las gráficas obtenidas en el sistema de la figura 3 en simulink
3. Disminuya el periodo de muestreo a 0.5 s, 0.2 s y 0.1 s y compare las diferentes gráficas obtenidas.
4. Obtenga la descripción matemática de esta señal muestreada y retenida para un periodo de muestreo de
0.1 s.
 Figura 3. Sistema de muestreo y retención de orden cero y primer orden
5. Compruebe mediante el comando en Matlab Gz=c2d(G,.1,'zoh'), para el retenedor de orden cero
y Gz=c2d(G,.1,'foh') para el retenedor de primer orden.
6. Repita para las señales 5sin5t + 4sin4t + 3 sin6t y 5sin5t - 4sin4t - 3 sin6t.
7. De acuerdo con el teorema del muestreo, ¿cuál debería ser la frecuencia mínima de muestreo en los 3
casos?
8. Construya el siguiente circuito en empleando la biblioteca Simscape en Simulink

Figura 4. Circuito de muestreo y retención.

9. Ajuste el valor del capacitor a 1µF, 1µ, el generador de pulsos a una amplitud de 1, periodo de 1x10-3s
y un 1% de ancho de pulso, la fuente de tensión AC a 10Vpp a 100Hz y el tiempo de simulación en 0.1s
10. Observe cuidadosamente las formas de onda.
11. Ajuste la frecuencia del muestreo en el generador a 1Hz, 5Hz, 10kH, 50kHz, 100Hz, 500Hz, 1kHz y repita
el paso 10 para cada frecuencia.
12. Regrese la frecuencia de muestreo a su valor original y repita el paso 10 para valores del capacitor C1 de
0.01F, 0.1F, 1F y 10F.
4. Convertidores analógicos a digitales (ADC)
Los convertidores analógicos a digitales (ADC) se utilizan en la mayor parte de la electrónica moderna. Cada
vez que necesite convertir variables de entrada del mundo real, como audio de micrófono o una imagen, en
una señal digital para almacenamiento informático, manipulación u otras aplicaciones, se utilizará un ADC.
Existen muchos tipos diferentes de ADC disponibles en el mercado, y cada diseño diferente tiene sus
fortalezas y debilidades específicas. La elección del ADC correcto depende en gran medida del conocimiento
de las necesidades.
Para seleccionar el ADC correcto, deberá primero considerar cuatro factores críticos:
- Resolución
- Velocidad
- Precisión
- Ruido
Una vez evaluadas las necesidades del proyecto en esas áreas, se puede limitar la selección aún más
considerando otras variables, tales como:
- Tensión de entrada
- Interfaz
- Cantidad de canales

Criterios de selección de ADC por considerar

 Resolución se refiere al número de bits de salida que el ADC puede generar por cada conversión. Esta
cifra determina la señal de entrada más pequeña que el sistema puede representar. La resolución también
define el menor cambio progresivo en la señal analógica que puede expresar el ADC.
 Velocidad tiene que ver con la tasa de muestra del dispositivo; en otras palabras, ¿cuál es el mayor número
de conversiones por segundo que puede manejar el ADC? La tasa de muestra está determinada por el
tiempo que demora realizar una sola conversión. Esa cifra determina cuántas muestras por segundo son
posibles en un escenario ideal.
 Precisión es relativamente directa. ¿Qué tan estrechamente coincide la salida con la entrada? ¿Qué
cantidad de la salida corresponde a la señal deseada? Generalmente, evaluamos la precisión en términos
del ruido presente en la señal de salida, mediante una cifra denominada relación señal-ruido (SNR), donde
más alta es mejor (más señal por cantidad determinada de ruido). Incluso en un ADC ideal, habrá cierta
cantidad de ruido presente ya que el redondeo necesariamente debe producirse en orden para digitalizar
una señal analógica (ruido de cuantificación, que se explica a continuación). Por lo general, una mayor
resolución también genera mayor precisión, ya que cuanto menor sea el error de redondeo, más cierta será
la salida digital en relación con la entrada analógica.
 Ruido de cuantificación es uno de varios tipos de ruido que contribuyen a la precisión del dispositivo.
Este tipo de ruido merece su propia mención porque el ruido de cuantificación es inevitable en la
conversión analógica a digital. En términos sencillos, cuando un conjunto continuo se convierte en un
conjunto discreto, podemos esperar la pérdida de alguna información. Nos referimos a esa información
perdida como ruido de cuantificación, que se manifiesta como una señal de ruido de dientes de sierra. Con
una resolución suficientemente alta, es posible contrarrestar el ruido de cuantificación funcionalmente,
pero seguirá siendo una parte inherente del proceso de ADC.

Arquitecturas comunes de ADC

Los diversos diseños de ADC tienen su propias fortalezas y debilidades. Como resultado, el proyecto y el caso
de uso previsto dictarán en gran medida qué tipo de ADC usar. Una idea clara de lo que se desea que el
dispositivo logre, permitirá dar prioridad a los cuatro factores que describimos anteriormente y guiar hacia el
tipo correcto de arquitectura de ADC.
Las arquitecturas de ADC más comunes son:
- Flash
- Aproximación sucesiva (SAR)
- Delta-sigma
- Segmentada
Tabla 1. Características elementales de las arquitecturas comunes de ADC
Tipo Frecuencia máxima de muestreo Resolución (bits máximos)
Flash 10 gigamuestras/s 4-12
SAR 10 megamuestras/s 8-18
Delta-sigma 1 megamuestra/s 8-32
Segmentada 1 gigamuestra/s 8-16
Para un tipo de arquitectura determinado, mientras más alta sea la resolución de un ADC, más baja será su
velocidad (y viceversa), debido a que una mayor resolución significa más datos que convertir. Sin embargo,
los ADC segmentados tienen un método bastante particular: combinan algunas de las mejores cualidades de
los SAR y de los ADC tipo flash, logrando alcanzar alta velocidad y alta resolución.
Si bien los ADC flash son grandes y costosos, su velocidad los convierte en candidatos de calidad para
convertir la grabación analógica de video en digital, un proceso que aborda enormes cantidades de datos. Los
SAR son muy populares en aplicaciones de instrumentación y de adquisición de datos, en donde la ultra alta
velocidad es menos crítica y se prefiere una gran precisión.
La arquitectura delta-sigma (uno de los diseños más recientes) posee una precisión asombrosa, pero también
es el más lento de los diseños populares, lo que la hace muy adecuada para las aplicaciones de audio de alta
fidelidad. En esas instancias, capturar incluso matices pequeños es crítico, pero la cantidad total de datos no
es extrema comparado con el video, por ejemplo. Como resultado, los diseños delta-sigma se emplean en gran
medida para el audio digital y la instrumentación.
Por último, los ADC segmentados se vuelven cada vez más populares gracias a su capacidad para combinar
tanto resoluciones razonablemente altas como velocidades. Esencialmente, los diseños de segmentación son
una versión más refinada del SAR y están bien adaptados para una amplia variedad de aplicaciones, entre
ellas:
- Creación de imágenes médicas por ultrasonidos
- Video digital
- Escenarios de Internet de alta velocidad, como módems por cable, xDSL, etc.
En cuanto a la precisión, es el resultado de la combinación de resolución y velocidad de muestra. La resolución
determina la precisión de la amplitud y el error de redondeo y, por lo tanto, el ruido de cuantificación y una
pérdida de referencia de la precisión. Mientras tanto, la velocidad de muestra determina la precisión y la
exactitud de la temporización: mientras más veces por segundo se muestrea la fuente, más precisa será la
temporización. En una hoja de estadísticas de ADC se registrará la precisión general y el ruido de
cuantificación específico en la línea de "relación señal/ruido". Conviene que este valor sea lo más alto posible,
más potencia de señal por cantidad determinada de ruido.

Otros elementos que considerar

Diferentes unidades de ADC varían ampliamente en cuanto a:
- Tamaño físico
- Número de entradas posibles
- Requisitos de potencia
Los ADC flash, por ejemplo, no se adaptan bien a los dispositivos portátiles debido a que sus diversos
componentes afectan el tamaño y el consumo de potencia. Cualquiera que pretenda construir un dispositivo
portátil probablemente deberá ignorar los ADC flash y considerar algo más adecuado a un dispositivo y
sistema eléctrico más pequeños. De manera similar, muchos ADC solo permiten dos entradas, de modo que,
si la aplicación requiere más de dos posibles entradas, se puede ahorrar tiempo limitando la búsqueda a ADC
multicanal.
Independientemente de qué arquitectura se elija, la frecuencia de muestreo mínima, denominada tasa de
Nyquist, debe ser por lo menos el doble de la frecuencia máxima de la entrada. Sobre la base de la frecuencia
esperada de los datos entrantes, conviene asegurarse de que la tasa de muestra es lo suficientemente alta.

Actividades.
Consideremos un ADC básico con 4 salidas, podemos ver que el rango de números binarios de 4 dígitos que
este ADC puede producir es el siguiente:
 Figura 5. Combinaciones de salida en un convertidor analógico-digital de 4 bits.

Y, por lo tanto, el ADC convertirá la señal de tensión analógica en una salida digital de 4 dígitos como se
muestra a continuación:

Figura 6. Ejemplo de salida en un convertidor analógico-digital de 4 bits para 5V.

Vamos a implementar ahora un circuito de conversión analógico a digital y observar nuestros resultados
y comparar con la teoría anterior.

Ejemplo práctico:
1. Construya el circuito que se muestra en la siguiente figura empleando NI Multisim.
2. Ejecute la simulación, luego use "A" y "Shift-A" en su teclado para cambiar la posición del cursor en el
potenciómetro. Observe los cambios en la pantalla y los LEDs.

+ -
-10 V
V1
10V R1
A1

1kΩ Vin D0
0 %
Key=A
D1
V2
10V D2
D3
D4
D5
D6
Vref+
D7
Vref-
SOC EOC
ADC
V4
0V 5V
5ms 10ms

Figura 7. Circuito convertidor analógico-digital.

Nota: El ADC tiene un rango de entrada de +/- 10V. La salida varía de 00 a FF.

Conversión digital a analógica.

Un DAC se utiliza para convertir las señales digitales que consisten en 0s y 1s para variar las señales analógicas,
como una señal de tensión eléctrica).
Consideremos un DAC básico con 4 entradas, podemos ver que el rango de números binarios de 4 dígitos que
este DAC tendrá como entrada y el rango de salida decimal correspondiente son los siguientes:

Figura 8. Tabla de conversión digital-analógica.

Por lo tanto, el DAC convertirá la señal de entrada digital en una señal de salida analógica variable como se
muestra a continuación:

Figura 9. Ejemplo de conversión digital-analógica.

Ejemplo práctico:
3. Utilizando NI Multisim, abrir el archivo de circuito "adc_dac.ms12". Usted verá el circuito a continuación:

+ -
10 V
V1
10V R1
A1

1kΩ Vin D0
0 %
Key=A
D1
V2
10V D2
D3
D4
D5
D6
Vref+
D7
Vref-
SOC EOC
ADC
V4
0V 5V
D0

D1

D2

D3

D4

D5
D6

D7

5ms 10ms Vref+ Output

VDAC8 Output

Vref-
XSC1
U4
Ext Trig
+
_
A B
+ _ + _

Output

Figura 10. Convertidor analógico-digital con convertidor digital-analógico

Modificamos el circuito ADC que examinamos anteriormente añadiendo un DAC a la salida del ADC
para convertir la salida digital de nuevo a su forma analógica original.
4. Haga doble clic en el instrumento Osciloscopio 'XSC1' para abrir su panel frontal y luego ejecute la
simulación. Mientras la simulación se está ejecutando, presione 'A' o 'Shift-A' en su teclado para alternar
la señal de entrada. Verá los siguientes resultados en el osciloscopio:
 Figura 11. Salida en el osciloscopio del convertidor digital-analógico.

Por lo tanto, hemos convertido la señal digital de nuevo a su forma analógica original y confirmó la teoría
para el ADC y el DAC.
5. Detenga la simulación. Haga clic en "View >> Grapher". Observará la salida del DAC que vimos en el
osciloscopio:

Figura 12. Salida del convertidor D/A en el Grapher.

6. Modifique el circuito para observar la conversión de una señal senoidal como se muestra en la imagen.

+ -
0 V

A1
Input
Vin D0
V1 V3 D1
10V
10Vpk D2
1kHz D3
0°
D4
V2 D5
10V
D6
Vref+
D7
Vref-
SOC EOC
V4
ADC
0V 5V
1us 2us
D0

D1

D2

D3

D4

D5

D6

D7

Vref+ Output
VDAC8 Output

Vref-
XSC1
U4
Ext Trig
+
_
A B
+ _ + _

Output
Input

Figura 13. Observación de una onda senoidal.