FUNCIONAMIENTO DEL LATCH

1.- FUNDAMENTOS TEORICOS

Latch
Un latch (lat memori inglet) es un circuito electrónico usado para almacenar
información en sistemas lógicos asíncronos. Un latch puede almacenar
un bit de información. Los latches se pueden agrupar, algunos de estos grupos
tienen nombres especiales, como por ejemplo el 'latch quad ' (que puede
almacenar cuatro bits) y el 'latch octal' (ocho bits). Los latches son
dispositivos biestables que no tienen entrada de reloj y cambian el estado de
salida solo en respuesta a datos de entrada, mientras que los biestables
cuando tienen datos de entrada cambian el estado de salida en respuesta a
una entrada de reloj.

Latch RS

Los latches a diferencia de los conectores no necesitan una señal de reloj para
su funcionamiento.

RS latch.

El latch lógico más simple es el RS, donde R y S permanecen en estado 'reset'

y 'set'. El latch es construido mediante la interconexión retroalimentada
de puertas lógicas NOR (negativo OR), o bien de puertas
lógicas NAND (aunque en este caso la tabla de verdad tiene salida en lógica
negativa para evitar la incongruencia de los datos). El bit almacenado está
presente en la salida marcada como Q.

Biestables RS con puertas NAND y NOR.

El estado del circuito biestable será el contenido de la memoria. La memoria se

consigue mediante la realimentación, o sea introduciendo la salida otra vez a la
entrada. Si Qn es el estado actual o presente y Qn+1 el estado futuro entonces
se consigue el estado de memoria :
 fig 1 : Configuración básica de estado de memoria

Esta situación de estado de memoria viene dada por la expresión :

Para poder modificar este estado de memoria debo añadir entradas y así
cambiar el estado. Si llamamos a estas entradas R ( reset ) y S ( set )
obtenemos el biestable RS. Los biestables RS se pueden implementar con
puertas NOR y NAND.

A este tipo de biestables que son activos por nivel se les denomina LATCH.
 figura 2 . Latch RS mediante NAND y mediante NOR

La tabla de verdad o funcionamiento del Latch RS es la siguiente :

Vamos a analizar una situación en el Latch RS con puertas NOR ( p.e. ) para
entender la tabla de verdad anterior:

 Consideramos la situación de partida (estado presente ) y

vamos a introducir R=S=0 ( la situación de partida está en azul ). Como
se puede observar se mantiene el estado 0 como cabía

esperar, , luego se encuentra en estado de memoria.

  Consideramos ahora la situación de partida (estado presente )
y vamos a introducir R=0 y S=1( la situación de partida está en azul ).
Como se puede observar el estado futuro cambia a 1 como cabía

esperar según la tabla, , una vez que se estabiliza la

realimentación de las salidas.

 La ? que aparece en la tabla de verdad corresponde a una situación NO

PERMITIDA en la que se genera un conflicto de indeterminación que se
solucionará con el biestable JK haciendo que cuando las entradas están
en alta el circuito cambie de estado.

Si analizo la solución del Latch RS con puertas NAND llegaré a la conclusión

que se diferencia del anteriormente analizado porque es activo sus entradas a
nivel bajo ( ceros lógicos ).
2.- OBJETIVO
Implementación de latch con compuertas NOR y NAND.

3.- MATERIALES
 Circuito integrado 7402
 Circuito integrado 7400
 Resistencias de 220.
 4 Leds
 1 Multímetro.
 1 Protoboard.
 1 Cable de Poder.
 1 Fuente DC.
 1 Cajade cables
 1 Alicate

4.- PROCEDIMIENTO
EXPERIENCIA Nº1
Para el desarrollo de esta práctica, necesitaremos un circuito integrado 7402
(cuádruple puerta NOR). Una vez realizado el montaje se completará el
cronograma y la tabla de verdad

Table 1: Tabla de verdad para el biestable SR con puertas NOR

S R Q Q

0 0 Sin Cambio

0 1 0 1

1 0 1 0

1 1 Inval ido
 Figure 2: Cronograma del cerrojo RS usando puertas NOR.

EXPERIENCIA Nº2
Para el desarrollo de esta práctica, necesitaremos un circuito integrado
7400 (cuádruple puerta NAND). Una vez realizado el montaje se
completará el cronograma y la tabla de verdad

Tabla 2: Tabla de verdad para el biestable SR con puertas NAND.

S R Q Q

0 0 Inv alido

0 1 1 0

1 0 0 1

1 1 Sin Cambio

Figure 3: Cronograma del cerrojo RS usando puertas NAND.

5.- CUESTIONARIO
1.- Llene el cronograma del latch RS usando compuertas NAND

2.- Llene el cronograma del latch RS usando compuertas NOR

6.- CONCLUSIONES.
En esta practica de laboratorio se pudo comprobar el funcionamiento del latch
Rs usando compuertas Nand(7400) y Nor(7402), para esto utilizamos
resistencias de 220 conectados a 2 leds respectivamente los cuales
representaban Q y Q para cada circuito.
Si el led se encendía significaba que estaba en 1 lógico, si estaba apagado
significa que esta en 0 lógico.
Los dos circuitos fueron comprobados según su tabla de verdad.
De esta manera se cumplió con el objetivo planteado a principio de practica.

7.-RECOMENDACIONES.-
-Se recomienda realizar con cuidado el cableado.
-Revisar el voltaje de entrada de la fuente.
-Comprobar con cuidado la tabla de verdad.

8.-BIBLIOGRAFIA.-
http://www.profesormolina.com.ar/electronica/componentes/int/biest.htm

http://www.wikipedia.org/wiki/Latch