ARQUITECTURA CISC

En la arquitectura computacional, CISC (complex instruction set computer) es un modelo

de arquitectura de computadora.
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser
muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en
los registros internos, en contraposición a la arquitectura RISC.

Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad,
la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas
instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente
microinstrucciones.

En la arquitectura computacional, RISC (del inglés reduced instruction set computer) es un

tipo de microprocesador con las siguientes características fundamentales:

 Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.

 Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el

paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.

MIPS (procesador)
El diseño de la familia MIPS, fue muy influenciada por las viejas arquitecturas RISC como
DEC Alpha.

Dónde se utiliza MIPS

MIPS es utilizado en múltiples sistemas integrados como Series2 TiVo, dispositivos

Windows CE, routers Cisco y consolas de videojuegos como el Nintendo 64, la PlayStation,
PlayStation 2 y el sistema handheld PlayStation Portable.

Hasta finales de 2006, también eran usados en muchos productos de computadoras de SGI.
Los primeros MIPS empleaban 32 bits, luego se implementaron versiones de 64 bits.

Existen múltiples revisiones al conjunto de instrucciones MIPS, incluyendo: MIPS I, MIPS

II, MIPS III, MIPS IV, MIPS V, MIPS32 y MIPS64.

También existen múltiples extensiones "add-on", como MIPS-3D (dedicado a tareas 3D), el
MDMX (MaDMaX), MIPS16e (que agrega compresión al stream de instrucciones para hacer
que los programas ocupen menos) y el MIPS MT (similar al HyperThreading de las Pentium
4 de Intel, agrega multitarea).

Arquitectura VLIW básica

Data de principios de los años 70

• Muy apoyada en la tecnología de compiladores que optimicen el código
• Una instrucción especifica varias operacíones agrupadas en un
formatolargo de instrucción con longitudes desde 128 a 1024 bits
• La planificación de ejecución de las operaciones es externa al procesador
• El rendimiento del procesador queda determinado por la calidad del
compilador

Arquitectura VLIW: ventajas

• La planificación de la ejecución estática de instrucciones es realizada por
el compilador:
• Menos lógica en la unidad de control del procesador
• Mayor frecuencia de reloj (organización mas sencilla)
• Mayor disponibilidad de especio para otras unidades(Pe: unidades
funcionales)
• Es una arquitectura muy difundida en circuitos embebidos
• DSP ́s
• Multimedia (placas de sonido, video, etc.

Arquitectura VLIW: Limitaciones

• Tamaño del código
• Mucho desperdicio de memoria por instrucciones NOP
• Compatibilidad de código objeto
• Hay que recompilar todo el código fuente para cada nuevaversión de
procesador
• Baja ocupación de las unidades funcionales
• Conflictos en el acceso al banco de registros desde varias unidades
• Conflictos de predicción estática de accesos a memoria
• Imposibilidad de determinación de latencias en caso de posiblesfallos en
accesos a Ram o caché
• Dificultades en la predicción estática de saltos