Edy Itael Garcia Sunuc 1990-09-5808

CISC Y RISC

CISC
(del ingls Complex Instruction Set Computer, en espaol Computador con Conjunto de Instrucciones Complejas). Es un modelo de arquitectura de computadores. La tecnologa naci de la mano de Intel, creado en 1971, permitira el nacimiento de la informtica personal. Ms concretamente, sera en 1972 cuando aparecera el 8080 (primer chip capaz de procesar 8 bits, suficiente para representar nmeros y letras). Histricamente la memoria ha tenido un elevado coste y en consecuencia se han ido buscando arquitecturas que maximizasen el uso de la misma. Las arquitecturas de computadores que aparecieron en primer lugar fueron CISC. Por tanto, no es de extraar que una de las mayores preocupaciones de esta familia haya sido siempre el ahorro de la memoria. Como hemos comentado, han hecho su aparicin los lenguajes de alto nivel, imponindose en la programacin al lenguaje ms bsico del computador, el assembler. As pues, CISC es una arquitectura que persigue la programacin fcil y al mismo tiempo un uso eficiente de la memoria. El objetivo principal de la arquitectura CISC es completar una tarea en el menor nmero de lneas de montaje posibles. Esto se consigue por el procesador y hardware que es capaz de entender y ejecutar una serie de operaciones. Una de las ventajas principales de esta filosofa es que el compilador tiene que hacer muy poco trabajo para traducir un lenguaje de alto nivel a ensamblador. Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayora de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones. Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en lamemoria o en los registros internos, en contraposicin a la arquitectura RISC.

Algunas caractersticas de CISC son las siguientes: nfasis en el hardware Incluye mltiples tiempos de reloj Instrucciones complejas Altos ciclos por segundo Transistores utilizados para el almacenamiento de Instrucciones complejas

Edy Itael Garcia Sunuc 1990-09-5808

Entre las ventajas de CISC destacan las siguientes: Reduce la dificultad de crear compiladores. Permite reducir el costo total del sistema. Reduce los costos de creacin de software. Mejora la compactacin de cdigo. Facilita la depuracin de errores.

CISC Y RISC

RISC
(del ingls Reduced Instruction Set Computer, en espaol Computador con Conjunto de Instrucciones Reducidas) Adems estos procesadores suelen disponer de muchos registros de propsito general. Instrucciones de tamao fijo y presentadas en un reducido nmero de formatos. Slo las instrucciones de carga y almacenamiento acceden a la memoria de datos. El objetivo de disear mquinas con esta arquitectura es posibilitar la segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los accesos a memoria. Las mquinas RISC protagonizan la tendencia actual de construccin de microprocesadores. RISC es una filosofa de diseo de CPU para computadora que est a favor de conjuntos de instrucciones pequeas y simples que toman menor tiempo para ejecutarse. El tipo de procesador ms comnmente utilizado en equipos de escritorio, el x86, est basado en CISC en lugar de RISC, aunque las versiones ms nuevas traducen instrucciones basadas en CISC x86 a instrucciones ms simples basadas en RISC para uso interno antes de su ejecucin. La idea fue inspirada por el hecho de que muchas de las caractersticas que eran incluidas en los diseos tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Adems, la velocidad del procesador en relacin con la memoria de la computadora que acceda era cada vez ms alta. Esto conllev la aparicin de numerosas tcnicas para reducir el procesamiento dentro del CPU, as como de reducir el nmero total de accesos a memoria.

CISC es una arquitectura usada hoy en dia en la mayora de computadoras por su bajo costo y el buen soporte que tiene lo cual hace que la mayora de programas se basen para trabajar sobre esta arquitectura.

Edy Itael Garcia Sunuc 1990-09-5808

CISC Y RISC

Debido a lo redundante de las microinstrucciones, los sistemas operativos diseados para estos microprocesadores, contemplaban la capacidad de subdividir un microprocesador en varios, reduciendo el nmero de instrucciones redundantes por cada instancia del mismo. Con una arquitectura del software optimizada, los entornos visuales desarrollados para estas plataformas, contemplaban la posibilidad de ejecutar varias tareas en un mismo ciclo de reloj. As mismo, la paginacin de la memoria RAM era dinmica y se asignaba una cantidad suficiente a cada instancia, existiendo una especie de 'simbiosis' entre la potencia del microprocesador y la RAM dedicada a cada instancia del mismo. La multitarea dentro de la arquitectura CISC nunca ha sido real, tal como en los RISC s lo es. En CISC, el microprocesador en todo su conjunto est diseado en tantas instrucciones complejas y diferentes, que la subdivisin no es posible, al menos a nivel lgico. Por lo tanto, la multitarea es aparente y por rdenes de prioridad. Cada ciclo de reloj trata de atender a una tarea instanciada en la RAM y pendiente de ser atendida. Con una cola de atencin por tarea FIFO para los datos generados por el procesador, y LIFO para las interrupciones de usuario, trataban de dar prioridad a las tareas que el usuario desencadenara en el sistema. La apariencia de multitarea en un CISC tradicional, viene de la mano de los modelos escalares de datos, convirtiendo el flujo en un vector con distintas etapas y creando la tecnologa pipeline En pocas palabras esto significa que para cualquier nivel de desempeo dado, un chip RISC tpicamente tendr menos transistores dedicados a la lgica principal. Esto permite a los diseadores una flexibilidad considerable; as pueden, por ejemplo: Incrementar el tamao del conjunto de registros. Mayor velocidad en la ejecucin de instrucciones. Implementar medidas para aumentar el paralelismo interno. Aadir cachs enormes. Aadir otras funcionalidades, como E/S y relojes para minicontroladores. Construir los chips en lneas de produccin antiguas que de otra manera no seran utilizables. No ampliar las funcionalidades, y por lo tanto ofrecer el chip para aplicaciones de bajo consumo de energa o de tamao limitado.

Las caractersticas que generalmente son encontradas en los diseos RISC son:

Edy Itael Garcia Sunuc 1990-09-5808

CISC Y RISC

Codificacin uniforme de instrucciones (ejemplo: el cdigo de operacin se encuentra siempre en la misma posicin en cada instruccin, la cual es siempre una palabra), lo que permite una decodificacin ms rpida. Un conjunto de registros homogneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y as simplificar el diseo del compilador (aunque existen muchas formas de separar los ficheros de registro de entero y coma flotante). Modos de direccionamiento simple con modos ms complejos reemplazados por secuencias de instrucciones aritmticas simples. Los tipos de datos soportados en el hardware (por ejemplo, algunas mquinas CISC tiene instrucciones para tratar con tipos byte, cadena) no se encuentran en una mquina RISC. nfasis en el software Pocos tiempos de reloj, instrucciones reducidas son instrucciones independientes Gasta ms transistores en un registro de memoria

PAPEL DE LOS COMPILADORES EN UN SISTEMA RISC El compilador juega un papel clave para un sistema RISC equilibrado. Todas las operaciones complejas se trasladan al microprocesador por medio de conexiones fijas en el circuito integrado para agilizar las instrucciones bsicas ms importantes. De esta manera, el compilador asume la funcin de un mediador inteligente entre el programa de aplicacin y el microprocesador. Es decir, se hace un gran esfuerzo para mantener al hardware tan simple como sea posible, an a costa de hacer al compilador considerablemente ms complicado. Esta estrategia se encuentra en clara contra posicin con las mquinas CISC que tienen modos de direccionamiento muy complicados. En la prctica, la existencia en algunos modos de direccionamiento complicados en los microprocesadores CISC, hacen que tanto el compilador como el microprograma sean muy complicados. No obstante, las mquinas CISC no tienen caractersticas complicadas como carga, almacenamiento y salto que consumen mucho tiempo, las cuales en efecto aumentan la complejidad del compilador. Para suministrar datos al microprocesador de tal forma que siempre est trabajando en forma eficiente, se aplican diferentes tcnicas de optimizacin en distintos niveles jerrquicos del software.
RISC es una arquitectura mejorada con respecto a CISC, es mucho mas rpido en el procesamiento de datos lo que hace que el tiempo de Reloj sea mas reducido. Y hace que esta arquitectura sea mas eficiente. Pero al contrario no es una arquitectura muy utilizada por falta de soporte y por un elevado costo en la adquisicin de esta arquitectura.

Edy Itael Garcia Sunuc 1990-09-5808

CISC Y RISC

Los diseadores de RISC en la empresa MIP y en Hewlett Packard trabajan segn la regla siguiente: Una instruccin ingresa en forma fija en el circuito integrado del procesador (es decir, se alambra fsicamente en el procesador) si se ha demostrado que la capacidad total del sistema se incrementa en por lo menos un 1%. En cambio, los procesadores CISC, han sido desarrollados por equipos especializados de las empresas productoras de semiconductores y con frecuencia el desarrollo de compiladores se sigue por separado. Por consiguiente, los diseadores de los compiladores se encuentran con una interfaz hacia el procesador ya definido y no pueden influir sobre la distribucin ptima de las funciones entre el procesador y compilador.

EVALUANDO RISC Y CISC MOSTRAMOS LA TABLA SIGUIENTE

CISC seguir dominando el mundo por sus caractersticas principales como precio o costo bajo de la arquitectura, como tambin el buen soporte y la cantidad de aplicaciones que trabajan sobre esta arquitectura, a cambio de RISC que es mucho mejor y mas rpido que CISC pero su alto costo y el psimo soporte que tiene hacen que sean su mayor debilidad para no poder evolucionar el mundo de CISC.