ESFOT INFORME N°7 TEM425L - LCL

COMPARADORES Y MULTIPLEXORES

AMAGUA GUALLICHICO MARCOS ALEXANDER

NICARAGUA HERRERA OSWALDO ISRAEL
20 JUN 2019

Resumen—En la practica realizada, se implemento dos

circuitos: un comparador entre dos números de 4 bits que
determine el número menor y una función mediante el uso
de una multiplexora de 8 a 1, para lo cual los Circuitos
Integrados utilizados fueron: 7485 (Comparador) y 74157
(multiplexor 2 a 1) para el diseño del comparador y el 74151
(multiplexor de 8 a 1) para la función propuesta. Además,
se realizó dos circuitos adicionales con los mismos
elementos para determinar el número mayor y una nueva
función respectivamente.
Ilustración 1 Distribución de pines
Abstract— In the practice performed, two circuits were
implemented: a comparator between two 4-bit numbers that
determines the minor number and a function by using a
multiplexer from 8 to 1, for which the Integrated Circuits
used were: 7485 (Comparator) and 74157 ( multiplexer 2 to
1) for the comparator design and the 74151 (8 to 1 MULTIPLEXORES 74151 y 74157
multiplexer) for the proposed function. In addition, two Estos dispositivos pertenecen a la tecnología TTL, los
additional circuits were performed with the same elements MULTIPLEXORES son circuitos combinacionales que
to determine the largest number and a new function tienen varias entradas, una sola salida y varias líneas de
respectively. selección, las entradas pueden ser determinadas por la
relación de 𝑁𝑢𝑚𝑒𝑟𝑜 𝑑𝑒 𝑒𝑛𝑡𝑟𝑎𝑑𝑎𝑠 = 2𝑛 , siendo n el
I. MARCO TEORICO número de líneas de selección. Su funcionamiento
COMPARADOR 74LS85 depende de la selección de datos es decir las líneas de
selección determina el dato a reflejarse a la salida, por
Circuito Integrado pertenece a la tecnología TTL
ende, un multiplexor permite el envío por una sola línea de
74LS85, este CI compara números de 4 Bits, además
los datos presentes en varias líneas. [2]
compara códigos binarios rectos y códigos BCD (8-4-2-1).
Se pueden hallar multiplexores de 2 a 1 líneas, de 4 a
Este elemento comparar dos números de cualquier
1, de 8 a 1, etc. [3]
cantidad de bits, además para este dispositivo, su
respectiva conexión en cascada no necesita de El multiplexor 74157 contiene 2 entradas y una salida,
compuertas externas. [1] Tiene una entrada de inhibición (STROBE G) activa a nivel
bajo (0V) y una entrada de selección (SELECT), comunes
El procedimiento para comparar dos datos binarios
a los cuatro multiplexores.
consiste primero en comparar el bit más significativo de
cada uno de ellos, si éstos son iguales, se compara el Cuando STROBE está a nivel bajo, si la entrada
siguiente bit más significativo y así sucesivamente hasta SELECT está a nivel bajo, en la salida aparece el valor del
encontrar una desigualdad que indica cuál de los datos es dato A; y si la SELECT está a nivel alto aparece el dato B.
mayor o menor. Si se comparan todos los bits de ambos [2]
datos y no hay desigualdad entre ellos, entonces
evidentemente son iguales. El multiplexor 74151 contiene 8 entradas de datos y
una salida, Tiene una entrada de inhibición (STROBE G)
La relación de pines de este integrado es la siguiente: (ver activa a nivel bajo (0V) y tres entradas de selección
la figura 1) (SELECT A, B y C).
 A>B, A<B, y A=B: entradas de comparación en La relación de pines de este integrado es la siguiente: (ver
cascada activas a nivel alto. la figura 2 y 3)
 A>B, A<B, y A=B: salidas de comparación
activas a nivel alto.
 A0, A1, A2, A3: entradas del dato A.
 B0, B1, B2, B3: entradas del dato B.
ESFOT INFORME N°7 TEM425L - LCL
Diseñar un circuito digital que permita comparar 2
números de 4 bits y que muestre el número menor de los
MULTIPLEXOR DE 2 A 1
dos mediante 4 diodos leds, además se debe cumplir con
la condición que cuando los números sean iguales se
encienda un diodo led (en total 5 leds a la salida).

Ilustración 2 distribución de pines 74157 Ilustración 5 circuito para determinar el número menor

En anexos en la figura 8 observamos el circuito

MULTIPLEXOR DE 8 A 1 completo.
Realizar la tabla de verdad y cálculos correspondientes
para implementar la función de Max términos F= ∏𝑀
(0,3,4,6,8,9,11,12) y ∑𝑚 = (1,5,8,11,14,15) mediante un
multiplexor de 8 a 1.

Ilustración 3 Distribución de pines 74151

II. CIRCUITOS IMPLEMENTADOS

Diseñar un circuito digital que permita comparar 2 Ilustración 6 función Max términos F= ∏𝑀 (0,3,4,6,8,9,11,12)
números de 4 bits y que muestre el número mayor de los
dos mediante 4 diodos leds, además se debe cumplir con
la condición que cuando los números sean iguales se
encienda un diodo led (en total 5 leds a la salida).

Ilustración 7 función ∑𝑚 = (1,5,8,11,14,15)

Ilustración 4 Circuito Para determinar el número mayor

ESFOT INFORME N°7 TEM425L - LCL
III. ANALISIS DE RESULTADOS En la tabla 3 se indica los estados a los que
La tabla 1 muestra los resultados obtenidos, sus corresponden cada posición (tabla de verdad), para el
entradas pertenecen a los numero comparados en la diseño con un multiplexor de 8 a 1.
práctica y sus salidas a los números obtenidos El método utilizado corresponde a la separación de la
Tabla 1 columna de entrada más significativa. (circuito en la figura
7)
COMPARADOR QUE MUESTRA EL NÚMERO MENOR Tabla 3
Entradas Salidas ENTRADAS SALIDA
Numero Numero Comparación Numero de A B C D F
A B salida
0 0 0 0 0
1010 0101 0 0101
0 0 0 1 1
0011 1111 0 0011
0 0 1 0 1
0000 0000 1 0000
0 0 1 1 0
COMPARADOR QUE MUESTRA EL NÚMERO MAYOR
Numero Numero Numero de 0 1 0 0 0
Comparación
A B salida 0 1 0 1 1
1010 0101 0 1010 0 1 1 0 0
0011 1111 0 1111 0 1 1 1 1
0000 0000 1 0000 1 0 0 0 0
1 0 0 1 0
En la tabla 2 se indica los estados a los que 1 0 1 0 1
corresponden cada posición (tabla de verdad), para el
diseño con un multiplexor de 8 a 1. 1 0 1 1 0
El método utilizado corresponde a la separación de la 1 1 0 0 0
columna de entrada menos significativa. (circuito en la 1 1 0 1 1
figura 6)
1 1 1 0 1
Tabla 2
1 1 1 1 1
ENTRADAS SALIDA
A B C D F
0 0 0 0 0
IV. CUESTIONARIO
0 0 0 1 1
A. Pregunta 1.- Implementar teóricamente (simulación)
0 0 1 0 1 la función ∑ 𝑚(0,1,3,5,7,9,12,14) utilizando 1
multiplexor de 8 a 1 mediante los dos métodos
0 0 1 1 0
estudiados en clase, determinar su respectiva tabla
0 1 0 0 0 de verdad. (Justificar todo el diseño).
0 1 0 1 1
0 1 1 0 0
Para el método 1 se aísla la columna del menos
0 1 1 1 1 significativo, luego se agrupa los estados de las salidas de
dos en dos para analizar los estados en cada agrupación
1 0 0 0 0
(ver tabla 4).
1 0 0 1 0 Para el método 2, se aísla la columna del más
1 0 1 0 1 significativo, luego se agrupa los estados de las salidas en
dos grupos de 8 estados (ver tabla 5).
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1 Los circuitos simulados observamos es la parte de
anexos.
1 1 1 0 1
1 1 1 1 1
ESFOT INFORME N°7 TEM425L - LCL
Tabla 4 V. CONCLUSIONES Y RECOMENDACIONES
ENTRADA SALIDA AMAGUA GUALLICHICO MARCOS ALEXANDER

A B C D F Los circuitos realizados en la practica cumplieron con

los detalles establecidos en cada diseño implementado.
0 0 0 0 1
Dentro de la implementación del comparador, se
0 0 0 1 1 comprobó que el circuito integrado 7485, logra determinar
0 0 1 0 0 que numero es mayor o menor, además de determinar la
igualdad de los números, sin embargo, este elemento
0 0 1 1 1 envía estados de 1 o 0 a cada una de sus tres salidas.
0 1 0 0 0 Para observar el número a su salida se utilizó el circuito
integrado 74157 y dependiendo de que numero se desee
0 1 0 1 1 observar se conecta a los a los estados enviados por
0 1 1 0 0 salidas del 7485.
0 1 1 1 1 Se comprobó que con la utilización del multiplexor
74151 se logra implementar funciones que contengan un
1 0 0 0 0 máximo de 4 entradas, por lo tanto, este elemento ahorra
1 0 0 1 1 la implementación de las compuertas del conjunto AON,
además de evitar la extensa circuitería que se obtiene al
1 0 1 0 0 realizar las mismas funciones de 4 entradas con el
1 0 1 1 0 conjunto AON.
1 1 0 0 1 NICARAGUA HERRERA OSWALDO ISRAEL
1 1 0 1 0
1 1 1 0 1 Si el número A o el número B más significativo es uno
y el numero A o B es mayor ya los demás circuitos no será
1 1 1 1 0
necesario comparar.
La conexión de los pines de entrada en cascada está
Tabla 5 conectada (A=B) a VCC y los dos pines restantes a GND
debido a que el circuito no funciona, obteniendo lecturas
ENTRADA SALIDA erróneas en las salidas.
A B C D F RECOMENDACIÓN
0 0 0 0 1 Se recomienda al comprar el sumador o integrado
74283 o 7483 comprobar si son las compuertas que
0 0 0 1 1 vienen marcados en los integrados
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
VI. BIBLIOGRAFÍA
0 1 0 1 1
0 1 1 0 0
[1 ELECTRONICA, «COMPARADORES,» [En línea].
0 1 1 1 1 ] Available: https://www.carrod.mx/products/ci-ttl-
1 0 0 0 0 comparador-de-magnitud-4-bits-74ls85. [Último acceso:
20 junio 2019].
1 0 0 1 1
[2 «CIRCUITOS Y COMPONENTES DIGITALES,» [En
1 0 1 0 0 ] línea]. Available:
1 0 1 1 0 http://meteo.ieec.uned.es/www_Usumeteog/comp_comb_
multiplexores.html. [Último acceso: 18 Junio 2019].
1 1 0 0 1
[3 c. d. notas, «Notas de clase,» Quito, 2019.
1 1 0 1 0 ]
1 1 1 0 1
1 1 1 1 0
ESFOT INFORME N°7 TEM425L - LCL

VII. ANEXOS

Ilustración 8 Circuito implementado en la practica

Ilustración 9

Ilustración 10
ESFOT INFORME N°7 TEM425L - LCL
ESFOT INFORME N°7 TEM425L - LCL