Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Mecatrónica
Dispositivos digitales
Practica 1. Sumador y decodificador binario de 3 bits 3 filas con VHDL (Quartus)
4° c Matutino, Alumno (s):
Daniel Sebastian Cervantes, Víctor Miguel Terrón Macías, Guadalupe López Chacón, Humberto Miguel
García Méndez.
Profesor:
M. en C. Jonathan Gutiérrez Atecpanecatl
Resumen
Los materiales y dispositivos que utilizamos en la práctica software tuvimos algunos inconvenientes como lo es el
IMAGEN DESCRIPCIÓN
Cyclone III
[1]
Desarrollo DISPLAY DERECHO
DEC AA1 BB1 CC1 DD1 EE1 FF1 GG1
Se desarrolló la obtención de las funciones mediante la 0 1 1 1 1 1 1 0
aplicación del algebra de Boole, utilizando como base 1 1 1 0 0 0 0 0
principal la tabla de verdad de cada display: 2 1 0 1 1 0 1 1
3 1 1 1 0 0 1 1
4 1 1 0 0 1 0 1
DISPLAY IZQUIERDO
5 0 1 1 0 1 1 1
DEC AA0 BB0 CC0 DD0 EE0 FF0 GG0 6 0 1 1 1 1 1 1
0 1 1 1 1 1 1 0
7 1 1 0 0 0 1 0
0 1 1 1 1 1 1 0
8 1 1 1 1 1 1 1
0 1 1 1 1 1 1 0
9 1 1 1 0 1 1 1
0 1 1 1 1 1 1 0
0 1 1 1 1 1 1 0
0 1 1 1 1 1 1 0
0 1 1 1 1 1 1 0 1 1 1 0 0 0 0 0
0 1 1 1 1 1 1 0 2 1 0 1 1 0 1 1
0 1 1 1 1 1 1 0 3 1 1 1 0 0 1 1
0 1 1 1 1 1 1 0 4 1 1 0 0 1 0 1
0 1 1 1 1 1 1 0 5 0 1 1 0 1 1 1
1 1 1 0 0 0 0 0 6 0 1 1 1 1 1 1
1 1 1 0 0 0 0 0
7 1 1 0 0 0 1 0
1 1 1 0 0 0 0 0
8 1 1 1 1 1 1 1
1 1 1 0 0 0 0 0
9 1 1 1 0 1 1 1
1 1 1 0 0 0 0 0
0 1 1 1 1 1 1 0
1 1 1 0 0 0 0 0
1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 0 0 0 0 0 TABLA DE VERDAD DE DISPLAY DERECHO POR
1 1 1 0 0 0 0 0 SEGMENTOS
2 1 0 1 1 0 1 1
Si realizamos la combinación de los números de las
2 1 0 1 1 0 1 1
primeras columnas de las tablas anteriores obtendremos los
números que van desde el 0 hasta el 21, se considera al 21
TABLA DE VERDAD DE DISPLAY IZQ. POR
como máximo ya que es el número más grande que se puede
SEGMENTOS
expresar con la suma de 3 números de 3 bits en donde cada
uno de ellos puede adoptar el valor máximo de 7 cada uno
es decir 3 bits en alto.
[2]
Resultados y conclusiones
Bibliografía
Ilustración 2 CÓDIGO DEL SUMADOR DE 3 BITS 3 FILAS 28, G. (23 de SEPTIEMBRE de 2011). SLIDESHARE.
ARQUITECTURA
Recuperado el 13 de 07 de 2019, de
PROGRAMACION EN QUARTUS:
https://www.slideshare.net/Gilbert_28/program
aci on-en-Quartus
ANÓ NIMO. (s.f.). MICROPINGUINPO. Obtenido
de LOGICA COMBINATORIA CON
CYCLONE Y QUARTUS:
http://micropinguino.blogspot.com/2013/05/logic
a
-combinatoria-con-cyclone-y-quartus.html
ELECTRONICA LATAM. (29 de Octubre de 2018).
ELECTRONICA LATAM. Recuperado el 19
de Junio de 2019, de ELECTRONICA
LATAM:
https://www.mecatronicalatam.com/algeb
ra- booleana
Hernández, E. T. (2016). EAFIT. Recuperado el 16 de
Junio de 2019, de EAFIT:
https://repository.eafit.edu.co/bitstream/handle/
Ilustración 3 CÓDIGO DEL SUMADOR DE 3 BITS 3 FILAS 10
COMPLEMENO DE LA ARQUITECTURA 784/11874/TrujilloHernandez_LuisEduardo_20
16. pdf?sequence=2&isAllowed=y
[3]
[4]