LABORATORIO I SISTEMAS DIGITALES

INTEGRANTES: Juan Sebastián Salamanca Bello – Cristian Camilo Urrego.

CONSULTAS PREVIAS:

DESARROLLO:
1. Utilice el manual de referencia (ECG Semiconductors Master Replacement
Guide ó TTL), o buscar la hoja técnica (Datasheet) para identificar y verificar la
distribución de pines de los siguientes circuitos integrados: 7400 (NAND) 7408
(AND) 7404 (NOT) 7432 (OR) 7486 (XOR)
2. Reconozca los pines de alimentación, las entradas y salidas de cada
compuerta. NOTA: Para los puntos 3 al 5 haga uso de la punta lógica para
detectar los estados lógicos presentes en las entradas y salidas de las
compuertas.
3. Compruebe el funcionamiento del circuito integrado que les designe el docente,
realizando alguno de los siguientes montajes (escoja una compuerta a
implementar):

4. Implemente el siguiente diagrama, compruebe su correcto funcionamiento y

elabore la tabla de verdad:
A B C D A*B C*D´ (A*B)+(C+D´) (A*B)+(C+D´)¬
0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1
0 0 1 0 0 1 1 0
0 0 1 1 0 0 0 1
0 1 0 0 0 0 0 1
0 1 0 1 0 0 0 1
0 1 1 0 0 1 1 0
0 1 1 1 0 0 0 1
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 1
1 0 1 0 0 1 1 0
1 0 1 1 0 0 0 1
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 0
1 1 1 0 1 1 1 0
1 1 1 1 1 0 1 0

5. Implemente el siguiente diagrama utilizando la universalidad de las compuertas

NAND, compruebe su correcto funcionamiento y elabore la tabla de verdad (no lo
simplifique):
 (A*B)¬+(C*D
A B C D (A*B)¬ (C*D´)¬ ´)¬ ((A*B)¬+(C*D´)¬)¬
0 0 0 0 1 1 1 0
0 0 0 1 1 1 1 0
0 0 1 0 1 0 1 0
0 0 1 1 1 1 1 0
0 1 0 0 1 1 1 0
0 1 0 1 1 1 1 0
0 1 1 0 1 0 1 0
0 1 1 1 1 1 1 0
1 0 0 0 1 1 1 0
1 0 0 1 1 1 1 0
1 0 1 0 1 0 1 0
1 0 1 1 1 1 1 0
1 1 0 0 0 1 1 0
1 1 0 1 0 1 1 0
1 1 1 0 0 0 0 1
1 1 1 1 0 1 1 0

6. Simplifique el circuito lógico de la figura 6 empleando algebra booleana. Este

circuito debe usar la menor cantidad de compuertas posible

(X´Y´Z)+(X´YZ )+(XY
X Y Z   X´Y´Z X´YZ XY´ ´)
0 0 0   0 0 0 0
0 0 1   1 0 0 1
0 1 0   0 0 0 0
0 1 1   0 1 0 1
1 0 0   0 0 1 1
1 0 1   0 0 1 1
1 1 0   0 0 0 0
1 1 1   0 0 0 0

Circuito simplificado por mapa de karnaugh.

6b Z  
XY 0 1
0*0 0 1
0*1 0 0
1*1 0 0
1*0 1 1

Tabla simplificada:
6b Z  
XY 0 1
0*0 0 1
0*1 0 1
1*1 0 0
1*0 1 1
7. Diseñar y simular en el software PROTEUS ISIS un circuito que tome un
número de 4 bits y lo eleve al cuadrado. Visualizar el resultado en hexadecimal en
display de 7 segmentos de cátodo común.

            A B C D E F G   A B C D E F G
        N^2 HEXA                              
8 4 2 1                                  
W X Y Z                                  
0 0 0 0 0 0 1 1 1 1 1 1 0   1 1 1 1 1 1 0
0 0 0 1 1 1 1 1 1 1 1 1 0   0 1 1 0 0 0 0
0 0 1 0 4 4 1 1 1 1 1 1 0   0 1 1 0 0 1 1
0 0 1 1 9 9 1 1 1 1 1 1 0   1 1 1 0 0 1 1
0 1 0 0 16 10 0 1 1 0 0 0 0   1 1 1 1 1 1 0
0 1 0 1 25 19 0 1 1 0 0 0 0   1 1 1 0 0 1 1
0 1 1 0 36 24 1 1 0 1 1 0 1   0 1 1 0 0 1 1
0 1 1 1 49 31 1 1 1 1 0 0 1   0 1 1 0 0 0 0
1 0 0 0 64 41 0 1 1 0 0 1 1   0 1 1 0 0 0 0
1 0 0 1 81 51 1 0 1 1 0 1 1   0 1 1 0 0 0 0
1 0 1 0 100 64 1 0 1 1 1 1 1   0 1 1 0 0 1 1
1 0 1 1 121 79 1 1 1 0 0 0 0   1 1 1 0 0 1 1
1 1 0 0 144 90 1 1 1 0 0 1 1   1 1 1 1 1 1 0
1 1 0 1 169 A9 1 1 1 0 1 1 1   1 1 1 0 0 1 1
1 1 1 0 196 C4 1 0 0 1 1 1 0   0 1 1 0 0 1 1
1 1 1 1 225 E1 1 0 0 1 1 1 1   0 1 1 0 0 0 0