PREGUNTAS DE DIGITALES

11.1 Lógica programable: SPLD y CPLD

1. ¿Qué quiere decir PAL?
PAL: Programmable Array Logic, dispositivo lógico de matriz programable.
2. ¿Qué quiere decir GAL?
GAL: Generic Array Logic, dispositivo lógico de matriz genérica.
3. ¿Cuál es la diferencia entre una PALy una GAL?
Una GAL es reprogramable. Una PAL sólo puede programarse una vez.
4. Básicamente, ¿qué es lo que contiene una macrocelda?
Básicamente, una macrocelda está compuesta de una puerta OR y la lógica de salida asociada,
incluyendo un flip-flop.
5. ¿Qué es un CPLD?
CPLD: Complex Programmable Logic Device, dispositivo lógico programable complejo.
11.2 Dispositivos CPLD de Altera 11.3 Dispositivos CPLD de Xilinx
1. ¿Qué significa LAB?
LAB: Logic Array Block, bloque de matriz lógica.
2. Describa un bloque LAB de los dispositivos CPLD MAX 7000.
En la familia MAX 7000, una LAB está compuesta por 16 macroceldas.
3. ¿Para qué sirve un término de expansión compartido?
Un expansor compartido se emplea para aumentar el número de términos producto en una
macrocelda, combinando mediante AND términos suma adicionales (términos producto
complementados) procedentes de otras macroceldas.
4. ¿Para qué sirve un término de expansión paralelo?
Un expansor paralelo se utiliza para aumentar el número de términos producto de una
macrocelda, combinando mediante OR términos producto no utilizados procedentes de otras
macroceldas de un bloque LAB.
5. ¿Cuáles son las diferencias entre un dispositivo MAX II y un dispositivo MAX 7000?
Los dispositivos MAX II están organizados según una arquitectura de fila/columnas y utilizan
tablas LUTen sus macroceldas. Los dispositivos MAX 7000 están organizados con una
arquitectura de columnas tradicional y emplean lógica de suma de productos en sus
macroceldas.
11.3 DISPOSITIVOS CPLD DE XILINX
1. ¿Cuál es la diferencia principal entre los dispositivos CPLD de Altera y de Xilinx?
Altera utiliza una arquitectura PAL. Xilinx emplea una arquitectura PLA.
2. Describa una PLA.
Una PLA tiene una matriz AND programable y una matriz OR programable.
3. ¿En qué se diferencia una PAL de una PAL?
Una PAL tiene una matriz OR fija.
4. ¿Qué significa FB?
FB: Function Block, bloque funcional.
11.4 Macroceldas
1. Explicar el propósito de la puerta XOR en la macrocelda.
La puerta XOR se utiliza como un inversor programable para los datos. Se puede programar
para invertir o no invertir los datos.
2. ¿Cuáles son los dos modos principales de una macrocelda?
Combinacional y registrado.
3. ¿A qué hace referencia el término registrado?
El término registrado hace referencia a la utilización de un flip-flop.
4. Además de la puerta OR, de la puerta XOR y del flip-flop, ¿qué otro elemento lógico se
utiliza comúnmente en una macrocelda?
Multiplexor.
11.5 Lógica programable: dispositivos FPGA
1. ¿En qué se diferencian una FPGAy un CPLD?
Generalmente, una FPGA está organizada con una estructura de interconexión en filas/columnas
y utiliza tablas LUT en lugar de lógica AND/OR para generar funciones lógicas
combinacionales.
2. ¿Qué significa CLB?
CLB: Configurable Logic Block, bloque lógico configurable.
3. Describir una LUTy explicar cuál es su propósito.
LUT: Look-Up Table, tabla de consulta. Un tipo de memoria programable que se utiliza para
almacenar y generar funciones de lógica combinacional.
4. ¿Cuál es la diferencia entre una interconexión local y una interconexión global en una
FPGA?
Una interconexión local se emplea para conectar los módulos lógicos dentro de un CLB. Una
interconexión global se utiliza para conectar un CLB con otros bloques CLB.
5. ¿Qué es un módulo FPGA?
Un módulo es una parte de lógica integrada en una FPGApara proporcionar una función
específica.
6. Describir el término propiedad intelectual con relación a los fabricantes de dispositivos
FPGA
El término propiedad intelectual hace referencia a los diseños de módulos hardware
desarrollados por los fabricantes de dispositivos FPGAy que son propiedad de los mismos.
11.6 Dispositivos FPGAde Altera
1. ¿Cuál es la unidad básica de diseño en la FPGAStratix II?
La unidad básica de diseño en los dispositivos Stratix II es el bloque LAB.
2. ¿Cuántos módulos ALM hay en un bloque LAB?
Típicamente, hay ocho módulos ALM en un bloque LAB.
3. ¿Qué se utiliza para generar funciones de lógica combinacional en un ALM?
Una tabla LUTgenera funciones de lógica combinacional en un módulo ALM.
4. ¿Cuántas funciones suma de productos puede generar un ALM?
Dos.
5. Enumere los dos tipos de funciones integradas que pueden encontrarse en una
FPGAStratix II.
Memoria y DSP(Digital Signal Processing, procesamiento digital de la señal).
11.7 Dispositivos FPGAde Xilinx
1. ¿Cómo está compuesto un CLB en una FPGAde Xilinx?
Un bloque CLB consta de ocho celdas lógicas o cuatro slices.
2. ¿Cómo está compuesta una celda lógica (LC)?
Una celda lógica (LC, Logic Cell) está compuesta por una tabla LUTy su lógica asociada.
3. Describir un módulo slice de una FPGAde Xilinx.
Un slice está compuesta por dos celdas lógicas (LC).
4. ¿Qué es una cadena de suma de productos de conexión en cascada?
Una cadena de conexión en cascada está formada por dos o más slicesconectados para expandir
una expresión suma de productos.
5. ¿Qué quiere decir ASMBL?
ASMBL: Application Specific Modular Block (bloque modular específico de la aplicación).
11.8 Software de lógica programable
1. Enumerar las fases del flujo de diseño para la lógica programable.
Introducción del diseño, simulación funcional, síntesis, implementación, simulación de
temporización, descarga.
2. Enumerar los elementos esenciales para programar un CPLD o una FPGA.
Una computadora donde se ejecuta el software de desarrollo para dispositivos PLD, una utilidad
de programación o una tarjeta de desarrollo, y un cable de interfaz.
3. ¿Cuál es el propósito de una lista de interconexiones?
Una lista de interconexiones proporciona la información necesaria para describir un circuito.
4. ¿Qué fase tiene lugar antes dentro del flujo de diseño: la simulación funcional o la
simulación de temporización?
La simulación funcional se realiza antes de la simulación de temporización.