PREPARATORIO PRACTICA Nº10

CONTADORES ASINCRÓNICOS
Laboratorio de Sistemas Digitales
Escuela Politécnica Nacional, Facultad de ingeniería eléctrica y electrónica.
Quito, Ecuador
luis.loayza@epn.edu.ec

1. TEMA
CONTADORES ASINCRÓNICOS
2. OBJETIVOS
2.1. Familiarizar al estudiante con el diseño de circuitos contadores asincrónicos.
2.2. Creación de contadores usando flip-flops y compuertas lógicas usando VHDL.
2.3. Creación de contadores tipo ripple-clock mediante flip-flops y compuertas lógicas usando
VHDL.
3. TRABAJO PREPARATORIO
3.1. Con el circuito integrado 7476, o algún equivalente, en configuración de flip – flop tipo J -
K, diseñar un contador asincrónico que cuente con borrado manual según la siguiente tabla.
Mostrar la simulación en Proteus/Logisim.
Modulo: 15
Descendente
3.2. Realizar contadores tipo Ripple-Clock que se presenta en la siguiente tabla, armarlos en
el simulador LogiSim/Proteus, además crear el código VHDL y la simulación en VHDL
Quartus (utilizar la arquitectura estructural usando flip-flops JK y compuertas lógicas).
3.3. Diseñar un contador asincrónico ascendente módulo especificado en la Tabla 3,
utilizando los contadores 7490/7493. Incluya el circuito de visualización en displays de ánodo
común y el circuito de borrado manual que permita empezar en cero en cualquier momento.
Mostrar el contador usando 3 displays 7 segmentos. Presentar la simulación en
Proteus/Logisim.
3.4. Crear el código en VHDL y la simulación en simulación usando Quartus de las siguientes
compuertas lógicas 7490, 7492 (utilice la arquitectura de VHDL que crea conveniente).
Compuerta 72LS90:
Código compuerta 74LS90 en VHDL
Compuerta 74LS92:
Bibliografía

[1] «Contador ripple clock,» [En línea]. Available:

https://electronics.stackexchange.com/questions/115967/what-is-a-ripple-clock.