Está en la página 1de 14

UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

UNIVERSIDAD NACIONAL DEL CALLAO


FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

Reloj Digital Síncrono con ff-D

SISTEMAS DIGITALES

Presentado por:
DANIEL QUESADA BEJARANO
Docente
ING. UTRILLA SALAZAR DARIO

Callao - Perú

2019
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

INDICE

INTRODUCCIÓN: ........................................................................................................................................... 3
MARCO TEORICO: ......................................................................................................................................... 3
PASOS: .......................................................................................................................................................... 4
OBJETIVOS: ................................................................................................................................................. 12
ANTECEDENTES: ......................................................................................................................................... 12
JUSTIFICACIÓN ............................................................................................................................................ 12
METOOLOGIA ............................................................................................................................................. 13
RESULTADOS............................................................................................................................................... 13
CONCLUSIONES .......................................................................................................................................... 14
ANEXOS:...................................................................................................................................................... 14
BIBLIOGRAFÍA ............................................................................................................................................. 14

2
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

I. INTRODUCCIÓN:
El trabajo presentado a continuación explica la automatización del reloj en el proceso de
alarmas cumpliendo funciones específicas ordenadas antes de la programación, cumpliendo
desde las 00:00 horas hasta las 23:59hrs haciendo un control de automatización. Para dicho
propósito, se ha empleado las herramientas de software: PROTEUS (para la simulación)

En este trabajo se encuentran detalladas la operación productiva y el proceso paso a paso que
hemos realizado para crear la interfaz gráfica del reloj con sus funciones específicas que
controlaran automáticamente

La finalidad de este trabajo es la comprensión profunda del proceso estudiado, así como
también aprender a utilizar las herramientas (software) y las compuertas lógicas que esto pueda
ser útil para nuestros compañeros de la escuela de ingeniería electrónica en la realización de
otros proyectos.

II. MARCO TEORICO:


Un reloj digital es un tipo de reloj que basa su funcionamiento en la electrónica digital para
marcar el tiempo.
La invención, en 1956, del reloj digital supuso una gran revolución en el campo de la relojería
porque se consiguió fabricar relojes mucho más baratos y precisos que los de funcionamiento
mecánico.
Para representar la hora, muchos relojes digitales usan los siete segmentos LED, VFD o LCD, para
formar cada uno de los números. Estos relojes también incluyen otros elementos, para indicar si
la hora es por la mañana AM o por la tarde PM, así como si está activada la alarma y a qué hora
está programada.
Los relojes digitales son muy pequeños, útiles y baratos. Por estas razones se han incorporado a
la mayoría de equipos electrónicos. Muchos relojes digitales se utilizan como despertadores
donde llevan incorporado una radio.
La ruptura principal con el reloj mecánico es que se eliminaron todos los mecanismos que había
en el interior de la caja de los relojes y fueron sustituidos por unos circuitos electrónicos
alimentados por una pequeña batería y que facilitaba la lectura directa del tiempo.
Debido a lo barato que son los relojes digitales ya se han impuesto en muchas aplicaciones, y así
la mayoría de despertadores son ya digitales, los relojes que hay en electrodomésticos,
ordenadores, teléfonos celulares, automóviles, etc. Asimismo, muchos de los relojes de pulsera
que se utilizan son digitales si bien en el campo de los relojes de pulsera se han impuesto los
relojes electrónicos analógicos de cuarzo.

El reloj digital fue inventado en 1956 por el ingeniero búlgaro Petar Ptrov, y se hizo popular
cuando los microchips y LED´s empezaron a ser baratos. Hacia 1970 los relojes digitales eran de
funcionamiento mecánico con un pequeño motor de AC que se usaba como parte del
mecanismo para cambiar la hora. Hamilton presentó en 1972 el Pulsar, primer reloj digital con
pantalla LCD del mercado.

flip-flop D

El flip-flop tipo D es un elemento de memoria que puede almacenar


información en forma de un “1” o “0” lógicos. Este flip-flop tiene
una entrada D y dos salidas Q y Q. También tiene una entrada de
reloj, que en este caso, nos indica que es un FF disparado por el
borde o flanco descendente (ver el triángulo y la pequeña esfera en
la entrada en los diagramas inferiores). Si el flip flop se disparara por

3
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

el borde ascendente sólo aparecería el triángulo (no hay la pequeña esfera).


El flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten poner a la salida
Q del flip-flop, una salida deseada sin importar la entrada D y el estado del reloj. Estas entradas
son:
 PRESET (poner) y
 CLEAR (Borrar).

 Decodificador 74ls47: El decodificador integrado 74LS47 es un


circuito lógico que convierte el código binario de entrada en formato
BCD a niveles que permiten activar un Display de 7 segmentos en
donde la posición de cada barra forma el numero decodificado.

 Display de 7 segmentos: El visualidor de siete segmentos (llamado


tambien display) es una forma de representar numeros en equipos
electronicos. Esta compuesto de siete segmentos que se pueden
encender o apagar individualmente.

 Generador de pulsos: El LM555/NE555 es un contador altamente estable


capaz de producir pulsos de temporización precisas. Con operación
monoestable, el tiempo de retardo se controla por uno resistencia externa
y un condensador.

 Los dispositivos anteriormente son los elementos principales e indispensables (que no


pueden faltar) para la elaboración del proyecto (reloj digital). A continuación, se
presentará de forma gráfica los dispositivos secundarios del circuito.

III. PASOS:
Proyecto: Diseñar un reloj digital que muestre las horas de 0 a 23, 0 a 59 minutos, 0 a 59
segundos, utilizando flip flop d en modo síncrono y circuitería auxiliar, debe tener señal de
Inicio, Reset, y debe poder ser programable.

4
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

1. Empezaremos diseñando el temporizador con un 555 configurado de modo astable:

Formulas obtenidas por el datashett:

𝑇 = 𝑡1 + 𝑡2
𝑡1 = 0.693 ∗ (𝑅4 + 𝑅5) ∗ 𝐶1
𝑡2 = 0.693 ∗ 𝑅5 ∗ 𝐶1
El 𝑡1 es el tiempo que permanece en el estado de nivel alto (5 volt), el t2 es el tiempo que
permanecerá en el estado de nivel bajo (0 volt).

𝑡1 = 0.693 ∗ (1𝑘 + 15.3𝑘) ∗ 47𝑢𝐹 = 0.53𝑠


𝑡2 = 0.693 ∗ (15.3𝑘) ∗ 47𝑢𝐹 = 0.48𝑠
𝑇 = 0.53𝑠 + 0.48𝑠 ≅ 1𝑠
2. Ahora diseñaremos el segundero:

La condición es:

Debe contar de 0 hasta 59.

Para diseñar nuestro contador tuvimos que tener en cuenta la tabla del comportamiento
del flip flop D.

Armamos la tabla:

𝑄5n 𝑄4n 𝑄3n 𝑄2n 𝑄1n 𝑄0n 𝑄5n+1 𝑄4n+1 𝑄3n+1 𝑄2n+1 𝑄1n+1 𝑄0n+1
0 0 0 0 0 0 0 0 0 0 0 0 1

5
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

1 0 0 0 0 0 1 0 0 0 0 1 0
2 0 0 0 0 1 0 0 0 0 0 1 1
3 0 0 0 0 1 1 0 0 0 1 0 0
4 0 0 0 1 0 0 0 0 0 1 0 1
5 0 0 0 1 0 1 0 0 0 1 1 0
6 0 0 0 1 1 0 0 0 0 1 1 1
7 0 0 0 1 1 1 0 0 1 0 0 0
8 0 0 1 0 0 0 0 0 1 0 0 1
9 0 0 1 0 0 1 0 0 1 0 1 0
10 0 0 1 0 1 0 0 0 1 0 1 1
11 0 0 1 0 1 1 0 0 1 1 0 0
12 0 0 1 1 0 0 0 0 1 1 0 1
13 0 0 1 1 0 1 0 0 1 1 1 0
14 0 0 1 1 1 0 0 0 1 1 1 1
15 0 0 1 1 1 1 0 1 0 0 0 0
16 0 1 0 0 0 0 0 1 0 0 0 1
17 0 1 0 0 0 1 0 1 0 0 1 0
18 0 1 0 0 1 0 0 1 0 0 1 1
19 0 1 0 0 1 1 0 1 0 1 0 0
20 0 1 0 1 0 0 0 1 0 1 0 1
21 0 1 0 1 0 1 0 1 0 1 1 0
22 0 1 0 1 1 0 0 1 0 1 1 1
23 0 1 0 1 1 1 0 1 1 0 0 0
24 0 1 1 0 0 0 0 1 1 0 0 1
25 0 1 1 0 0 1 0 1 1 0 1 0
26 0 1 1 0 1 0 0 1 1 0 1 1
27 0 1 1 0 1 1 0 1 1 1 0 0
28 0 1 1 1 0 0 0 1 1 1 0 1
29 0 1 1 1 0 1 0 1 1 1 1 0
30 0 1 1 1 1 0 0 1 1 1 1 1
31 0 1 1 1 1 1 0 0 0 0 0 0
32 1 0 0 0 0 0 1 0 0 0 0 1
33 1 0 0 0 0 1 1 0 0 0 1 0
34 1 0 0 0 1 0 1 0 0 0 1 1
35 1 0 0 0 1 1 1 0 0 1 0 0
36 1 0 0 1 0 0 1 0 0 1 0 1
37 1 0 0 1 0 1 1 0 0 1 1 0
38 1 0 0 1 1 0 1 0 0 1 1 1
39 1 0 0 1 1 1 1 0 1 0 0 0
40 1 0 1 0 0 0 1 0 1 0 0 1
41 1 0 1 0 0 1 1 0 1 0 1 0
42 1 0 1 0 1 0 1 0 1 0 1 1
43 1 0 1 0 1 1 1 0 1 1 0 0
44 1 0 1 1 0 0 1 0 1 1 0 1
45 1 0 1 1 0 1 1 0 1 1 1 0
46 1 0 1 1 1 0 1 0 1 1 1 1
47 1 0 1 1 1 1 1 1 0 0 0 0

6
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

48 1 1 0 0 0 0 1 1 0 0 0 1
49 1 1 0 0 0 1 1 1 0 0 1 0
50 1 1 0 0 1 0 1 1 0 0 1 1
51 1 1 0 0 1 1 1 1 0 1 0 0
52 1 1 0 1 0 0 1 1 0 1 0 1
53 1 1 0 1 0 1 1 1 0 1 1 0
54 1 1 0 1 1 0 1 1 0 1 1 1
55 1 1 0 1 1 1 1 1 1 0 0 0
56 1 1 1 0 0 0 1 1 1 0 0 1
57 1 1 1 0 0 1 1 1 1 0 1 0
58 1 1 1 0 1 0 1 1 1 0 1 1
59 1 1 1 0 1 1 0 0 0 0 0 0
60 1 1 1 1 0 0 x x x x x x
61 1 1 1 1 0 1 x x x x x x
62 1 1 1 1 1 0 x x x x x x
63 1 1 1 1 1 1 x x x x x x
Sabemos que 𝐷 = 𝑄n+1 así que lo obviaremos en la tabla.

Aplicamos Karnaugh:

 Para D5:
 Para D3:

𝐷5 = 𝑄4. 𝑄3. 𝑄2. 𝑄1. 𝑄0


𝐷3
+ 𝑄5. ̅̅̅̅
𝑄0
̅̅̅̅ = ̅̅̅̅
𝑄3. 𝑄2. 𝑄1. 𝑄0 + 𝑄3. ̅̅̅̅ 𝑄0
+ 𝑄5. 𝑄1 ̅̅̅̅ + 𝑄4
̅̅̅̅. 𝑄3. 𝑄2
̅̅̅̅
+ 𝑄3. 𝑄1
+ 𝑄5. ̅̅̅̅
𝑄3
+ ̅̅̅̅
𝑄5. 𝑄3. ̅̅̅̅
𝑄2
+ 𝑄5. ̅̅̅̅
𝑄4
 Para D4:
 Para D2:

𝐷4 = 𝑄4̅̅̅̅. 𝑄3. 𝑄2. 𝑄1. 𝑄0 +


𝑄4. 𝑄0 + 𝑄4. ̅̅̅̅
̅̅̅̅ 𝑄1 + 𝐷3
̅̅̅̅𝑄4. 𝑄2
̅̅̅̅ + 𝑄5
𝑄4. 𝑄3 ̅̅̅̅ = ̅̅̅̅
𝑄3. ̅̅̅̅
𝑄2. 𝑄1. 𝑄0 + 𝑄2. ̅̅̅̅ 𝑄0
+ 𝑄2. 𝑄1̅̅̅̅ + 𝑄4
̅̅̅̅. 𝑄2
̅̅̅̅. 𝑄0. 𝑄1
̅̅̅̅. 𝑄2
+ 𝑄5 ̅̅̅̅. 𝑄1. 𝑄0

7
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

 Para D0:
 Para D1:

𝐷0 = ̅̅̅̅
𝑄0
𝐷1 = 𝑄1⨁𝑄0
Armamos el circuito:

Circuito para el segundero.

Obtuvimos 6 salidas en binario; tendremos que convertirlo a BCD. Esto lo


lograremos con un convertidor binario-BCD de 6 bits construido con sumadores
74LS83:

Convertidor binario-BCD

8
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

3. Ahora diseñaremos el minutero

La condición es:

Debe contar de 0 hasta 59.

Utilizaremos la misma lógica que el contador para el segundero.

En este caso la entrada de CLK ira conectado a un circuito habilitador que se activara
cuando el segundero se resetee:

el circuito y la tabla de verdad son los mismos, así que los obviaremos.

4. Ahora diseñaremos el contador de horas:

La condición es:

Debe contar de 0 hasta 23.

Armamos la tabla:

𝑄4n 𝑄3n 𝑄2n 𝑄1n 𝑄0n 𝑄4n+1 𝑄3n+1 𝑄2n+1 𝑄1n+1 𝑄0n+1
0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 1 0 0 0 1 0
2 0 0 0 1 0 0 0 0 1 1
3 0 0 0 1 1 0 0 1 0 0
4 0 0 1 0 0 0 0 1 0 1
5 0 0 1 0 1 0 0 1 1 0
6 0 0 1 1 0 0 0 1 1 1
7 0 0 1 1 1 0 1 0 0 0
8 0 1 0 0 0 0 1 0 0 1
9 0 1 0 0 1 0 1 0 1 0

9
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

10 0 1 0 1 0 0 1 0 1 1
11 0 1 0 1 1 0 1 1 0 0
12 0 1 1 0 0 0 1 1 0 1
13 0 1 1 0 1 0 1 1 1 0
14 0 1 1 1 0 0 1 1 1 1
15 0 1 1 1 1 1 0 0 0 0
16 1 0 0 0 0 1 0 0 0 1
17 1 0 0 0 1 1 0 0 1 0
18 1 0 0 1 0 1 0 0 1 1
19 1 0 0 1 1 1 0 1 0 0
20 1 0 1 0 0 1 0 1 0 1
21 1 0 1 0 1 1 0 1 1 0
22 1 0 1 1 0 1 0 1 1 1
23 1 0 1 1 1 0 0 0 0 0
24 1 1 0 0 0 x x x x x
25 1 1 0 0 1 x x x x x
26 1 1 0 1 0 x x x x x
27 1 1 0 1 1 x x x x x
28 1 1 1 0 0 x x x x x
29 1 1 1 0 1 x x x x x
30 1 1 1 1 0 x x x x x
31 1 1 1 1 1 x x x x x
Sabemos que 𝐷 = 𝑄n+1 así que lo obviaremos en la tabla.

Aplicamos Karnaugh:

 Para D4:  Para D2:

𝐷4 = 𝑄3. 𝑄2. 𝑄1. 𝑄0 ̅̅̅̅. 𝑄1. 𝑄0


𝐷2 = 𝑄2
̅̅̅̅
+ 𝑄4. 𝑄0 + 𝑄2. ̅̅̅̅
𝑄0
+ 𝑄4. ̅̅̅̅
𝑄1 ̅̅̅̅
+ 𝑄2. 𝑄1
̅̅̅̅
+ 𝑄4. 𝑄2
 Para D1:
 Para D3:

𝐷1 = 𝑄1⨁𝑄0
̅̅̅̅. 𝑄3
𝐷3 = 𝑄4 ̅̅̅̅. 𝑄2. 𝑄1. 𝑄0 + 𝑄3. 𝑄0
̅̅̅̅
+ 𝑄3. 𝑄1 + 𝑄3. ̅̅̅̅
̅̅̅̅ 𝑄2

10
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

 Para D0:

𝐷0 = ̅̅̅̅
𝑄0
Armamos el circuito:

Circuito para la hora.

Obtuvimos 5 salidas en binario; tendremos que convertirlo a BCD. Esto lo


lograremos con un convertidor binario-BCD de 5 bits construido con sumadores
74LS83:

Convertidor binario-BCD
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

5. Modificación de la hora:

Usamos dos compuertas NOR. Una entrada del NOR es un estado “1” la otra entrada la
conectamos un pulsador que a su vez está conectado a tierra. Las salidas de los NOR van
conectados a los CLK. La hora se modifica presionando el botón, al presionar el botón le
mandamos un “0” lógico a la segunda entrada; y a la salida obtendríamos un ALTO.
Recordemos que el ff-D cambia con un flanco alto.

Modificador de hora
6. Reseteo:

Recordemos que cuando el preset este en ALTO y el clear en BAJO la salida se irá a CERO.
Aprovechemos esto para poder resetear la hora. Conectamos en ALTO el preset; el clear lo
conectamos a un pulsador que a su vez esté conectado a tierra. La hora se resetea pulsando
el botón.

IV. OBJETIVOS:
GENERAL.
Construir un reloj digital con flip flops en formato 24 horas.

ESPECIFICOS.
 Conocer el principio de operación de un flip flop.
 aprovechar las propiedades de almacenamiento del flip flop como memoria temporal de estado.
 limitar el conteo a 60 y 12 según lo necesitemos valiéndonos de la herramienta reset del flip flop.
 Identificar todos nuestros requerimientos de funciones en la automatización
 Realizar el diseño de un sistema en proteos
 Automatizar el proceso del reloj con distintas funciones específicas controlado en una
planta

V. ANTECEDENTES:
1. A partir de los diferentes elementos electrónicos (resistencias, diodos, etc.) y los
dispositivos digitales (compuertas, decodificadores, etc.) Se desarrolla la práctica y
posteriormente la implantación del circuito (reloj digital).
2. Conocer el funcionamiento de cada uno de los dispositivos digitales y su
comportamiento dependiendo de la cantidad de voltaje generado.

VI. JUSTIFICACIÓN
El reloj ha sido una herramienta esencial en el mundo moderno y su utilización es tan amplia que
no solo se puede limitar al reloj de pulsera. En temporizadores y maquinas programadas la base
es el tiempo. Es por esto que partiremos de la base del reloj para llegar a conceptos más amplios.

12
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

Los flip flop poseen una propiedad especifica que es la de almacenar temporalmente un estado y
aprovecharemos esto para crear nuestro reloj.

VII. METOOLOGIA
Los flip flops almacenan temporalmente un estado hasta que se produzca un nuevo cambio y
este pulso saliente se va almacenando en el siguiente pulso hasta completar su valor máximo de
almacenamiento y lo desplaza hacia otro que iniciara un nuevo ciclo. Un ejemplo práctico de
estos sería el de un numero de vasos colocados en línea recta y vamos llenando desde el primero
y cuando este se encuentre lleno vaciaremos su contenido en el segundo, luego lo llenaremos
nuevamente e iremos desplazando el contenido de los vasos hasta conseguir llenarlos todos. La
configuración de los flip flops es relativamente fácil y no presenta mayor complicación a la
hora de un montaje, los inconvenientes se presentan en los límites de conteo es decir que cuente
hasta 59 y en vez de mostrar 60 se reinicie en 00. Para esto es muy importante la simulación y el
tipo de flip flop que elijamos pues no todos presentan las mismas divisiones de salida. En nuestro
caso la compuerta 7493 presenta en uno de sus valores de salida la limitación a 6, la cual nos
favorece mucho pues los conteos de segundos y minutos presentan este comportamiento. Para
el caso de la limitación a 24tendremos que sumar y multiplicar las salidas cuando coincidan y
utilizar los reset para reiniciar el conteo cuando se llega al valor máximo

VIII. MATERIALES Y HERRAMIENTAS


. MATERIALES:
 CI 74ls74.
 Decodificador 74LS47
 COMPUERTA LOGICA 74LS08
 Display 7 segmentos
 Diodos
 Resistencias
 Condensadores

. HERRAMIENTA:

 Multitester
 Estaño
 Pistola de soldar
 Protoboard
 Fuente

IX. RESULTADOS
 Se logró Identificar todas nuestras compuertas lógicas utilizando el conveniente.
 Se logró diseñar el sistema de simulación de proteos.
 Se logró la comunicación de la automatización de un reloj digital.
 Se logró automatizar el proceso de reloj digital con tareas específicas.

13
UNIVESIDAD NACIONAL DEL CALLAO Facultad de Ingeniería Eléctrica y Electrónica

X. CONCLUSIONES
 En el presente proceso productivo es de vital importancia la consideración de la
automatización de un reloj digital, debido a que de estos dependen de la
programación lógica que se le dio en el momento de trabajar con las ordenanzas de las
compuertas lógicas. Generando de esta manera, mayor flexibilidad en la
automatización en el trabajo del hombre.
 La implementación fue en un sistema de simulación PROTEUS permite la manipulación,
monitoreo del proceso RELOJ DIGITAL.

XI. ANEXOS:
Diagrama de tiempo de 0 a 9 , en minutero y segundero.

XII. BIBLIOGRAFÍA
 http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/jkflipflop.html#c2
 https://es.slideshare.net/MiguelSanchez14/reloj-digital-ttl-24-horas
 https://es.wikipedia.org/wiki/Reloj_digital

14

También podría gustarte