Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Dispositivos Logicos Programables-Quichimbo Pablo
Dispositivos Logicos Programables-Quichimbo Pablo
Un circuito CPLD consiste en un arreglo de múltiples PLDs agrupados como bloques dentro de un solo
chip, aproximadamente 50 PLDs sencillos. En su estructura básica cada CPLD contiene múltiples
bloques lógicos, conectadas por medio de señales canalizadas desde la interconexión programable.
Esta unidad se encarga de interconectar a los bloques lógicos y los bloques de entrada/salida del
dispositivo sobre las redes apropiadas.
Un FPGA se basa en lo que se conoce como arreglos de compuertas, los cuales consisten en la parte
de la arquitectura que contiene tres elementos configurables: bloques lógicos configurables (CLBs),
bloques de entrada y de salida (IOBs) y canales de comunicación.
Internamente un FPGA esta formado por arreglos de bloques lógicos configurables (CLBs) las cuales
se comunican entre si y con las terminales de entrada/salida (E/S), por medio de alambrados llamados
canales de comunicación.
Estos elementos electrónicos comparten algunas similitudes como los bloques lógicos, pero existen
diferencias en el número de flip-flops, ya que la arquitectura FPGA es rica en registros a comparación
de los CPLD a continuación se presenta una tablea de las respectivas diferencias:
[1] Maxinez D. (Programación de sistemas digitales con VHDL), 2014. México. Grupo Editorial PATRIA.
Disponible en:
https://books.google.com.ec/books?id=4dDhBAAAQBAJ&pg=PA330&lpg=PA330&dq=como+se+
encuentra+estructurado+un+CPLD&source=bl&ots=7aU6XUUet_&sig=ACfU3U0x6XvRKzxz2td5t
0OnI9hdVJhcZg&hl=es-
419&sa=X&ved=2ahUKEwjNnfTNlb3hAhXHtlkKHVT3ALwQ6AEwBnoECAkQAQ#v=onepage&q&f=
false
[2] Capacitacion MCI. (FPGA(Field Programmable Gate Array)), 2016. Santiago-Chile. Disponible en:
http://cursos.mcielectronics.cl/fpga/