“AÑO DEL DIÁLOGO Y RECONCILIACIÓN NACIONAL"

INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES

ARQUITECTURA DEL COMPUTADOR

LABORATORIO N°01

PERTENECE A:
ASORZA TAVARA, Yahaira Lisbeth.
ORTIZ GARCIA, Donny Raul.
CHAICO ZUZUNAGA, Edwin.

DOCENTE:
SUMOSO HUAMAN, Ángel Orlando

Lima – Perú

ARQUITECTURA DEL COMPUTADOR

 LABORATORIO N° 01
“CONTADOR BINARIO ASCENDENTE/DESCENDENTE”

1. COMPENDIO TEÓRICO

CIRCUITO INTEGRADO TTL 74LS193

Contador Binario arriba / abajo de 4 Bits. Es un contador binario arriba / abajo de módulo
16. Separa y cuenta hacia adelante y atrás relojes. El SN74LS193N es un circuito síncrono
de 4 bits hacia arriba / abajo Contador binario con el reloj dual y claro. Este circuito es
monolítica contador reversible síncrono que tiene una complejidad de 55 puertas
equivalentes. Funcionamiento síncrono se proporciona por tener todos los flip-flops
sincronizados simultáneamente, de modo que las salidas cambian coincidentemente
entre sí cuando así se lo indica la lógica de dirección. Este modo de operación elimina
los picos de conteo de salida que normalmente se asocian con el contador asíncrono.
Las salidas de los cuatro maestro-esclavo chanclas son provocados por una transición de
bajo a alto nivel, ya sea de entrada de contaje. La dirección de conteo se determina por
recuento de entrada que es pulsado mientras que la otra entrada de conteo es alta. Una
entrada de borrado se ha proporcionado lo que obliga a todas las salidas al nivel bajo
cuando se aplica un nivel alto. La función de borrado es independiente de las entradas
de contaje y de carga. Las entradas claras, el recuento y la carga se almacenan
temporalmente para reducir los requisitos de la
unidad:
• Contador sincrónico
• Reset asíncrono y carga paralela
• Las entradas individuales preestablecidas
• Cascada de circuitos provistos internamente
• Entrada de diodos clamp

ARQUITECTURA DEL COMPUTADOR

 La Figura 8-1, muestra un contador ascendente/descendente preiniciable 74193,
indicando: (a) símbolo lógico, (b) descripción entrada/salida y (c) tabla de selección de
modos.

La Figura 8-1, muestra el símbolo lógico y la descripción de entrada y salida del contador
74193. Este contador puede describirse como un contador ascendente/ descendente
preiniciable MOD-16 con conteo síncrono, preiniciación asíncrona y reiniciación maestra
asíncrona.
Observemos la función de cada entrada y salida:

ENTRADAS DE RELOJ CPU y CPD El contador responderá a las TPP (Transición de

Pendiente Positiva) en una de las dos entradas de reloj. CPU es la entrada de reloj de
conteo ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se
incrementará (contará hacia arriba) en cada TPP hasta llegar a un conteo máximo de
1111; entonces se recicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de
conteo descendente. Cuando se apliquen los pulsos a esta entrada, el contador
decrementará (contará hacia abajo) en cada TPP hasta llegar a un conteo mínimo de
0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo se usará una
entrada de reloj para contar en tanto la otra esté inactiva (se conserva en ALTO).

REINICIACIÓN MAESTRA (MR). Esta es una entrada asíncrona activa en ALTO que
reinicia al contador en el estado 0000. MR es un reiniciador de cd (corriente directa), de

ARQUITECTURA DEL COMPUTADOR

 manera que tendrá al contador en 0000 en tanto que MR=1. También elimina todas las
otras entradas.

ENTRADAS PREINICIABLES. Los multivibradores (flip-flop) del contador pueden

preiniciarse en los niveles lógicos presentes en las entradas de datos paralelas P0-P3
pulsando momentáneamente la entrada de carga paralela de ALTO a BAJO. Esta es una
preiniciación asíncrona que elimina la operación de conteo. No obstante, no tendrá
efecto si la entrada MR se encuentra en su estado activo en ALTO.

SALIDAS DEL CONTEO. El conteo regular siempre esta presente en las salidas Q0-Q3 de
los MVB (MultiViBrador), donde Q3 es el LSB (bit menos significativo) y Q0 el MSB (bit
más significativo).

SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o más unidades del
74LS193 se conectan como contador con etapas múltiples para producir un número
MOD mayor. En el modo de conteo ascendente, la salida TCu del contador de orden
inferior se conecta a la entrada CPU del siguiente contador de orden superior. En el
modo de conteo descendente, la salida TCD del contador de orden inferior se conecta a
la entrada CPD del siguiente contador de orden superior.
TCu es el conteo ascendente final (también llamado acarreo). Se genera en el 74193
utilizando la lógica que se muestra en la Figura 8-2 (a). Evidentemente será BAJO sólo
cuando el contador se encuentre en el estado 1111 y CPU sea BAJO. Así, permanecerá
en ALTO cuando el contador cuente hacia arriba de 0000 a 0001. En la siguiente TPP de
CPU, el conteo pasa a 1111, pero no pasa a BAJO sino hasta que CPU retorna a BAJO. La
siguiente TPP en CPU recicla el contador a 0000 y también ocasiona que retorne a ALTO.
Esta TPP en ocurre cuando el contador se recicla de 1111 a 0000 y se puede utilizar para
cronometrar un segundo contador ascendente 74193 a su siguiente conteo superior.
TCD es la salida del conteo descendente final (también llamado préstamo). Se genera
como se muestra en la Figura 8-2 (b). Normalmente es ALTO y no pasa a BAJO sino hasta
que el contador haya contado hacia a abajo hasta el estado 0000 y CPD sea BAJO.
Cuando la siguiente TPP en CPD recicla el contador a 1111, ocasiona que retorne a ALTO.
Esta TPP en TCD se puede usar para cronometrar un segundo contador descendente
74193 en su siguiente conteo inferior.

ARQUITECTURA DEL COMPUTADOR

 DIRECCIÓN DEL CONTEO (+ o -). Las entradas CPU y CPD se muestran como dos
etiquetas distintas porque tienen efectos internos diferentes. Primero se considerará la
etiqueta superior. Esta etiqueta para la entrada CPU es 2+. El signo (+) indica que una
TPP en esta entrada incrementará en uno el conteo; en otras palabras, causará que el
contador cuente de manera ascendente. Del mismo modo, la etiqueta superior para la
entrada CPD tiene un signo menos (-) para señalar que esta entrada disminuye en 1 el
valor del conteo; en otras palabras; causa que el conteo sea descendente.

EL CIRCUITO INTEGRADO 555

El dispositivo 555 es un circuito integrado muy estable cuya función primordial es la de

producir pulsos de temporización con una gran precisión y que, además, puede
funcionar como oscilador.
Sus características más destacables son:
 Temporización desde microsegundos hasta horas.
 Modos de funcionamiento:
- Monoestable.
- Astable.
 Aplicaciones:
- Temporizador.
- Oscilador.
- Divisor de frecuencia.
- Modulador de frecuencia.
- Generador de señales triangulares.

ARQUITECTURA DEL COMPUTADOR

 PATILLA 1: En esta patilla siempre se conecta la masa o el negativo de la pila (0V = cero
voltios).
PATILLA 8: V+, (Vcc), o el positivo de la pila. Es el pin donde se conecta el voltaje o
tensión de alimentación que va de 4.5 voltios hasta 16 voltios (máximo). Alguna versión
de 555 puede llegar a 18 Voltios, pero es muy raro.Ya sabemos como se conecta a la pila
o fuente de alimentación nuestro 555. Veamos las otras patillas.
PATILLA 2: Disparo (trigger): esta patilla hará que se active o no la señal de salida de la
patilla 3.
PATILLA 3: es la Salida. Lo que obtendremos a la salida dependerá de cómo conectemos
el circuito integrado 555. Luego veremos más concretamente. Lo importante es saber
que en esta patilla recogemos la señal de salida del 555.
Estas cuatro patillas son las más importantes para entender los circuitos.
PATILLA 4: Reset (reset). Si por algún motivo esta patilla no se utiliza hay que conectarla
a Vcc para evitar que el 555 se "resetee".
PATILLA 5: Control de voltaje (control voltaje):
PATILLA 6: Umbral (threshold): Es una entrada a un comparador interno que tiene el
555 y se utiliza para poner la salida (patilla 3) a nivel bajo.
PATILLA 7: Descarga (discharge): Utilizado para descargar con efectividad el
condensador externo utilizado por el temporizador para su funcionamiento.

CIRCUITO INTEGRADO TTL 74LS47

Decodificador de BCD a 7 segmentos 74LS47 con salidas en colector abierto. Para uso
con displays de ánodo y cátodo común. TTL.
Un decodificador es un circuito combinacional, cuya función es inversa a la
del codificador, esto es, convierte un código binario de entrada (natural, BCD, etc.) de N
bits de entrada y M líneas de salida (N puede ser cualquier entero y M es un entero
menor o igual a 2N), tales que cada línea de salida será activada para una sola de las
combinaciones posibles de entrada.

ARQUITECTURA DEL COMPUTADOR

 Características:
 Convierte codigo BCD de 4 lineas (8421) a código de numerales 7-segmentos
 Empleo con displays de ánodo común
 Salidas en colector abierto que pueden manejar directamente segmentos de
LED’s o lámparas incandescentes
 Función de prueba del display (enciende todos los segmentos)
 Entrada de blanqueo (apaga todos los segmentos) o controla la intensidad del
brillo mediante una señal pulsante
 Las salidas pueden absorber 24mA en estado activado (lógico cero) y manejar
hasta 15 V en estado desactivado (Lógico 1)
 Tecnología: TTL Low Schottky (LS)
 Voltaje de alimentación: 4.75 V a 5.25 V
 Encapsulado: PDIP 16 pines

ARQUITECTURA DEL COMPUTADOR

 LED DISPLAY

Pues fácil es un display que está compuesto por leds, es decir una pantalla o visualizador
que la información que nos muestra es por medio de luces tipo led. En electrónica el led
display que más se usa es el de 7 segmentos anterior. Vamos a explicar cómo se conecta
para su funcionamiento.
DISPLAY 7 SEGMENTOS
Si nos fijamos en la imagen de arriba el display de 7 segmentos tiene 8 patillas. Cada
patilla hace lucir uno de los 7 leds. La imagen de la parte derecha tiene indicado con
letras cada uno de los leds. En el led de la figura la patilla llamada pt irá conectada al
positivo, es un display llamado de ánodo común, porque todos los leds comparten el
ánodo o positivo de la pila mediante esta patilla. Ya tenemos conectados las 8 patillas,
7 para los leds, que irán al polo negativo y la otra para compartir el positivo. Si hacemos
esta conexión lucirán todos los leds y se mostrará el número 8 en pantalla.

ARQUITECTURA DEL COMPUTADOR

 2. LISTA DE MATERIALES:

- 1 Circuito Integrado 555 (Tener el clock en Modo Estable)

- 2 Circuito Integrado 74LS47
- 2 Circuito Integrado 74LS193
- 4 Circuito Integrado 74LS08
- 1 Circuito Integrado 74LS04
- 2 Display Ánodo Común.
- Resistencias de 220 ohm.
- 1 Capacitor 10 µF
- 1 Transistor
- 1 Pulsador
- 1 Led
- Cables

3. RESULTADOS DE LA PRACTICA

3.1 ARMAR EL SIGUIENTE CIRCUITO:

Circuito topológico 1. Contador binario de 0 a 15.

ARQUITECTURA DEL COMPUTADOR

 CIRCUITO SIMULADO EN PROTEUS:

FUNCIONAMIENTO DEL CIRCUITO:

En este laboratorio lo que realizamos es un contador digital

de dos dígitos, el primer proceso es que nuestro contador
digital cuente del 0 al 99 de manera ascendente.
En nuestro circuito tenemos un pulsador, al momento de
activar el pulsador hace que el circuito modifique el proceso
de conteo, el nuevo modo de conteo comenzará a partir del
5 al 15 de manera ascendente.
Para poder llegar a este tipo de conteo lo que se realiza es
un arreglo con compuertas lógicas que nos sirven para
modificar el conteo y que comience a partir del número 5.

ARQUITECTURA DEL COMPUTADOR

GRAFICO DEL CIRCUITO SIMULADO EN PROTEUS:

ARQUITECTURA DEL COMPUTADOR

ARMANDO EL CIRCUITO:

CIRCUITO YA TERMINADO:

ARQUITECTURA DEL COMPUTADOR