Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Codificadores y Decodificadores PDF
Codificadores y Decodificadores PDF
Codificadores y Decodificadores.
CODIFICADORES Y DECODIFICADORES
CODIFICADOR (ENCODER)
Procedimiento
Caso 1
En cada fila de las entradas hay un dato que cambia, se soluciona por Minterm
o por Maxterm.
Ej. En un teclado se utilizan las teclas del 0 al 3 y se requiere que en las salidas
entregue los números codificados en binario pertenecientes a las entradas.
Entradas Salidas
T0 T1 T2 T3 B2 B1
1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1
2n = 22 = 4 entradas máximo
n = 2 salidas
B1 T 1 T 3
B 2 T 2 T 3
B1 T 0 T 2
B 2 T 0 T 1
Oscar Ignacio Botero H. 2
Codificadores y Decodificadores.
Caso 2
Hay una fila donde ningún dato cambia, se soluciona por Minterm o por Maxterm.
Entradas Salidas
D0 D1 D2 B A
0 1 1 0 0
1 0 1 0 1
1 1 0 1 0
No cambia 1 1 1 1 1
2n = 22 = 4 entradas máximo
n = 2 salidas
A D1 D0 D1 D 2
B D 2 D0 D1 D 2
A D0 D 2
B D0 D1
Caso 3
Hay una fila donde todos los datos cambian, se soluciona por el dato que halla
en la salida, si es “0” por maxterm, si es “1” por minterm.
Entradas Salidas
D0 D1 D2 B A
0 1 1 0 0
1 0 1 1 1
1 1 0 1 0
Todos cambian 0 0 0 0 1
2n = 22 = 4 entradas máximo
n = 2 salidas
A D1 D0 D1 D2
B D0 D0 D1 D2
Tipos
Entradas 2n = 8
Salidas n = 3
ENTRADAS SALIDAS
A0 A1 A2 A3 A4 A5 A6 A7 Y2 Y1 Y0
0 1 1 1 1 1 1 1 0 0 0
1 0 1 1 1 1 1 1 0 0 1
1 1 0 1 1 1 1 1 0 1 0
1 1 1 0 1 1 1 1 0 1 1
1 1 1 1 0 1 1 1 1 0 0
1 1 1 1 1 0 1 1 1 0 1
1 1 1 1 1 1 0 1 1 1 0
1 1 1 1 1 1 1 0 1 1 1
Y 0 A1 A3 A5 A7 Y 0 A1 A3 A5 A7 Ley de Morgan
Y1 A2 A3 A6 A7 Y1 A2 A3 A6 A7 Ley de Morgan
Y 2 A4 A5 A6 A7 Y 2 A4 A5 A6 A7 Ley de Morgan
5V
A0 74LS20
Y0
5V
A1
5V
A2 74LS20
Y1
5V
A3
5V
A4 74LS20
Y2
5V
A5
5V
A6
5V
A7
Con prioridad: codifican la entrada activa de mayor valor decimal sin tener en
cuenta las demás.
Oscar Ignacio Botero H. 4
Codificadores y Decodificadores.
Codificador con prioridad de 4 a 10 líneas, IC74147
Las entradas se activan con “0” y las salidas correspondientes al código mayor
se activan con “0”.
5V
9
5V
8
74LS04
5V
7 D
74147
5V 10 I9 74LS04
6 5 I8
4 I7 A3 14 C
5V 3 I6 A2 6
5 2 I5 A1 7 74LS04
1 I4 A0 9
5V 13 I3
B
4 12 I2
11 I1 74LS04
5V
3 A
5V
2
5V
1
DECODIFICADORES (DECODER)
Son circuitos con n entradas y 2n salidas máximas, donde cada salida se activará
en respuesta a un código de activación de entrada único.
Procedimiento
Entradas Salidas
D0 D1 C B A
0 0 0 0 1
1 0 0 1 0
0 1 1 0 0
1 1 0 0 0
n = 2 entradas
2n = 22 = 4 salidas máximo
A D0 D1
B D0 D1
C D0 D1
Ejemplo 2
Entradas Salidas
D0 D1 C B A
0 0 0 0 1
1 0 0 1 0
0 1 1 0 0
1 1 1 1 1
n = 2 entradas
2n = 22 = 4 salidas máximo
A D0 D1 D0 D1
B D0 D1 D0 D1
C D0 D1 D0 D1
A D0 D1 D0 D1
B D0 D1 D0 D1
C D0 D1 D0 D1
Oscar Ignacio Botero H. 6
Codificadores y Decodificadores.
Decodificador de 3 a 4 líneas
Entradas n = 3
Salidas 2n = 8
ENTRADAS SALIDAS
E B A Q0 Q1 Q2 Q3 A Q0
Decoder
1 X X 1 1 1 1 Q1
0 0 0 0 1 1 1 B
Q2
0 0 1 1 0 1 1
E Q3
0 1 0 1 1 0 1
0 1 1 1 1 1 0
Q0 A B E Q0 A B E Ley de Morgan
Q1 A B E Q1 A B E Ley de Morgan
Q 2 A B E Q 2 A B E Ley de Morgan
Q3 A B E Q3 A B E Ley de Morgan
5V 74LS04 74LS10
Q0
B
74LS10
Q1
74LS10
5V Q2
A
74LS04
74LS10
Q3
0V
E
74LS04
Entradas n = 4
Salidas 2n = 16
L9
L8
74LS42
9 L7
8
7 L6
0V 6
D 5 L5
4
0V A3 3 L4
C A2 2
A1 1 L3
0V A0 0
B L2
0V L1
A
L0
El decodificador IC7447 tiene las salidas activas en “0” y el IC7448 tiene las
salidas activas en “1”
7447
7448
PIN DESCRIPCIÓN
A0 – A3 Entradas BCD
RBI Entrada de borrado de rizado
LT Entrada de prueba de lámpara
BI / RBO Entrada de borrado / Salida de borrado de rizado
a–g Segmentos de salida
Oscar Ignacio Botero H. 8
Codificadores y Decodificadores.
La entrada BI se debe tener en “1” para las funciones de salida de 0 a 15 y la
entrada RBI en “1” si no se desea borrar el cero decimal.
Cuando se aplica un “0’ en la entrada BI, todas las salidas están en OFF.
Cuando RBI y las entradas A, B, C y D están en “0” y LT en “1” todas las
salidas están en OFF y la salida RBO va a “0”.
Cuando la entrada BI/RBO está en “1” y LT en “0”, todas las salidas están en
ON.
5V
AC
74LS47 AC
6 A3 g 14 g V+
0V 2 A2 f 15 f
D 1 A1 e 9 e
7 A0 d 10 d
0V c 11 c
C b 12 b
13 a abcdefg.
a
0V
B 3 test 5V abcdefg
5 RBI RBO 4
0V
A
KC
74LS48 KC
6 A3 g 14 g Gnd
2 A2 f 15 f
1 A1 e9 e
5V 7 A0 d 10 d
LT c 11 c
b 12 b
abcdefg.
a 13 a
3 test 5V abcdefg
5 RBI RBO 4
EJERCICIOS
Entradas Salidas
D0 D1 D2 D3 D4 D5 C B A
1 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1
0 0 1 0 0 0 0 1 0
0 0 0 1 0 0 0 1 1
0 0 0 0 1 0 1 0 0
0 0 0 0 0 1 1 0 1
2n = 23 = 8 entradas máximo
n = 3 salidas
Entradas Salidas
C B A D0 D1 D2 D3 D4 D5
0 0 0 1 0 0 0 0 0
0 0 1 0 1 0 0 0 0
0 1 0 0 0 1 0 0 0
0 1 1 0 0 0 1 0 0
1 0 0 0 0 0 0 1 0
1 0 1 0 0 0 0 0 1
n = 3 entradas
2n = 23 = 8 salidas máximo
D0 A B C
D1 A B C
D 2 A B C
D3 A B C
D 4 A B C
D5 A B C
Diseñe 2 circuitos que al activarse cada uno de los cuatro (4) pulsadores, en
la salida se visualicen los siguientes datos en binario:
Pulsador 1 = 14 Decenas
Pulsador 2 = 50 1
Pulsador 3 = 23 P1 D0
5
P2
Pulsador 4 = 72
P3
2
7
? D1 Decenas
P4 D2
Unidades
4
U0
0
3
2
? U1 Unidades
U2
Entradas Salidas
P1 P2 P3 P4 D2 D1 D0 No.
1 0 0 0 0 0 1 1
0 1 0 0 1 0 1 5
0 0 1 0 0 1 0 2
0 0 0 1 1 1 1 7
Decenas :
D0 P3
D1 P1 P2
D2 P1 P3
Entradas Salidas
P1 P2 P3 P4 U2 U1 U0 No.
1 0 0 0 1 0 0 4
0 1 0 0 0 0 0 0
0 0 1 0 0 1 1 3
0 0 0 1 0 1 0 2
Unidades :
U 0 P3
U1 P3 P 4
U 2 P1