UNIVERSIDAD DE LAS FUERZAS ARMADAS ESPE

DISEÑO VLSI
INTEGRANTES:
 Danny Martínez
 Paola Robayo
 Greny Tarco
Fecha:
2018-05-14
REGLAS DE CONTACTOS Y VÍAS
Los contactos (que forman una interconexión entre la capa metálica y la capa activa o de
polisilicio) o las vías (conectan dos capas metálicas) se forman solapando las dos capas
de interconexión y proporcionando un agujero de contacto, relleno de metal, entre las dos.
 Tamaño mínimo del agujero de contacto es de 0,3 𝜇𝑚
 Tamaño mínimo de las capas de polisilicio y de difusión al menos 0,14 𝜇𝑚 más
allá del área del agujero de contacto.
Esto hace que el área mínima de un contacto sea de 0,44 𝜇𝑚 x 0.44 𝜇𝑚. A la hora de
efectuar el rutado, deben por tanto evitarse los cambios excesivos entre capas de
interconexión.
INTERCONEXIÓN DE VÍAS
Durante mucho tiempo los cables de interconexión en chip se consideraban sólo para
casos especiales o cuando se realizaban análisis de alta precisión. Debido a la
introducción de tecnologías de semiconductores ultrasubmicra se están dando rápidos
cambios en esta área.
Las pistas comienzan a dominar algunas métricas tales como la velocidad, consumo de
energía y confiabilidad. Es esencial un análisis cuidadoso y en profundidad del papel y el
comportamiento del cable de interconexión en una tecnología de semiconductores. Los
procesos de última generación ofrecen capas múltiples de aluminio y al menos una capa
de poli silicio. Las capas n + o p + fuertemente dopadas se pueden emplear para propósitos
de cableado
Estos cables aparecen en los diagramas esquemáticos de circuitos electrónicos como
líneas simples sin ningún impacto aparente en el rendimiento del circuito.
Las pistas de hoy en día forman una geometría compleja que introduce parásitos
capacitivos, resistivos e inductivos.
VISTAS DE LAS PISTAS CORRESPONDIENTES A UNA RED EN BUS
Cada uno de los hilos en una red en bus conecta un transmisor con un conjunto de
receptores y está implementa en forma de una cadena de segmentos de pista de diversas
longitudes y geometrías. Los segmentos se implementan en una única capa de
interconexión y que están aislados del sustrato de silicio y de otros segmentos por una
capa de material dieléctrico.
Vista esquemática Vista física

MODELOS DE PISTAS
Tiene en cuenta la mayor parte de los Sólo tiene en cuenta la capacitancia
parásitos

En los modelos completos, los elementos de circuito adicionales no están localizados en

un único punto físico, sino distribuidos para toda la longitud de la pista.
Esta distribución se da cuando:
𝑙𝑜𝑛𝑔𝑖𝑡𝑢𝑑 𝑑𝑒 𝑙𝑎 𝑝𝑖𝑠𝑡𝑎 >>> 𝑎𝑛𝑐ℎ𝑢𝑟𝑎
Existen parásitos interpistas, que crean efectos de acoplamiento entre las diferentes
señales del bus, que no estaban presentes en los esquemas originales.
Debido a que analizar el comportamiento de este esquema que sólo modela una pequeña
parte del circuito, resulta muy lento y tedioso.
Se pueden hacer simplificaciones sustanciales.
SIMPLIFICACIONES SUSTANCIALES
Los efectos inductivos pueden ser ignorados:
 Si la resistencia de la pista es lo suficientemente alta.
 Si los tiempos de subida y bajada de las señales aplicadas son lentos.
Se puede usar un modelo de sólo capacitancia cuando:
 Los cables son cortos
 La sección transversal del cable es grande
 El material de interconexión utilizado tiene una baja resistividad.
La capacitancia entre cables puede ser ignorada y toda la capacitancia parásita puede ser
modelada como capacitancia a tierra cuando:
 La separación entre cables vecinos es grande
 Cuando los cables sólo funcionan juntos por una corta distancia