Instituto tecnológico de Culiacán

Materia: Electrónica Digital

Tema: Practica 2 Compuertas Lógicas

Facilitador: Ing. Toledo Cruz José Heriberto

Carrera: Ing. Mecatrónica

Alumnos:
De manera general esta operación se realizaron dos dígitos y se toma en cuenta
el digito de carreo.

Diseñar un sumador binario completo.

 Dos números de 1 bit

 Bit de acarreo de entrada
 Bit de acarreo de salida

A)

B)

Entrada Salida

A = sumador 1 Z0=

B = sumador 2 Z1=

C = bit de acarreo

C)

A B C Z0 Z1

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0
1 1 1 1 1
D)

Z0(A, B, C) = ∑m (1, 2, 4, 7)

Z1(A, B, C) = ∑m (3, 6, 5, 7)

E)

Z1

A/BC 00 01 11 10

0 1

1 1 1 1

=AC+BC+AB

= B(A+C)+AC

Z0

A/BC 00 01 11 10

0 1 1

1 1 1

=ABC+ABC+ABC+ABC

=A(BC+BC)+A(BC+BC)
Z1=

Z0=