INGENIERIA ELECTRÓNICA

CAMPUS SUR

TRABAJO DE PREPARATORIO NO 4

PERIODO: 51
FECHA: 16 de noviembre del 2017
NOMBRES: Herrera Guaman Darwin Javier
Lema Aymacaña Daniel Alejandro
Lugmaña Chulca Leonardo David

1. Ejercicios Planteados

Funcionamiento Firma
N ENUNCIADO
Correcto Incorrecto Responsabilidad
Desplegar la palabra
MICRO a través de 5
displays, la palabra debe
moverse continuamente
de izquierda a derecha y
1
con un espacio por
palabra. Se debe evitar el
efecto molesto de
parpadeo debido al
barrido.
Realizar un programa que
ejecute operaciones entre
dos datos de cuatro bits
cada uno ingresados al
microcontrolador
mediante un mismo
puerto. Las operaciones
son suma y
multiplicación, en donde
para cada operación
2 existe un pulsador
asociado y que mediante
su evento ejecuta a la
misma. La respuesta es
visualizada mediante un
sistema de displays de 7
segmentos y
decodificador, en donde
debe permanecer la
respuesta de la última
operación ejecutada.
3
4 Propuesto

1
INGENIERIA ELECTRÓNICA
CAMPUS SUR
2. Diagramas de flujo utilizados en cada enunciado

Diagrama de Lógico 2.1.

INICIO

int n1,s1,n,m,i,j,a=1; int numero=0b11110000,secuencia=0b00001111;

TRISB=0;TRISC=1;PORTB=0;PORTC=0;

B s1=1 m=1
c SI
m=m+1
NO SI
NO m<=n i=0
SI
i=i+2 retraso de 500ms
FIN a=1
NO
i<=7
SI PORTB=0b00000010<<i;
n1=numero&PORTC; C NO
PORTB=0;
A SI
s1=2 m=1
s1=secuencia&PORTC;
SI m=m+1
NO m<=n j=0
j=j+2 retraso de 500ms
B NO
SI
C j<=7 PORTB=0b01000000>>j;

NO PORTB=0;
SI

s1=4 m=1
retraso de 500ms
m=m+1
SI
NO
m<=n PORTB=0b10101010; retraso de 500ms PORTB=0;
C
NO
SI
s1=8 m=1
retraso de 500ms
NO m=m+1
SI
C m<=n PORTB=0b01010101; retraso de 500ms PORTB=0;

NO

Diagrama de Lógico 2.2.

INICIO

int n1,s1,n,m,i,j,a=1; int numero=0b11110000,secuencia=0b00001111;

TRISB=0;TRISC=1;PORTB=0;PORTC=0;

B s1=1 m=1
c SI
m=m+1
NO SI
NO m<=n i=0
SI
i=i+2 retraso de 500ms
FIN a=1
NO
i<=7
SI PORTB=0b00000010<<i;
n1=numero&PORTC; C NO
PORTB=0;
A SI
s1=2 m=1
s1=secuencia&PORTC;
SI m=m+1
NO m<=n j=0
j=j+2 retraso de 500ms
B NO
SI
C j<=7 PORTB=0b01000000>>j;

NO PORTB=0;
SI

s1=4 m=1
retraso de 500ms
m=m+1
SI
NO
m<=n PORTB=0b10101010; retraso de 500ms PORTB=0;
C
NO
SI
s1=8 m=1
retraso de 500ms
NO m=m+1
SI
C m<=n PORTB=0b01010101; retraso de 500ms PORTB=0;

NO

2
INGENIERIA ELECTRÓNICA
CAMPUS SUR

3. Diagrama de hardware utilizado

Diagrama de hardware 3.1.

Figura 1.1. Diagrama del circuito1

Diagrama de hardware 3.2.

10

12
13
14
15
16
11
9

DSW1
OFF

DIPSW_8
ON
8
7
6
5
4
3
2
1

B0
B1
C1 B2
B3
2

B4
U1 U2 RN1 B5
22pF X1 B6
CRYSTAL 13 33 7 13 1 16
OSC1/CLKIN RB0/INT A QA A B7
14 34 1 12 2 15
C2 OSC2/CLKOUT RB1 B QB B
1

35 2 11 3 14
8
7
6
5
4
3
2
1

RB2 C QC C
2 36 6 10 4 13
RA0/AN0 RB3/PGM D QD D
3
RA1/AN1 RB4
37 4
BI/RBO QE
9 5 12
E RN2
22pF 4 38 5 15 6 11 10K
RA2/AN2/VREF-/CVREF RB5 UN RBI QF F
5 39 3 14 7 10
RA3/AN3/VREF+ RB6/PGC DE LT QG G
9
10
11
12
13
14
15
16

6 40 8 9
RA4/T0CKI/C1OUT RB7/PGD CE
7 74LS47
RA5/AN4/SS/C2OUT
15 220
RC0/T1OSO/T1CKI B0
R1 8
RE0/AN5/RD RC1/T1OSI/CCP2
16
B1
D1 220 9
RE1/AN6/WR RC2/CCP1
17
B2
DIODE 10 18
RE2/AN7/CS RC3/SCK/SCL B3
R2 23
RC4/SDI/SDA B4
1 24
MCLR/Vpp/THV RC5/SDO B5
10k 25
RC6/TX/CK B6
26
RC7/RX/DT B7
C3 A A A s
10uF 19 R5
RD0/PSP0 B B B
20
RD1/PSP1 C C C
21 10k
RD2/PSP2 D D D
22
RD3/PSP3 E E E m
27 R6
RD4/PSP4 F F F
28
RD5/PSP5 G G G
29 10k
RD6/PSP6 s
30
RD7/PSP7 m
PIC16F877A

R3 Q3 R4 Q1 R7 Q2
CE 2N3904DE 2N3904 UN 2N3904
10k 10k 10k

Figura 1.2. Diagrama del circuito2.