Algoritmo de sumador BCD

1. Se suman dos grupos en BCD un numero A y un numero B para cada posicion de los digitos
utilizados. 2. Para aquellas posiciones donde la suma es menor o igual a 9 la suma se encuentra
en BCD y no nececita hacer la correccion. 3. Cuando la suma de dos sifras es mayor que 9 debe
agregarse la correccion de 6 enbinario (0110) para producir el resultado BCD correcto, esto
producira un acarreo que se sumara a la suguiente posicion.

El primer paso se cumple al utilizar un sumador paralelo de 4 bits tal como el circuito integrado
7483 donde el numero A=A3A2A1A0 y el numero B=B3B2B1B0 si se aplicaun sumador paralelo
de 4 bits. Donde el C4 es el acarreo final de salida. La salida del sumador puede variar de valor
de oooo a 1001 o cuando A y B son iguales a 9.

La circuiteria necesaria de un sumador BCD debe incluir la logica necesaria para detectar
aquellas sumas mayores que 9 de manera que se pueda agregar la correccion de 0110

Se define una variable x como una salida lgica que tomara un valor alto cuando la suma sea
mayor que 9, es decir X=1 en los casos siguientes: 1. Siempre que C4=1 para sumas mayores
que 15 2. Siempre que S3=1 Y S2+S1 en sumas mayores que 9 y menores que 15.

Esto se expresa en una ecuacin lgica como X=C4+C3(S2+S1) de esta forma siempre que X=1
se sumara la correccin de 0110 a la suma original generando un acarreo tal como se muestra
en la figura. 3. El sumador inferior sumara la correccin de 0110 a los bits de la suma binaria
del sumador superior solo cuando x=1 y produciendo una salida final en cdigo BCD.

Un codificador es un circuito combinacional con M lneas de entrada y genera un cdigo de

salida de n bits.

Un decodificador es un circuito que convierte informacin binaria de un cdigo de entrada de

n bits codificados a un mximo de 2n salidas juntas.

Un multiplexor tambin llamado selector de datos es un circuito lgico que capta varias
entradas de datos y permite que solo una de ellas alcance la sala, la direccin deceada de los
datos de entrada hacia la salida es controlada por n lneas de seleccin.

Demultiplexor es un circuito combinacional que realiza la seleccin de datos de una sola

entrada a dos o en 2n lneas de salida de acuerdo a n lneas de seleccin. La seleccin de la
salida es controlada por la combinacin de los bits en las n lneas selectoras.
Los PLDs son circuitos integrados desarrollados para aplicaciones espesificas, reduciendo el
espacio fsico en las aplicaciones son circuitos integrados fabricados y revisados para que se
puedan personalizar desde el exterior mediante las tcnicas de programacin. Estn
construidos por bloques lgicos configurables conectados mediante bloques de interfases con
interconexiones programables. Ventajas: reduccin del numero de elementos necesarios,
menor tiempo de diseo, velocidad de respuesta, inmunidad al ruido, menores costos.

SPLDs(dispositivos lgicos programables simples) CPLDs (complejos) FPGAS (matrices de

puertas programables por campo) DISPOSITIVOS HIBRIDOS (PLDS-FPGAS, I2L-AID-CPLDS) ASIC
(circuitos de aplicacin espesifica) PROMS (memorias de solo lectura programables solo una
vez) PAL (lgica de arreglos programables) PLAS (programables de arreglos lgicos)

Existen cinco tipos de unidades de diseo en VHDL: declaracion de la entidad ( ENTITY), la

arquitectura (Architecture), la configuracin (configuration), declaracin del paquete (pachage
body). Entity y architecture son indispensables.

Entity: declaracin de la entidad que es un envolvente de diseo.

Entity caja_negra is
PORT (entrada A: in std_logic;
entrada B: in std_logic;
salida x: out std_logic);
end caja_negra;

architecture: define el funcionamiento de la entidad. La sentencia library es un llamado al

archivo o directorio que guarda las unidades de diseo previamente compiladas.
Architecture Nombre_Arch of Entidad is
Declaracion de tipos de datos
Declaracion de seales
Declaracin de constantes
Declaracin de funciones
Declaracin de procedimientos
Declaracin de componentes
End Nombre_Arch;

Library IEEE
Use IEEE.std_Logic_1164.ALL
Entity Comp_NOR is
Port (A, B: in std_Logic;
f: out std_Logic);
end Comp_NOR;
Architecture NOR of Comp_NOR is
begin
process (A,B)
begin if (A=0) and (B=0) then f<=1
else f<=0;
end if;
end process;
end NOR;