Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Electronica Teoria de Circuitos 6 Ed Boylestad PDF
Electronica Teoria de Circuitos 6 Ed Boylestad PDF
TEORA DE CIRCUITOS
6 Polarizacin de FET Polarizacin fija: Vas = -Vaa . Vos = Voo - IJio: autopolarizacin: Vas = -IJis' Vos = Voo -
Io(Rs + Ro)' Vs = IsRs: divisor de voltaje: Va = R, Vool(R, + R,), Vas = Va - IJis' Vos = Voo - lo(Ro + R): MOSFET
incremental: ID == k(VGS - VGS(Th 2 , k == 1D(encendido)/(VGS(encendido) - VGS(Th2; polarizacin por retroalimentacin: VDS =VGS'
Vas = Vro- loRD: divisor de voltaje: Va =R,Vool(R, + R,). VGS = VG-1oRs: curva universal: m = 1V p 1IlossRs' M = m x
vall Vp 1, Va =R, Vool(R, + R,)
7 ModeJaje de transistores bipolares Z,= Y,Jl,,l, = (V, - V,)/R""",,,lo = (V, - V) IR""",,,ZO = V)Io,A,= V)V,.A" =
ZAv~L /(Z
+ Rs)' A == -AvZJRL' re == 26 mV/l base comn: Z == re,Zo ::::: 00 n,Av ::::: Rfre' A :::: -1; emisor comn: Z = fjre
=
Zo ro' Av = -R{Jre' A :::: f3, h ie = f3r e, hft! == f3ac ' h ib == Te' hfb = -a.
8 Anlisis a pequea seal del transistor bipolar Emisor comn: A, = -Reir,. Z, = RBIIf3r,. Zo = Re. A, = f3: divisor de
voltaje: R' = R,I\R,. A, = -Re Ir,. Z, = R'1If3r,. Zo = Re: polarizacin en emisor: Zb = f3(r, + RE) = f3R"A,. = -f3Re IZb = -RJ
(r, + RE) = -ReiR emisor seguidor: Zb = f3(r, + RE)' A, = l. Zo = r,: base comn: A, = Reir,. Z, = REllr,. Zo = Re: retroali-'
mentacin en colector: A, =-Reir,. Z, = f3r,IIR F/I A,I. Zo = ReIIRe: retroalimentacin de de en colector: A, =-(RF.IIRe)/r"
Z, = RF, lIf3r,. Zo = RclIRF,: parmetros hbridos: A, = h(l + hoRL). A, = -hRJ[h, + (h,h o - hh,)RLl. Z, = h, - hh/?LI(l +
hoRL)' Zo = l/[h o - (hh/(h, + R,] .
9 Anlisis a pequea seal del FET gm = gmo(l - VGSIVp). 8 mo =2loss lJVpl: configuracin bsica: A, =-gmRO:
=
resistencia de fuente sin desvo: A, -gmROI(1 + gmRS): seguidor de fuente: A, = gmRs/(l + gmRS): compuerta comn: A, =
gm(Rollr)
10 Aproximacnalossistemas:efectodeR,yRL w
BJT:A v =RLA VNL I(RL+R o).A.=-A I
7./RL V=RVj(R.+R):
v<-' I l i S
polarizacin fija: A, = -(RcIlRL)/r,. A" = Z,A)(Z, + R,). Z, = f3r,. Zo = Re: divisor de voltaje: A,. = -(RcIlRL)/r,. A" = ZA)
(Z, + R,). Z, = R,IIRzllf3r,.Z, = Re: polarizacin en emisor: A, = -(RclIRL)/R" A" = Z,A)(Z, + R,). Z, = RBIlf3RE'Zo = Re:
= =
retroalimentacin en colector: A, = -(RcIlRL)lr,. A" = Z,A,/(Z, + R,). Z, f3r,lIRF/IA). Z, RclIRF: emisor seguidor: R~ =
REIIRL' A,. = R~(R~ + r,), A" = R~/(R~ + R/f3 + r,l. Z, = RB Ilf3(r, + R~). Zo = REIICR/f3 + r,): base comn: A, = (RelIRL)lr,.
A, = -l. Z, = r,.Zo = Re: FET: con desvo R,: A, = -gm(RoIIRL). Z, = RG'Zo = Ro: sin desvo Rs: A, = -gm(RoIIRL)/(l +
gmRS)' Z, = RG,Zo =RD : seguidor de fuente: A, = gm(RsIIRL)/[1 + gm(RsIIRL)], Z, =RG'Zo = Rsllrdll1lgm; compuerta comn:
A..' = gm(RDIIRL). ZI = Rslll/gm Zo = Ro: en cascada: A lir = A VI . A \12 . A \13 .. ' A11. ,AIr = A\Ir Z11 IR L
ECUACIONES IMPORTANTES
2 Aplicaciones de diodos VBE = VD =0.7 V; media onda: Vdo =0.318Vm; onda completa: Vdo =0.636Vm
4 Polarizacin en dc-BJT En general: VBE = 0.7 V, Ic = lE' Ic =f31B; polarizacin fija: lB =(Vcc- VBE)/RB, VCE =
Vcc-lcRc- Ic~ = Vcc'R estabilizada en emisor: lB = (Vcc- VBE)/(RB + (13+ I)R E), R= (13+ I)RE' VCE = Vcc-I"Rc+
RE),ICw =V cc/(R e + RE); divisor de voltaje: exacto: RTh =R, 11 R2, ETh =R2Veel(R, + R2), lB =(ETh - VBE)I(R Th + (13 +
l)R E), VeE = Vcc-I"Rc + RE)' aproximado: VB =R2Vee /(R, + R2), f3RE ? IOR2, VE =VB- VBE' Ic = lE V;IR por =
retroalimentacin de voltaje: lB = (Vee- VBE)/[R B + f3(R e + RE)]; base comn: lB = (VEE - VBE)/R conmutacin de
transistores: le,,,,,"do =t, + Id' I,p, ,do =1, + 11; estabilidad: S(leo) =Me/Meo; polarizacin fija: S(leo) =13 + 1;
polarizacin en emisor: S(leo) = (~+ 1)(1 + RIRE)/(l + 13 + RIRE); divisor de voltaje: S(lco) = (13 + 1)(1 + RnfRE)/(l + 13 +
RnfRE); polarizacin por retroalimentacin: S(lco) = (13 + 1)(1 + R/Rc)/(l + 13 + RB/Re), S(VBE) = MI!.VB polarizacin
fija: S(VBE) = -/3IRB; polarizacin en emisor: S(VBE) = -/3I[RB + (13 + l )RE]; divisor de voltaje: S(VBE) = -/3I[RTh + (13 +
I)R E]; polarizacin por retroalimentacin: S(VBE) =-/3I(R B+ (13+ I)R e), S(f3J =M e/l!..f3; polarizacin fija: S(f3J =le,lf3,;
polarizacin en emisor: S(f3J = Ic,o + RBIR E)/[I3,(I + 13 2 + RBIRE)]; divisor de voltaje: S(f3J = le,o + RTh IR E)/[f3(l + 132 + _
RTh/RE)]; polarizacin por retroalimentacin: S(f3J = Ic,(RB + Rc )/[f3,(RB + R"I + 132 ))], Me = S(lco) Meo + S(VBE) I!.VBE +
S(f3J I!.f3
5 Transistores de efecto de campo I G =OA, ID =IDSS(l- VGS /Vp)2, ID =Is' VGs = Vp(l- V/D/IDSS )' ID = I DSS /4
(si VGS = Vp /2), ID =I DSs'2 (si VGS = O.3Vp), PD =VDSI D' ID =k(VGS - VT)2
ELECTRNICA:
TEORA DE CIRCUITOS
Sexta edicin
Robert L. Boylestad
Louis Nashelsky
TRADUCCIN:
Juan Purn Mier y Tern
Profesor de asignatura en el Depto. de Matemticas,
Universidad Iberoamericana,
Profesionista en Sistemas CAD, GIS
REVISIN TCNICA:
M. en e.Agustn Surez Fernndez
Departamento de Ingeniera Elctrica
Universidad Autnoma Metrpolitana-Iztapalapa
Pearson
-------
Educacin
Traducido del ingls de la obra: ELECTRONIC DEVICES AND CIRCUIT THEORY, SIXTH EDlTlON.
Al! rights reserved. Authorized translation from English language edition published by Prentice-Hall, Ine.
A Simon & Sehuster Company.
Todos los derechos reservados. Traduccin autorizada de la edicin en ingls publicada por Prentince-Hall, Inc.
A Simon & Sehuster Company.
Al! rights reserved. No part of this book may be reproduced or transmitted in any form or by any means,
electronic or mechanical, including photocopying, recording or by any information storage and retrieval system,
without permission in writing from the publisher.
Prohibida la reproduccin total o parcial de esta obra, por cualquier medio o mtodo sin autorizacin por escrito del editor.
ya
KATRIN, KIRA, LARREN, TOMMY, JUSTIN Y PATIT
Contenido
PREFACIO xvii
AGRADECIMIENTOS xxi
1 DIODOS SEMICONDUCTORES 1
1.1 Introduccin 1
1.2 El diodo ideal 1
1.3 Materiales semiconductores 3
1.4 Niveles de energa 6
1.5 Materiales extrnsecos: tipo n y tipo P 7
1.6 Diodo semiconductor 10
1.7 Niveles de resistencia 17
1.8 Circuitos equivalentes para diodos 24
1.9 Hojas de especificaciones de diodos 27
1.10 Capacitancia de transicin y difusin 31
1.11 Tiempo de recuperacin inverso 32
1.12 Notacin de diodos semiconductores 32
1.13 Prueba de diodos 33
1.14 Diodos Zener 35
1.15 Diodos emisores de luz 38
1.16 Arreglos de diodos: circuitos integrados 42
1.17 Anlisis por computadora 44
ix
2 APUCACIONFS DE DIODOS 53
2.1 Introduccin 53
2.2 Anlisis mediante la recta de carga 54
2.3 Aproximaciones de diodos 59
2.4 Configuraciones de diodos en serie con entradas dc 61
2.5 Configuraciones en paralelo y en serie-paralelo 66
2.6 Compuertas ANDtOR 69
2.7 Entradas senoidales; rectificacin de media onda 71
2.8 Rectificacin de onda completa 74
2.9 Recortadores 78
2.10 Cambiadores de nivel 85
2.11 Diodos Zener 89
2.12 Circuitos multiplicadores de voltaje 96
2.13 Anlisis por computadora 99
x Contenido
5 TRANSISTORES DE EFECTO DE CAMPO 215
5.1 Introduccin 215
5.2 Construccin y caractersticas de los JFET 216
5.3 Caractersticas de transferencia 223
5.4 Hojas de especificaciones (JFET) 227
5.5 Instrumentacin 230
5.6 Relaciones importantes 231
5.7 MOSFET de tipo decremental 238
5.8 MOSFET de tipo incremental 238
5.9 Manejo del MOSFET 246
5.10 VMOS 247
5.11 CMOS 248
5.12 Tabla resumen 250
S.13 Anlisis por computadora 251
Contenido xi
ANLISIS A PEQUEA SEAL
8 DEL TRANSISTOR BIPOLAR 346
8.1 Introduccin 346
8.2 Configuracin de emisor comn con polarizacin fija 346
8.3 Polarizacin mediante divisor de voltaje 350
8.4 Configuracin de E-C con polarizacin en emisor 353
8.5 Configuracin emisor-seguidor 360
8.6 Configuracin de base comn 366
8.7 Configuracin con retroalimentacin en colector 368
8.8 Configuracin con retroalimentacin de dc en colector 374
8.9 Circuito equivalente hbrido aproximado 377
8.10 Modelo equivalente hbrido completo 383
8.11 Tabla resumen 390
8.12 Solucin de problemas 390
8.13 Anlisis por computadora 393
xii Contenido
RESPUESTA EN FRECUENCIA
11 DE TRANSISTORES BJT Y JFET 509
11.1 Introduccin 509
11.2 Logaritmos 509
11.3 Decibeles 513
11.4 Consideraciones generales sobre la frecuencia 516
11.5 Anlisis a baja frecuencia, grfica de Bode 519
11.6 Respuesta a baja frecuencia, amplificador a BIT 524
11.7 Respuesta a baja frecuencia, amplificador FET 533
11.8 Capacitancia de efecto MiIler 536
11.9 Respuesta a alta frecuencia, amplificador BJT 539
11.10 Respuesta a alta frecuencia, amplificador FET 546
11.11 Efectos de frecuencia en multietapas 550
11.12 Prueba de onda cuadrada 552
11.13 Anlisis por computadora 554
TCNICAS DE FABRICACIN DE
13 CIRCUITOS DISCRETOS E INTEGRADOS 607
13.1 Introduccin 607
13.2 Materiales semiconductores, Si, Ge y GaAs 607
13.3 Diodos discretos 609
13A Fabricacin de transistores 611
13.5 Circuitos integrados 612
13.6 Circuitos integrados monolticos 614
13.7 El ciclo de produccin 617
13.8 Circuitos integrados de pelcula delgada y pelcula gruesa 626
13.9 Circuitos integrados hbridos 627
Contenido xiii
14 AMPUFlCADORES OPERACIONALES 628
14.1 Introduccin 628
14.2 Operacin en modo diferencial y en modo comn 630
14.3 Amplificador operacional bsico 634
14.4 Circuitos prcticos con amplificadores operacionales 638
14.5 Especificaciones, parmetros de desvo de dc 644
14.6 Especificaciones de parmetros de frecuencia 647
14.7 Especificaciones para una unidad de amplificador operacional 651
14.8 Anlisis por computadora 657
17 CI UNEALES/DIGITALES 741
17.1 Introduccin 741
17.2 Operacin del comparador 741
17.3 Convertidores analgicos-digitales 748
17A Operacin del el temporizador 752
17.5 Oscilador controlado por voltaje 755
17_6 Lazo de seguimiento de fase 758
17.7 Circuitos de interfaz 762
17.8 Anlisis por computadora 765
FUENTES DE ALIMENTACIN
19 (REGULADORES DE VOLTAJE) 805
19.1 Introduccin 805
19.2 Consideraciones generales de filtros 805
19.3 Filtro capacitor 808
19.4 Filtro Re 811
19.5 Regulacin de voltaje con transistores discretos 814
19.6 Reguladores de voltaje de CI 821
19.7 Anlisis por computadora 826
APNDICE E: SOLUCIONES
A LOS PROBLEMAS SELECCIONADOS
CON NMERO NON 937
NDICE 943
xvi Contenido
Prefacio
Segn nos acercbamos al XXV aniversario del texto, se hizo verdaderamente claro que esta
sexta edicin deba continuar con el importante trabajo de revisin que tuvo la edicin. La
creciente utilizacin de la computadora, los circuitos integrados y el expandido rango de co-
bertura necesaria en los cursos bsicos que contribuyeron al refinamiento de la pasada edicin
continan siendo los factores principales que afectan el contenido ele una nueva versin. A
travs de los aos, hemos aprendido que el mejoramiento de la lectura se puede obtener a travs
de la apariencia general del texto, de tal fortna que nos hemos comprometido al fortnato que
encontrar en la sexta edicin de tal manera que el material del texto parezca ms "'amistoso"
para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos
empeados en el fuerte sentido pedaggico del texto, la exactimd y en un aruplio rango de
materiales auxiliares que apoyan el proceso educativo.
PEDAGOGA
Sin duda, una de las mejoras ms importantes que se han retenido de la quinta edicin es la
manera en la cual el texto se presta para el compendio ordinario del curso. La nueva secuencia
de la presentacin de los conceptos que afect la ltima edicin se ha conservado en la presen-
te. Nuestra experiencia docente con esta presentacin ha reforzado la creencia de que el mate-
rial tiene ahora una pedagoga mejorada para apoyar la presentacin del instructor y ayudar al
estudiante a construir los fundamentos necesarios para sus futuros estudios. Se ha conservado
la cantidad de ejemplos, los cuales fueron incrementados de modo considerable desde la quin-
ta edicin. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclu-
siones importantes. El formato ha sido diseado para establecer una apariencia amistosa para
el estudiante y para asegurar que el trabajo artstico se encuentre tan cercano a la referencia
como sea posible. Se han utilizado pantallas para definir caractersticas importantes o para ais-
lar cantidades especficas en una red o en una caracterstica. Los iconos, desarrollados para
cada captulo del texto, facilitan la referencia de un rea en particular tan rpidamente como
sea posible. Los problemas, los cuales han sido desarrollados para cada seccin del texto, van
en progreso a partir de lo ms simple a lo ms complejo. Asimismo, un asterisco identifica los
ejercicios ms difciles. El ttulo en cada seccin tambin se reproduce en la seccin de proble-
mas para identificar con claridad los ejercicios de inters para un tema de esmdio en particular.
xvii
ENFOQUE DE SISTEMAS
Durante varias visitas a otros colegios, institutos tcnicos, y juntas de varias sociedades, se
mencionaba que debera desarrollarse un mayor "enfoque de sistemas" para apoyar la necesi-
dad de un estudiante de convertirse en adepto de la aplicacin de paquetes de sistemas. Los
captulos 8,9 Y 10 estn especficamente organizados para desarrollar los cimientos del anli-
sis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar ms fcil
considerar los efectos de Rs y RL con cada configuracin cuando sta se presenta por primera
vez, los efectos de Rs y RL tambin ofrecen una oportunidad para aplicar algunos de los con-
ceptos fundamentales del anlisis de sistemas. Los ltimos captulos referentes a amplifIcadores
operacionales y circuitos integrados desarrollan an ms los conceptos presentados en los
captulos iniciales.
EXACTITUD
No hay duda que una de las metas primarias de cualquier publicacin es que sta se encuentre
libre de errores en lo posible. Ciertamente, la intencin no es de retar al instructor o al estu-
diante con inconsistencias planeadas. De hecho, no existe algo ms tenso para un autor que el
escuchar sobre errores en su libro. Despus de una verificacin extensiva acerca de la exacti-
tud en la quinta edicin, ahora nos sentimos seguros que este texto gozar del nivel ms alto de
exactitud que se puede obtener para una publicacin de este tipo.
MODELAJE DE TRANSISTORES
El modelaje del transistor bipolar de unin (BJT) es un rea que se ha enfocado de varias
maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se
apoyan en el enfoque hbrido o en una combinacin de estos dos. La sexta edicin destacar el
modelo r, con la suficiente cobertura del modelo hbrido como para permitir una comparacin
entre los modelos y la aplicacin de ambos. Se ha dedicado un captulo completo (captulo 7)
.la introduccin de los modelos para asegurar un entendimiento claro y correcto de cada uno
y de las relaciones que existen entre los dos.
PSpice y BASIC
Los recientes aos han visto un crecimiento continuo del contenido de computacin en los
curSOs introductorios. No solamente aparece la utilizacin de procesadores de texto en el pri-
mer semestre, sino que tambin se presentan las hojas de clculo y el empleo de un paquete de
anlisis tal como PSpice en numerosas instituciones educativas.
Se eligi PSpice como el paquete que aparecer a travs de este texto debido a que
recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes
posibles incluyen Micro-Cap III y Breadboard. La :obertura de PSpice ofrece suficiente
capacidad para permitir la escritura del archivo de captura para la mayora de las redes
analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para
computadora.
PSpice en el ambiente WINDOWS permite entrar al circuito en forma esquemtica, el
cual puede ser analizado despus con resultados de salida similares a PSpice. An se incluyen
en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje
de computacin y de los beneficios adicionales que surgen de su utilizacin.
xviii
SOLUCIN DE PROBLEMAS
La solucin de los problemas es indudablemente una de las habilidades ms difciles para
presentar, desarrollar y demostrar en un texto. Se trata de un arte que debe ser introducido
utilizando una variedad de tcnicas, pero la experiencia y la exposicin son obviamente los
elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una
revisin de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se
presentan algunas ideas sobre cmO aislar un rea problemtica as como una lista de las cau-
sas posibles. Esto no pretende sugerir que un estudiante se convertir en un experto en la
solucin de las redes presentadas en este texto, pero al menoS el lector tendr algn entendi-
miento de lo que est relacionado con el proceso de la solucin.
ROBERT BOYLESTAD
LOUIS NASHELSKY
Agradecimientos
Nuestros ms sinceros agradecimientos se deben extender a los profesores que han utilizado el
texto y han enviado algunos comentarios, correcciones y sugerencias. Tambin deseamos agra-
decer a Rex Davidson, editor de Prentice-Hall, por mantener unidos los tantos aspectos deta-
llados de produccin. Nuestro ms sincero agradecimiento a Dave Garza, editor senior, y a
Carol Robison, editor senior de desarrollo, de Prentice-Hall, por su apoyo editorial en la sexta
edicin de este texto.
Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluacio-
nes del presente texto a travs de sus muchas ediciones. Los comentarios de estas personas nos
han permitido presentar Electrnica: Teora de Circuitos en esta nueva edicin:
xxi
Albert L. Ickstadt San Diego Mesa College. San Diego, CA
Jeng-Nan Juang Mercer University, Macon, GA
Karen Karger Tektronix lne.
Kenneth E. Kent DeKalb Technical Institute, Clarkston, GA
Donald E. King ITI Technical Institute, Youngstown, OH
Charles Lewis APPLIED MATERIALS, Inc.
Donna Liverman Texas Instruments Ine.
George T. Mason Indiana Vocational Technical College, South Bend, IN
William Maxwell Nashville State Technical Institute
Abraham Michelen . Hudson Valley Community College
John MaeDougall University ofWestem Ontario, London, Ontario, CANAD
Donald E. MeMillan Southwest State University, Marshall, MN
Thomas E. Newman L. H. Bates Vocational-Technical Institute, Tacoma, WA
Dr. Robert Payne University of Glamorgan, Wales, UK
E. F. Rockafellow Southern-Alberta Institute of Technology, Calgary, Alberta, CANAD
Saeed A. Shaikh Miami-Dade Cornmunity College, Miami, FL
Dr. Noel Shammas School of Engineering, Beaconside, UK
Erie Sung Computronics Technology Inc.
Donald P. Szymanski Owens Technical College, Toledo, OH
Parker M. Tabor Greenville Technical College, Greenville, SC
Peter Tampas Michigan Technological University, Houghton, MI
Chuek Tinney University of Utah
Katherine L. Usik Mohawk College of Applied Art & Technology, Hamilton, Ontario, CANAD
DomingoUy Hampton University, Hampton, VA
Richard J. Walters DeVry Technical Institute, Woodbridge, NI
Julian Wilson Southern College of Technology, Marietta, GA
Syd R. Wilson Motorola Inc.
Jean Younes !TI Technical Institute, Troy, MI
Charles E. Yunghans Western Washington University, Bellingham, WA
U1rieh E. Zeisler Sal! Lake Cornmunity College, Sal! Lake City, UT
xxii
ELECTRNICA:
TEORA DE CIRCUITOS
CAPTULO
Diodos
semiconductores
---------------------------~---
1.1 INTRODUCCIN
Unas cuantas dcadas que han seguido a la introduccin del transistor, hacia finales de los aos,
cuarenta, han sido testigo de un cambio asombroso en la industria de la electrnica. La
miniaturizacin que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completos
aparecen ahora sobre una oblea de silicio, miles de veces ms pequea que un solo elemento de
las redes iniciales. Las ventaja~ asociadas con los sistemas actuales, comparados con las redes
de bulbos de los aos anteriores, resultan, en su mayor parte, obvias de inmediato: son ms
pequeos y ligeros, no tienen requerimientos de calentamiento o disipacin de calor (como en
el caso de los bulbos), tienen una construccin ms robusta, son ms eficientes y no requieren
de un periodo de calentamiento.
La miniaturizacin desarrollada en los aos recientes ha dado por resultado sistemas tan
pequeos que ahora el propsito bsico del encapsulado slo es obtener algunos medios para
manipular el dispositivo y asegurar que las conexiones permanezcan fijas en fonna adecuada
en la base del semiconductor. Los lmites de la miniaturizacin dependen de tres factores: la
calidad del material semiconductor, la tcnica del diseo de redes y los lmites de la manufac-
tura y el equipo de procesamiento.
-
VD
El primer dispositivo electrnico que se presenta es el que se denomina diodo, el ms sencillo +
de los dispositivos semiconductores, pero que desempea un papel muy importante en los
o
~ o
sistemas electrnicos. Con sus caractersticas, que son muy similares a las de un interruptor ID
sencillo, aparece en una amplia variedad de aplicaciones, que van desde las ms sencillas a las
Ca)
ms complejas. Adems de los detalles de su construccin y caractersticas, los datos y grfi-
cas importantes se encontrarn en las hojas de especificaciones y tambin se estudiarn con
objeto de asegurar una comprensin de la terminologa que se utiliza, aparte de demostrar la + ID
lo
+
considerar el dispositivo ideal para ofrecer una base de comparacin. El diodo ideal es un
O VD
dispositivo con dos terminales. que tiene el smbolo y caractersticas que se muestran en la
figura l.la y b, respectivamente.
De manera ideal, un diodo conducir corriente en la direccin que define la flecha en el
smbolo, y actuar como un circuito abierto en cualquier intento por establecer corriente en
...
Vo (
~I
lo
+
Las caractensticas de un diodo ideal son aquellas de un interruptor que puede Flgura 1.1 Diodo ideal: a)
conducir comente en una sola direccin. smbolo; b) caractersticas.
1
En la descripcin de los elementos que se presentan a continuacin es importante que se
definan los diferentes smbolos de letras, polaridades de voltajes y direcciones de la corriente. Si
la polaridad del voltaje aplicado es consistente con el que se muestra en la figura l.la, las carac-
tensticas que deben ser consideradas en la figura l.lb estn hacia la derecha del eje vertical. En
caso de que se aplique un voltaje inverso, son pertinentes las caractersticas hacia la izquierda del
eje. Si la corriente a travs del diodo tiene la direccin que se indica en la figura l.la, la porcin
de las caractersticas que deben considerarse es arriba del eje horizontal, mientras que una inver
sin en la direccin requerirla del empleo de las caractensticas abajo del eje. Para la mayona de
las caractensticas de los dispositivos que aparecen en este libro, la ordenada (o eje "y") ser el eje
de la corriente, en tanto la abscisa (o eje "x") ser el eje del voltaje.
Uno de los parmetros importantes para el diodo es la resisteuciaenel punto o la regin de
operacin. Si se considera la regin de conduccin definida por la direccin de ID y polaridad
de VD en la figura 1.1a (el cuadrante superior derecho de la figura l.lb), se deduce que el va-
lor de la resistencia directa, Rp segn lo define la ley de Ohm, es
V OV
RF =- F = OQ (corto circuito)
IF 2,3, mA, ... , slo un valor positivo
donde VF es el voltaje de polarizacin directa a travs del diodo e 1F es la corriente a travs del
diodo.
Por tanto, el diodo ideal es un circuito cerrado para la regin de conduccin.
Corto circuito
./. o~ lo
Cb)
FIgUra 1.2 a) Estados de conduccin y b) no conduccin del diodo ideal segn est detenninado
por la polarizacin aplicada.
Por lo general, resulta sencillo hasta cierto punto determinar si un diodo se encuentra en la
regin de conduccin o de no conduccin, al observar la direccin de la corriente ID que se
establece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electro-
nes), si la corriente resultante del diodo tiene la misma direccin que la punta de la flecha del
smbolo del diodo, ste est operando en la regin de conduccin, segn se descnbe en la
figura 1.3a. Si la corriente resultante tiene la direccin opuesta, como se muestra en la figura
l.3b, el circuito abierto equivalente es el apropiado.
Como se indic antes, el propsito inicial de esta seccin es presentar las caractersticas
de un dispositivo ideal para poder compararlas con las caractersticas de la variedad comer-
cial. Segn se avance a travs de las prximas secciones, se deben considerar las siguientes
preguntas:
Qu tan cercana ser la resistencia directa o de "encendido" de un diodo prctico
comparado con el nivel O-.Q deseado?
Es la resistencia inversa parcial lo suficientemente grande como para permitir una
aproximacin de circuito abierto?
RA (n)(cm')
p=--= =>n-cm (l.l) p~-
cm
1 cm
Este hecho ser de utilidad cuando se comparen los niveles de resistividad en los anlisis que se
presentan enseguida.
En la tabla 1.1 se muestran los valores tpicos de resistividad para tres categoras amplias
de materiales. Aunque se pueda estar familiarizado con las propiedades elctricas del cobre y la
mica, las caractersticas de los materiales semiconductores, germanio (Ge) y silicio (Si), pue-
den ser relativamente nuevas. Como se encontrar en los captulos que siguen, ciertamente no
son los nicos dos materiales semiconductores; sin embargo, son los que ms interesan en el
desarrollo de dispositivos semiconductores. En aos recientes el cambio ha sido estable con
el silicio, pero no as con el germanio. cuya produccin an es escasa.
Observe en la tabla 1.1 el rango tan grande entre los materiales conductores y aislantes para
la longitud de 1 cm (un rea de lcm') de material. Dieciocho lugares separan la colocacin del
punto decimal de un nmero a otro. Ge y Si han recibido la atencin que tienen por varias razo-
nes. Una consideracin muy importante es el hecho de que pueden ser fabricados con un muy
alto nivel de pureza. De hecho, los avances recientes han reducido los niveles de impureza en el
material puro a una parte por cada 10 mil millones (1 : 10 000 000 000). Es posible que alguien
se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se consi-
dera que la adicin de una parte de impureza (del tipo adecuado) por milln, en una oblea de
silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen co~ductor .
de electricidad. Como es obvio, se est manejando un espectro completamente nuevo de nive-
les de comparacin, cuando se trata con el medio de los semiconductores. La capacidad de cam-
biar las caractersticas del material en forma significativa a travs de este proceso, que se conoce
como "dopado", es otra razn ms por la cual el Ge y el Si han recibido tanta atencin. Otras
razones incluyen el hecho de que sus caractersticas pueden alterarse en forma significativa a
travs de la aplicacin de calor o luz, una consideracin importante en el desarrollo de dispositi-
vos sensibles al calor o a la luz.
Algunas de las cualidades nicas del Ge y el Si que se observaron antes se deben a su
estructura atmica. Los tomos de ambos materiales forman un patrn muy definido que es
peridico en naturaleza (esto es que continuamente se repite el mismo). A un patrn completo
se le llama cristal, y al arreglo peridico de los tomos, red cristalina. Para el Ge y el Si el
cristal tiene la estructura de diamante de tres dimensiones que se muestra en la figura 1.5.
Cualquier material compuesto slo de estructuras repetidas de cristal del mismo tipo se deno
mina estructura de cristal nico. Para los materiales semiconductores de aplicacin prctica en
/ el campo de la electrnica, esta caracterstica de cristal nico existe y, adems, la periodicidad
/ de la estructura no cambia en forma significativa con la adicin de impurezas en el proceso de
/ dopado.
/ Ahora, se examinar la estructura del tomo en s y se observar cmo se pueden afectar
.1 las caractersticas elctricas del material. Como se tiene entendido, el tomo se compone de
/
tres partculas bsicas: el electrn, el protn y el neutrn. En la red atmica, los neutrones y los
protones forman el ncleo, mientras que los electrones se mueven alrededor del ncleo sobre
una rbita fija. Los modelos de Bohr de los semiconductores que se usan con mayor frecuen-
Figura 1.5 Estructura de un solo cia, el germanio y el silicio, se muestran en la fignra 1.6.
cristal de Ge y Si. Como se indica en la figura 1.6a, el tomo de germanio tiene 32 electrones en rbita,
mientras que el silicio tiene 14 electrones en varias rbitas. En cada caso, existen cuatro elec-
trones en la rbita exterior (valencia). El potencial (potencial de ionizacin) que se requiere
para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido
por cualquier otro electrn dentro de la estructura. En un cristal puro de germanio o de silicio
estos cuatro electrones de valencia se encuentran unidos a cuatro tomos adjuntos. como se
muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como tomos
tetravalentes, porque cada uno tiene cuatro electrones de valencia.
U na unin de tomos fortalecida por el compartimiento de electrones se denomina
unin covalente.
EI,,,mn,,~
de valencia
(4 para cada uno)
lb)
Figura 1.6 Estructura atmica: a) germanio; Figura 1.7 Unin covalente del tomo de
b) silicio. silicio.
Si bien la unin covalente generar una unin ms fuerte entre los electrones de valencia
y su tomo, an es posible para los electrones de valencia absorber suficiente energa cintica
por causas naturales, para romper la unin covalente y asumir el estado "libre". El trmino
"libre" revela que su movimiento es muy sensible a los campos elctricos aplicados, como los
establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas natura-
les incluyen efectos como la energa lumnica en la forma de fotones y la energa trmica del
medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 10 10 portadores
libres en un centmetro cbico de material intrnseco de silicio.
Los materiales intlnsecos son aquellos semiconductores que han sido
cuidadosamente refinados para reducir /as impurezas a un nivel muy bajo,
esencialmente tan puro como se puede obtener a travs de /a tecnologa moderna.
A los electrones libres localizados en el material que se deben slo a causas naturales, se
les conoce como portadores intrnsecos. A la misma temperatura, el material intrnseco de
germanio tendr aproximadamente 2.5 x 10 13 transmisores libres por centmetro cbico. La
relacin del nmero de portadores en el germanio respecto al silicio es mayor de 103 e indica
que el germanio es un mejor conductor a temperatura ambiente. Esto puede ser cierto, aunque
en el estado intrnseco ambos an son considerados conductores pobres. Observe en la tabla
1.1 cmo la resistividad tambin difiere por una relacin de aproximadamente 1000 : 1 con el
silicio, teniendo, por tanto, un mayor valor. Por supuesto, ste debe ser el caso, debido a que la
resistividad y la conductividad son inversamente proporcionales.
Un incremento en la temperatura de un semiconductor puede generar un incremento
sustancial en el nmero de electrones libres en el material.
Energa
.. Ncleo
(a)
Banda de valencia
f-'-------,. de valencia
/ Electrones ~ -
e. .' unidos a la Banda de valencia
:.. ,Banda de y.alencia . estructura
atmica
E = 1.1 eV (Si)
Figura 1.8 Niveles de energa: a) ~ = 0.67 eV (Ge)
niveles discretos en estructuras ,,~ = 1.41 eV (GaAs)
atmicas aisladas; b) bandas de
conduccin y valencia de un Aislante Semiconductor Conductor
aislador, semiconductor y
conductor. (b)
Entre los niveles de energa discretos existen bandas vacas, en las cuales no pueden apa-
recer electrones dentro de la estructura atmica aislada. Cuando los tomos de un material se
unen para formar la estructura de la red cristalina, existe una interaccin entre los tomos que
ocasiona que los electrones dentro de una rbita en particular de un tomo tengan ligeras
diferencias en sus niveles de energa. respecto a los electrones en la misma rbita de un tomo
adjunto. El resultado neto es una expansin de la banda de los niveles discretos de estados de
energa posibles para los electrones de valencia, como se muestra en la figura 1.8b. Observe
que existen niveles y estados de energa mximos en los cuales se puede encontrar cualquier
electrn, y una regin prohibida entre la banda de valencia y el nivel de ionizacin. Recuerde
que la ionizacin es el mecanismo mediante el cual un electrn puede absorber suficiente
I W=QV I eV (1.2)
segn se deriv de la ecuacin definida para el voltaje V = W /Q. Q es la carga asociada con un
nico electrn.
Sustituyendo la carga de un electrn y una diferencia de potencial de 1 volt en la ecuacin
(1.2) se tiene un nivel de energa referido como un electrn volt. Debido a que la energa
tambin se mide en joules y que la carga de un electrn = 1.6 x 1j}-19 coulomb,
A O K o cero absoluto (-273.15 OC), todos los electrones de valencia de los materiales
semiconductores se encuentran en la capa exterior del tomo con niveles de energa asociados
con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 oC)
un gran nmero de electrones de valencia han adquirido suficiente energa para dejar la banda
de valencia, y han atravesado la banda de energa vaca definida por Eg en la figura 1.8b y
entrado a la banda de conduccin. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV
y para el arseniuro de galio 1.41 e V. Para el germanio, Eg obviamente es menor, y se debe al
gran nmero de portadores en dicho material, comparado al silicio expuesto a temperatura
ambiente. Observe que para el aislante la banda de energa es con frecuencia de 5 eV o ms, lo
cual limita drsticamente el nmero de electrones que pueden entrar a la banda de conduccin
a temperatura ambiente. El conductor tiene electrones en la banda de conduccin aun a O K.
Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres ms que
suficientes para soportar un gran flujo de carga o corriente.
En la seccin 1.5 encontrar que si ciertas impurezas se aaden a los materiales
semiconductores intrnsecos, ocurrirn estados de energa en las bandas prohibidas, lo que
causar una reduccin neta en Eg para ambos materiales semiconductores y, por consecuen-
cia, tambin una mayor densidad de portadores en la banda de conduccin a temperatura
ambiente.
Material tipo n
Tanto el material tipo n como el tipo p se forman mediante la adicin de un nmero predetermi-
nado de tomos de impureza al gennanio o al silicio. El tipo n se crea a travs de la introduccin
de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el
antimonio, arsnico y fbsforo. El efecto de estos elementos impuros se indica en la figura 1.9
(utilizando el antimonio como impureza en el silicio). Observe que las cuatro uniones covalentes
an se encuentran presentes. Existe, sin embargo, un quinto electrn adicional debido al tomo
de impureza, mismo que se encuentra desasociado de cualquier unin covalente en particular.
Este electrn restante, unido dbilmente a su tomo (antimonio), se encuentra relativamente
libre para moverse dentro del recin formado material tipo n. Debido a que el tomo de impu-
reza insertado ha donado un electrn relativamente "libre" a la estructura:
A 1m; impureZ/lS tlifundJos con cinco electrones de valencll se les l/mnll tomos donares.
Es importante comprender que, aunque un nmero importante de portadores "'libres" se
han creado en el material tipo n, ste an es elctricamente neutral, debido a que de manera
ideal el nmero de protones cargados positivamente en los ncleos es todava igual al nmero
de electrones 'libres" cargados negativamente y en rbita en la estructura.
El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a
travs del diagrama de bandas de energa de la figura 1.10. Observe que un nivel de energa
discreto (llamado el nivel del donor) aparece en la banda prohibida con un Eg significativamente
menor que aquel del material intrnseco. Aquellos electrones "libres" que se deben a la impu-
reza aadida se sitan en este nivel de energa, y tienen menor dificultad para absorber la
energa trmica suficiente para moverse a la banda de conduccin a temperatura ambiente. El
resultado es que a temperatura ambiente existe un gran nmero de portadores (electrones) en el
nivel de conduccin, y la conductividad del material aumenta en forma significativa. A tempe-
ratura ambiente en un material de Si intrnseco existe aproximadamente un electrn libre por
cada 10 12 tomos (uno por cada 109 para Ge). Si el nivel de "dosificacin" fuera de 1 en 10
millones (lO'), la proporcin (10 12110 7 = 105 ) indicaria que la concentracin de portadores se
ha incrementado en una proporcin de 100,000 : l.
Energa
Observe que ahora existe un nmero de electrones insuficiente para completar las uniones
covalentes de la red cristalina recin fonnada. A la vacante que resulte se le llama hueco, y est
representado por un pequeo crculo o signo positivo debido a la ausencia de una carga nega-
tiva. Por tanto, la vacante resultante aceptar con facilidad un electrn "libre"':
A las impurezas difundidas con tres electrones de valencia se les conoce como tomos
aceptores.
El material resultante tipo p es elctricamente neutro, por las mismas razones descritas
para el material tipo n.
Flujo de huecos
Flujo de electrones
Para el material tipo p el nmero de huecos supera por mucho el nmero de electrones,
como se muestra en la figura 1.13b. Por tanto:
En un material tipo p el hueco es el portador mayoritario y el electrn es el portador
minoritario.
Cuando el quinto electrn de un tomo donor deja a su tomo, el tomo restante adquiere
una carga positiva neta: de ah el signo positivo en la representacin del ion donar. Por razones
anlogas, el signo negativo aparece en el ion aceptor.
Los materiales tipo n y p representan los bloques de construccin bsicos de los dispositi-
vos semiconductores. En la siguiente seccin se encontrar que la "unin" de un solo material
tipo n con un material tipo p tendr por resultado un elemento semiconductor de importancia
considerable en los sistemas electrnicos.
Ponadores
mayoritarios
Portadores Portadores
minoritarios mayoritarios
Portadores
Tipo n Tipop minoritarios
1"
':~-~:I"
~~I.
FluJo de ponadores mayoritarios
p n
tzD ~ DmA
"------0+ VD ~ DV Figura 1.14 Unin p-n sin
(sin polarizacin) polarizacin externa.
p '---------,---- n
Regin de agotamiento
La corriente de saturacin inversa rara vez es mayor que unos cuantos microamperes, con
excepcin de los dispositivos de alta potencia. De hecho, en aos recientes se encontr que su
nivel est casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de
microamperes para el germanio. El trmino saturacin proviene del hecho de que alcanza su
mximo nivel con rapidez y no cambia de manera significativa con el incremento del potencial
de polarizacin inversa, como se muestra en las caractensticas de los diodos de la figura 1.19
para VD < O V. Las condiciones de polarizacin inversa se describen en la figura 1.17 para el
smbolo de diodo y la unin p-n. Observe, en particular, que la direccin de 1, es contra la
+ flecha del smbolo. A su vez, que el potencialaegativo est conectado al materia! tipo p y el
o---I~M-----<o
_t, potencial positivo a! material tipo n, y que la diferencia en las literales subrayadas para cada
regin revela una condicin de polarizacin inversa.
8~8+
-,+~ + 8 + (-'"~ C<r.'
+8+8
p n
Regin de agotamiento
ID(mA)
I
20 I
19
Ec. (1.4) I
lB Unidad real disponible- -
17
I
en el mercado - -
16
I
15
I
14
I
l3 I
12
Polarizacin definida y -
II direccin para la grfica -
10 VD -
+ -, -
9 ~
8
I
-ID -
7 Regin de polarizacin directa
(VD>OV,ID>OmA)
6
I
5
4 I I
3
I
1/
I
2
1, 1 , /
,/
-40 -30 -20 -\0 r->::0.3
-0.1 ~A
05 0.7 1 VD (V)
f --O.21J.A
Ji Si~ polariz~ci~
Regin de polarizacin inversa (VD=OV,ID=OmA)
(VD<OV,lD=-Is>T - -0.3 .LA
1 11
1 I -?4 .LA
I I I I Figura 1.19 Caractersticas del
diodo semiconductor de silicio.
(1.4)
Para valores positivos de VD' el primer trmino de la ecuacin anterior crecer con mayor
rapidez, y superar el efecto del segundo trmino. El resultado ser positivo para los valores
positivos de Vv e [v' y crecer de la misma manera que la funcin y = ex, la cual aparece en la
figura 1.20. En Vv =0 V, la ecuacin (1.4) se convierte en Iv = [,(e0 - 1) =IP - 1) = O mA, como
}
aparece en la fIgura 1.19. Para valores negativos de Vv' el primer trmino disminuir rpidamen-
te debajo de 1" dando como resultado Iv =-1" que es la lnea horizontal de la figura 1.19. La ruptura
de las caractersticas en Vv = OV se debe slo al cambio drstico en la escala de mA a !LA.
Observe en la figura 1.19 que la unidad comercial disponible tiene caractersticas que se
encuentran desplazadas a la derecha por unas cuantas dcimas de un volt. Esto se debe a la
resistencia interna del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una
contribuye a un voltaje adicional sobre el mismo nivel de corriente, como lo determina la ley
de Ohm (V = IR). Con el tiempo, mientras se mejoran los mtodos de produccin, esta diferen-
cia disminuir y las caractersticas reales se aproximarn a aquellas de la seccin (1.4).
I
Es importante observar el cambio en la escala para los ejes vertical y horizontal. Para
o 2 x
los valores positivos de ID' la escala se encuentra en miliamperes y la escala de la corriente
Figura ].20 Grfica de ex. abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para Vv' la escala
para los valores positivos est en dcimas de volts y para los valores negativos la escala es
en decenas de volts.
En un principio, la ecuacin (l.4) parece algo compleja y es susceptible de generar un
temor injustificado de que sta se someter a todas las aplicaciones subsecuentes de diodos.
Sin embargo, afortunadamente en una seccin posterior se har un nmero de aproximaciones
que eliminar la necesidad de aplicar la ecuacin (1.4) Yofrecer una solucin con un mnimo
de dificultad matemtica.
Antes de dejar el tema del estado de polarizacin directa, las condiciones para la conduccin
(el estado "encendido") se repiten en la fIgura 1.21 con los requerimientos de polaridad y la
direccin resultante del flujo de portadores mayoritarios. Observe en particular cmo la direc-
cin de la conduccin concuerda con la flecha en el smbolo (segn se revel para el diodo ideal).
14
Captulo 1 Diodos semiconductores
V/
,, \
t o
,
1-- Regin
Zener
figura 1.22 Regin Zener.
a una velocidad muy rpida en una direccin opuesta a aquella de la regin de voltaje positivo.
El potencial de polarizacin inversa que da como resultado este cambio muy drstico de las
caractersticas se le llama potencial Zener y se le da el smbolo Vz .
Mientras el voltaje a travs del diodo se incrementa en la regin de polarizacin inversa, la
velocidad de los portadores minoritarios responsables de la corriente de saturacin inversa (
tambin se incrementarn. Eventualmente, su velocidad y energa cintica asociada (WK :=
: mv 1 ) ser suficiente para liberar portadores adicionales por medio de colisiones con otras
estructuras atmicas estables. Esto es, se generar un proceso de ionizacin por medio del cual
los electrones de valencia absorben suficiente energa para dejar su tomo. Dichos portadores
adicionales pueden luego ayudar al proceso de ionizacin, hasta el punto en el cual se estable-
ce una gran corriente de avalancha que determina la regin de ruptura de avalancha.
La regin de avalancha (Vz ) se puede acercar al eje vertical al incrementar los niveles de:
dopado en los materiales tipo p y tipo n. Sin embargo, mientras Vz disminuye a niveles muy
bajos, como -5 V, otro mecanismo llamado ruptura Zener contribuir con un cambio agudo en
la caracterstica. Esto ocurre debido a que existe un fuerte campo elctrico en la regin de la
unin que puede superar las fuerzas de unin dentro del tomo y "generar" portadores. Aunque el
mecanismo de ruptura Zener es un contribuyente significativo slo en los niveles ms bajos de Vz
este cambio rpido en la caracterstica a cualquier nivel se denomina regin Zener, y los diodos que
utilizan esta porcin nica de la caracterstica de una unin p-n son los diodos Zener. Estos
diodos se describen en la seccin 1.14.
La regin Zener del diodo semiconductor descrito se debe evitar si la respuesta de un
sistema no debe ser alterada completamente por el severo cambio en las caractersticas de esta
regin de voltaje inverso.
El mximo potencial de polarizacin inversa que puede ser aplicado antes de entrar a
la regin Zener se conoce como voltaje pico inverso (referido simplemente como el
valor PIV, por las iniciales en ingls de: Peak Inverse Voltage) o PRV, por las
iniciales en ingls de: Peak Reverse Voltage).
Si una aplicacin requiere de un valor PIV mayor que el de una sola unidad. se deben
conectar en serie un nmero de diodos de la misma caracterstica. Los diodos tambin se
conectan de manera paralela para aumentar la capacidad de transporte de corriente.
30
25
G, Si
20
lS
lO
5
1, (Si)=O.OI pA= lOnA
Vz(Si) Vz(Ge)
~
t D.l 0.2 0.3 0.4 0.5 0.6 0.7 0.8 VD (V)
1 ~A
t 2 }.lA
VT(Ge) VT(Si)
J, (Ge)
3~
Si Ge
para alcanzar la regin de conduccin. ste suele ser del orden de 0.7 V de magnitud para los
diodos de silicio disponibles en el mercado, y 0.3 V para diodos de germanio cuando se redon-
dea a la siguiente dcima. La mayor variacin para el silicio se debe, bsicamente, al factor r
en la seccin (lA). Este factor toma parte en la determinacin de la forma de la curva slo en
niveles de corriente muy bajos. Una vez que la curva empieza su crecimiento vertical, el factor
r cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas
una vez que el potencial de conduccin se ha alcanzado. El potencial por el cual ocurre este
crecimiento se conoce como potencial de conduccin de umbralo de encendido. Con frecuen-
cia, la primera letra de un trmino que describe una cantidad en particular se usa en la notacin
para dicha cantidad. Sin embargo, para asegurar un mnimo de confusin con otros trminos,
como el voltaje de salida (VD' por las iniciales en ingls de: output) y el voltaje de polarizacin
directa (Vp por la inicial en ingls de:forward), la notacin Vrha sido adaptada para este libro
por la palabra "umbral" (por la inicial en ingls de: threshold).
En resumen:
VT = 0.7 (Si)
VT = 0.3 (Ge)
Efectos de la temperatura
La temperatura puede tener un marcado efecto sobre las caractersticas de un diodo
semconductor de silicio, segn se comprob mediante un diodo de silicio tpico en la figura
1.24. A partir de mltiples experimentos se encontr que:
La corriente de saturacin inversa ls ser casi igual al doble en magnitud por cada
10C de incremento en la temperatura.
(392F)
200C 100C 25C
12 I
I
I
I
lO I
I
I
I I
f---H---i--I::::=p-1F
I
8 , _=. (punto de ebullicin
I
T del ag.ua)
, I
6
J-----';"" (temper~tura ambiente)
4 f-----fl-,--If---f'--+----1
I /1
, I /1 ./
(V) 2 ...rl:"..'---+-----1
I--+-l'-h//I--
lO
'fl ..................................
I /...%:: .......('
0.7 1 1.5 2
,-- ---1--------1--1
- _1- - - - ~- - - - _/f- 2
(1 ;
,: ~ - 3
I I , Figura 1.24 Variacin en las
1: (!lA)
caractersticas de los diodos con
el cambio de temperatura.
1. 7 NIVELES DE RESISTENCIA
Cuando el punto de operacin de un diodo se mueve desde una regin a otra, la resistencia del
diodo tambin cambiar debido a la forma no lineal de la curva caracterstica. En los siguientes
prrafos se demostrar cmo el tipo de voltaje o seal aplicado definir el nivel de la resisten-
cia de inters. Se presentarn tres niveles diferentes en esta seccin, pero aparecern de nuevo
cuando se analicen otros dispositivos. Por tanto, es muy importante que su detenninacin se
comprenda con claridad.
( 1.5)
Los niveles de resistencia en de en el punto de inflexin y hacia abajo sern mayores que
los niveles de resistencia que se obtienen para la seccin de crecimiento vertical de las carac-
tersticas. Como es natural, los niveles de resistencia en la regin de polarizacin inversa sern
muy altos. Debido a que, por lo regular, los hmetros utilizan una fuente de comente relativa-
mente constante, la resistencia determinada ser en el nivel de corriente predeterminado (casi
siempre unos cuantos miliamperes).
ID (mA)
30
_ Silicio
20 ------------
10
_
....- - - - + 0 0.5 0.8 VD (V)
lIlA
FIgura 1.26 Ejemplo L L
Solucin
a) EnID =2rnA, VD =0.5 V (de la curva) y
0.5 V
= 2500
2rnA
Resistencia en ac o dinmica
A partir de la ecuacin 1.5 y en el ejemplo l.l resulta obvio que la resistencia en dc de un diodo
es independiente de la forma de la caracterstica en la regin que rodea el punto de inters. Si
se aplica una entrada senoidal en lugar de una entrada de de, la situacin cambiar por comple-
to. La entrada variante desplazar de manera instantnea el punto de operacin hacia arriba y
abajo en una regin de las caractersticas y, por tanto, define un cambio especfico en corriente
y voltaje, como lo muestra la figura 1.27. Sin tener una seal con variacin aplicada, el punto
de operacin sera el punto Q que aparece en la figura 1.27, determinado por los niveles de dc
aplicados. La designacin del punto Q se deriva de la palabra estable (por la inicial en ingls
de: quiescent), que significa "estable o sin variacin~'.
fCfJ'
'" ---------- Lnea tangente
L_ _ , _ _ _ . ' :
M ___ o - ----- -. : PuntoQ
(ope"dn de)
Una lnea recta dibujada tangencialmente a la curva a travs del punto Q, como se muestra en
la figura 1.28, definir un cambio en particular en el voltaje, as como en la corriente que pueden
ser utilizados para detenninar la resistencia en ac o dinmica para esta regin en las caractersti-
cas del diodo. Se debe hacer un esfuerzo para mantener tan pequeo y equidistante como sea
posible el cambio en ei voltaje y en la corriente a cualquier lado del punto Q. En forma de ecuacin,
I = ~Vd
rd - dI
d
I donde ~ significa un cambio finito en la cantidad. (1.6)
Mientras mayor sea la pendiente, menor ser el valor de ~Vd para el mismo cambio en Md y
menor ser la resistencia. La resistencia ac en la regin de crecimiento vertical de la caracters-
tica es, por tanto, muy pequea, mientras que la resistencia ac es mucho ms alta en los niveles FIgura 1.28 Determinacin de la
de corriente bajos. resistencia en ac en un punto Q.
30
1I
25
. raI"
20 J
\"v
u"
15
10
5
4 - ............
2 -----------------,.,
o 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 I VI> (V)
~
aY,}
F.gura 1.29 Ejemplo 1.2.
Solucin
a) Para [D = 2 mA; la lnea tangente en [D ; 2 mA se dibuj como se muestra en la figura y se
eligi una excursin de 2 mA arriba y abajo de la corriente del diodo especificada. En [D =
=
4 mA; VD = 0.76 Y, Y en[D = O mA; VD 0.65 V. Los cambios que resultan en la corriente
y el voltaje son
dVv
(lo) = dV
- [IsCekVDITK - 1)]
dIo k
y =-(lv+ / ,)
dVo TK
siguiendo algunas maniobras bsicas de clculo diferencial. En general, ID >- Is en la seccin de
pendiente venical de las caractensticas y
dl D k
- - '" --Iv
dVo TK
Sustituyendo 11;;:;; 1 para Ge y Si en la seccin de crecimiento vertical de las caractersticas, se
obtiene
II ,600 II ,600
k= = =11,600
TI
y a temperatura ambiente
dIo
y = 38.931v
dVD
Invirtiendo el resultado para definir una proporcin de resistencia (R =VIl), se obtiene
dVo '" 0.026
dIo Iv
o rd = 26mV I (1.7)
L -_ _ _I_o_....JGe.s;
26mV
r' =: - - - + rB ohms (1.8)
d 1
D
El factor r B puede tener un rango tpico desde 0.1 O para los dispositivos de alta potencia
a 2 O para algunos diodos de baja potencia y propsitos generales. Para el ejemplo 1.2 la
resistencia ac en 25 mA se calcul como 2 O. Utilizando la ecuacin (l.7) se obtiene
26mV 26mV
rd = - 1 - = 25mA = 1.04D
D
rd = 2( ---r
26m'V\
ID
(26mj
2 - - = 2(130) = 260
2mA
Resistencia en ac promedio
Si la seal de entrada es lo suficientemente grande para producir una gran excursin tal como
lo indica la figura 1.30, a la resistencia asociada con el dispositivo para esta regin se le llama
resistencia en ac promedio. La resistencia ac promedio es, por definicin, la resistencia deter-
20
15
tJ d 10
-0.7
" ,V,
0.8
minada por una lnea recta dibujada entre dos intersecciones establecidas por unos valores
mximos y mnimos del voltaje de entrada, En forma de ecuacin (obsrvese la figura 1.30),
L\, Vd 1 (1.9)
r av:::: ..ld punto por punto
L\,Id = 17 mA - 2 mA = 15 mA
y L\,Vd =0.725 V - 0.65 v = 0.075 V
con L\,Vd 0.075 V
r,,=--=----=5Q
Md 15 mA
Tabla resumen
La tabla 1.2 se desarroll con objeto de reforzar las importantes conclusiones de las ltimas
pginas y de hacer nfasis en las diferencias entre los diversos niveles de resistencia. Como se
indic antes, el contenido de esta seccin es el fundamento para gran cantidad de clculos de
resistencia que se efectuarn en secciones y captulos posteriores.
26mV/IDQ
En otras palabras, una vez que se define el circuito equivalente. el smbolo del dispositivo
puede eliminarse de un esquema, e insertar el circuito equivalente en su lugar sin afectar de
forma severa el comportamiento real del sistema. El resultado es a menudo una red que puede
resolverse mediante el empleo de tcnicas tradicionales de anlisis de circuitos.
+
o
travs del dispositivo. y se generar una condicin de polarizacin inversa en el estado de circui-
to abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el
estado de conduccin hasta que VD alcanza 0.7 V con una polarizacin directa (segn se muestra
en la figura 1.31), debe aparecer una batera Vr que se opone a la conduccin en el circuito
equivalente segn se muestra en la figura 1.32. La batera slo especifica que el voltaje a travs
del dispositivo debe ser mayor que el umbral del voltaje de la batera antes que pueda establecer-
se la conduccin a travs del dispositivo en la direccin que dicta el diodo ideal. Cuando se
establezca la conduccin, la resistencia del diodo ser el valor especificado de '".
Sin embargo, tenga en cuenta que V T en el circuito equivalente no es una fuente de voltaje
independiente. Si se coloca un voltmetro a travs de un diodo aislado encima de una mesa de
laboratorio, no se obtendr una lectura de 0.7 V. La batera slo representa el defasamiento
horizontal de las caractersticas que deben excederse para establecer la conduccin.
Por lo regular, el nivel aproximado de ray puede determinarse a partir de un punto de
operacin en la hoja de especificaciones (la cual se analizar en la seccin 1.9). Por ejemplo,
=
para un diodo semiconductor de silicio, si IF 10 mA (una comente de conduccin directa en
=
el diodo) a VD 0.8 V, se sabe que para el silicio se requiere un cambio de 0.7 V antes que haya
conduccin y
0.8 V - 0.7V 0.1 V
= =lOQ
lOmA - DmA lOmA
equivalente es la misma que aparece en las caractersticas del diodo, tal como se muestra en la
figura 1.33. Desde luego, esta aproximacin se emplea con frecuencia en el anlisis de circui-
tos semiconductores segn se demuestra en el captulo 2. El circuito equivalente reducido
aparece en la misma figura. ste establece que un diodo de silicio con polarizacin directa en
un sistema electrnico bajo condiciones de de tiene una cada de 0.7 V a travs de l, en el
estado de conduccin a cualquier nivel de corriente del diodo (desde luego, dentro de los
valores nominales).
Tabla resumen
Por claridad, los modelos de diodos que se utilizan para el rango de parmetros y aplicaciones
de circuito se presentan en la tabla 1.3, con todas sus caractersticas en segmentos lineales.
Cada uno se investigar con mayor detalle en el captulo 2. Siempre existen excepciones a la
regla general, pero es muy cierto que el modelo equivalente simplificado se utilizar con mu-
cha frecuencia en el anlisis de sistemas electrnicos, mientras que el diodo ideal es aplicado
con mayor regularidad en el anlisis de los sistemas de fuente de alimentacin donde se loca-
lizan los mayores voltajes.
Modelo de segmentos
lineales o v,
Modelo
simplificado o v,
Dependiendo del tipo de diodo que se considere, tambin se presentan datos adicionales,
como el rango de frecuencia, el nivel de ruido, el tiempo de conmutacin, los niveles de resis-
tencia trmica y los valores pico repetitivos. Para la aplicacin considerada. el significado de
los datos, en general, ser claro por s mismo. Si se proporciona la mxima potencia o el valor
nominal de disipacin, se entiende que ste es igual al producto siguiente:
(1.10)
ENCAPSULADO 0035
A--<f---' BV '" 125 V (MIN)@loo!lA(BAY73)
'BV , .. 200 V (MIN) @ 100 !lA (BA 129)
Temperaturas
Rango de temperao1ra de almacenamiento -65C a +200 oC
B - I - - - - - Temperatura mxima de operacin de la unin +17SoC
Temperatura de la ,:anexin +260C
NOTAS:
t Estos son valores lmites sobre 10$ cuales el funcionamiento del diodo puede ser daado.
2 Estos son lmit~~ de estado estables. La fbrica debe ser consultada sobre aplIcaciones que involucran pulsos u operacin con ciclo ele trabajo bajo.
Figura 1.35 Caractersticas elctricas de los diodos de alto voltaje y baja fuga Fairchild BAY73 . BA
129. (Cortesa de Fairchild Camera and Instrument Corporation.)
,
I
e 2-D
"'-.
'--';" I .
O. 1 u ,
1.0 ,
i
001 0.0 1 -X \" o I i
0.2 0.4 0.6 0.8 1.0 1.2 o 0.5 1.0 1.5 2.0 2.5 3.0 o 4.0 8.0 12 16
, vl IK
~ v,, 125 V
I , .
I~~
'.
!
, folkH,
I I
J
= -::;;p i
10 ~"; 1~<.=?I,dc I
~
~+.
I
0.2
:7 r,'~.
o
.S
~ 0.1
I '
, I
i 1I 1
i
i II
lOO
1.0
I
, 11
i
,
I
,
Tip~W
, ,
,
.
E I I
lO 2
I I ! I 5 ,
v
0.05 E i I I
,I
,
e o. I
I 1.0 U I I
I I I
-' 0.02
I !
I
: I i
om 0.1 0.0 I
O 25 50 7S 100 125 O 25 50 75 100 125 ISO o 1.0 10 100 IK JQK
CORRIENTE RECTIFICADA
CURVA DE PRDIDA DE PROMEDIO Y CORRIENTE DIRECTA
DISIPACiN DE POTENCIA CONTRA TEMPERATURA AMBIENTE
500
1'\ i ! 500
400
'\ i I 400
f'\: I
I I I
~~'
i I
'"
,
300 E 300 ;,
I \. ,
"'1; I l
,
I
r\T I,
2
5
0, I
,
I
200
I I I
~
200
'"
100
i 1'\ 100 f--+-I--+C",",;:'
i , T
I I . ,\1 OL-~ __-L~~~~~
O
O 25 50 75 100 125 ISO 175 200 O 25 50 75 100 125150 175 200
Figura 1.36 Caractersticas trmicas de los diodos de alto voltaje Fairchild BAY73 .
BA 129. (Cortesa de Fairchild Camera and lnstrument Corporation.)
A: Los voltajes mnimos de polarizacin inversa (PIV) para cada diodo a una corriente
de saturacin inversa especificada.
B: Caractersticas de temperatura segn se indican. Observe el empleo de la escala Celsius
y un amplio rango de utilizacin [recuerde que 32F = O oC = congelamiento (H,O)
y 212F = 100 oC = ebullicin (Hz)]. -
C: Nivel de disipacin de potencia mximaPo= Volo = 500 mW. El valor de potencia
mxima disminuye a una proporcin de 3.33 mW por grado de incremento en la
temperatura arriba de la temperatura ambiente (25 oC), segn se indica con claridad
en la curva de prdida de disipacin de potencia en la figura 1.36.
D: Corriente directa continua mxima I F = 500 mA (observe I F en funcin de la
m"
temperatura en la figura 1.36).
E: El rango de valores de VF en IF =200 mA. Observe que excede VT =0.7 V para am-
bos dispositivos.
F: El rango de valores de VFen I F = 1.0 mA. En este caso, observe cmo los lmites su-
periores se encuentran alrededor de 0.7 V.
G: En V R " 20 Vy una temperatura de operacin tpica IR" 500 nA= 0.5 LA, mientras
que a un voltaje inverso mayor IR cae a S nA = 0.005 ..A.
H: El nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el
diodo BAY73 en VR = VD = O V (sin polarizacin) y con una frecuencia aplicada de
1 MHz.
1: El tiempo de recuperacin inverso es 3 Ils para la lista de condiciones de operacin.
En algunas de las curvas de la figura 1.36 se utiliza una escala logartmica. Una breve
investigacin de la seccin 11.2 debe ayudar a la lectura de las grficas. Observe, en la figura
superior izquierda, la manera en que VF se increment desde cerca de 0.5 V a ms de 1 V,
mientras I F aument de lO ..A a ms de lOO mA. En la figura inferior se encuentra que la
corriente de saturacin inversa cambia un poco con los cambios crecientes de VR, pero perma-
nece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se
aprecia en la figura adjunta, la comente de saturacin inversa se incrementa con rapidez con el
aumento en la temperatura (tal como se pronostic antes).
En la figura superior derecha se observa cmo disminuye la capacitancia con el incremen-
to en el voltaje de polarizacin inversa, y en la figura inferior se puede ver que la resistencia ac
(rd ) es slo cercana al Q en lOO mA y aumenta a lOO Q en corrientes menores de 1 mA (segn
se esperaba a partir del anlisis en secciones anteriores).
La corriente rectificada promedio, la corriente directa pico repetitiva y la corriente de
sobrecarga pico, COmo aparecen en la hoja de especificaciones, se definen de la manera
siguiente:
1. Corriente rectificada promedio. Una seal rectificada de media onda (descrita en la sec-
cin 2.8) tiene un valor promedio definido por 1" = 0.318 Ip"o' El valor de la corriente
promedio es menor que las comentes directas continuas o pico repetitivo, porque una for-
ma de onda de corriente de media onda tendr valores instantneos mucho ms altos que el
valor promedio.
2. Corriente directa pico repetitivo. ste es el valor mximO instantneo de la corriente direc-
ta repetitiva. Observe que debido a que se encuentra en este nivel durante un breve periodo,
su nivel puede ser superior al nivel continuo.
,. Corriente de sobrecarga pico. Eu ocasiones, duraute el en.cendido, el mal funcionamiento
y otros factores similares, existirn corrientes muy altas a travs del dispositivo durante
breves intervalos de tiempo (que no Son repetitivos). Este valor nominal define el valor
mximo y el intervalo de tiempo para tales sobrecargas del nivel de corriente.
C(pF)
15
..
I
10
Polarizacin inversa (C r )
7
5 7
POlarizacin,directa (CD ) -
(V) -25 -20 -15 -lO o 0.25 0.5
[in\lersa '-_-'-!
1-,,-
. . . " ....
FIgura 1.39 Definicin del tiempo
1.....-t,'~ de recuperacin inverso.
(,)
(b)
(e)
FlgUra 1.41 Varios tipos de diodos de unin. [a) Cortesa de Motorola lnc.; y
b) y e) Cortesa de International Rectifier Corporation.]
{D (mA)
Terminal roja
(Vl) tI tI Terminal negra
(COM)
,t----I
---I~M---
A
o 0.67 V
Figura 1.43 Verificacin
de un diodo en el estado
(a) (b) de polarizacin directa.
Terminal roja
(VQ)
1 1 Terminal negra
(COM)
semiconductor es bastante baja comparada con el nivel de polarizacin inversa. Por tanto, si se
mide la resistencia de un diodo utilizando las conexiones que se sealan en la figura 1.44a,
se puede esperar un nivel relativamente bajo. La indicacin resultante en el hmetro ser una
+-----'...- - funcin de la corriente establecida por la batera interna a travs del diodo (a menudo 1.5 V)
por el circuito del hmetro. Mientras ms alta sea la corriente, menor ser el nivel de resisten-
(a) cia. Para la situacin de polarizacin inversa la lectura debe ser bastante alta, requiriendo, tal
R relativamente alta
vez, de una mayor escala de resistencia en el medidor, segn se indica en la figura 1.44b. Una
Terminal negra
(COM)
1 lTerminal roja
(Vl)
lectura alta en la resistencia en ambas direcciones indica con claridad una condicin abierta
(dispositivo defectuoso), mientras que una lectura muy baja de la resistencia en ambas direc-
ciones quiz indique un dispositivo en corto.
~,--+,
-'--I..
Trazador de curvas
(b)
El trazador de curvas de la figura 1.45 puede desplegar las caractersticas de una gran cantidad
Figura 1.44 Verificacin de un de dispositivos, incluyendo el diodo semiconductor. Al conectar el diodo en forma adecuada al
diodo mediante un hmetro. tablero de pruebas en la parte central e inferior de la unidad y ajustando los controles, se puede
Por divi~in
lOmA VenIC;\
I
9mA mA
SmA
Pordjvi~in
7mA horilOntal
100
&mA m'
'mA
'mA
3mA
2mA
lmA
U r> o g",
por diVj,in
Figura 1.46 Respuesta del
DmA
V trazador de curvas para el
ov O,IV 0.2\1 03V 0.4\1 O,SV 0.6V 0.7\1 O.SV 0,9V 1.0V - - - - diodo de silicio IN4007.
obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical
es de I mA/div, lo que da por resultado los niveles indicados. Para el eje horizontal, la escala es
de 100 m V/div, lo que da por resultado los niveles de voltaje que se indican. Para un nivel de
2-mA, como se defini para un DDM,el voltaje resultante sera de 625 mV = 0.625 y. Aunque,
en principio, el instrumento parece ser muy complejo, el manual de instrucciones y algunos
momentos de contacto revelarn que los resultados deseados por lo general se pueden obtener
sin mucho esfuerzo y tiempo. El mismo instrumento aparecer en ms de una ocasin en los
captulos subsecuentes, a medida que se investigan las caractersticas de diversos dispositivos.
o
1.14 DIODOS ZENER
La regin Zener de la figura 1.47 se analiz con cierto nivel de detalle en la seccin 1.6. La
caracterstica cae de manera casi vertical en un potencial de polarizacin inversa denotado
como Vz. El hecho de que la curva caiga abajo y lejos del eje horizontal, en vez de arriba y lejos
para la regin positiva VD. revela que la corriente en la regin Zener tiene una direccin opues- Figura 1.47 Revi.sin de la regin
ta a aquella de un diodo con polarizacin directa. Zener,
f - "'f (a)
-
v,
(b\
muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se deber suponer
como primera aproximacin que las resistencias son de magnitudes mucho mayores que la resis-
tencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b.
En la figura 1.50 se muestra un dibujo ms grande de la regin Zener con objeto de'penni-
tir una descripcin de los datos con el nombre Zener que aparecen en la tabla lA para un diodo
Figura 1.49 Circuito equivalente de Fairchild IN961 de 500-mW y 20%. El trmino "nominal" asociado con Vz indica que se trata
Zener: a) completo: b) aproximado. de un valor tpico promedio. Debido a que se trata de un diodo de 20%. se puede esperar que el
'z
v" v, ..-
10 .uA 1" Vz
/' 0.25 mA = I ZK
(
"'- r d
=8.5.Q=Zn
1 l;r= 12.5 mA
lz.w= 32 mA
Figura 1.50 Caractersticas de
prueba de Zener (FairchUd lN96l).
TABLA 1.4 Caractelisticas elcmcas (25C de temperatura ambiente, a menos que se observe lo contrario)
%/OC (1.12)
1 "1-'
lil~;Tl. -,"'-rT1L"Tl 1 kQ
E +0.12 ,T"'"T l;-rr--c
I ! I K! I
I,
, I i! !
,
tf-~:2~~~~~'I.='~':l!!=I~!::~\*\~;!,=ttt=1
500 ,
::: +0.08 el ,
200
";..[ '-J 1'-
+Q.G4 tr~''-:1~\J:j:t~i1:!tt:::d'j'l:::j
, 1 1
, l' , l.
1 1 '
,:' 100 1
,
""'. .I "- Ir
' 1
f-;...l. :_.l-+I-tI++-~+!+-1+1-;1-;-1+'l-c .~ 50
, ,
"' m1v
O ,! 'i
!\ ! 1, ! 1.11 :~ 20
~
~ f-h~3+v4-,-'"""1'-+1-+,+--'--'I-+++III-+--Hj,,-I
" ili 1 'II!'
"
10
~
-V.04
t~,;j;~=t:t~\tljlttj
"- ~lJ ~
e
"
-008
-
i !i I I 1 I,!
f-~'I!-,~+'Ht~-+i_+-jll+-+,-++HII-+i
12 L...J..:1-_'-.!.l_-'--'-CL..-'-.l..J.lL.~
1 5
2
I 1 1
i 6.8 V " "-
1
0.01 0.050.1 0.5 J 5 10 50 100 0.1 0.2 0.5 1 2 5 10 20 50 100
(b)
Figura 1.51 Caractersticas elctricas para un diodo Zener Farchild de 500 mW.
(Cortesa de Fairchild Camera and Instrument Corporation.)
Detenninar el voltaje nominal para un diodo Zener Fairchild 1N96l de la tabla 1.4 a una EJEMPLO 1.3
temperatura de lOO oc.
Solucin
A partir de la ecuacin (1.12).
Como se muestra en la figura 1.54 con su smbolo grfico, la superficie conductora conec-
tada al material p es mucho ms pequea, con objeto de permitir la emisin de un nmero
mximo de fotones de energa lumnica. Observe en la figura que la recombinacin de los
portadores inyectados debido a la unin con polarizacin directa genera luz, que se emite en el
lugar en que se da la recombinacin. Puede haber, desde luego, alguna absorcin de los paque-
tes de energa de los fotones en la superficie misma, pero un gran porcentaje se encuentra
disponible para salir, segn se muestra en la figura.
+e el-
~
-::--I"--~e
----..
(-) ID VD
(b)
lumnica por unidad de corriente, segn se muestra en la figura 1.55g. La intensidad relativa de
cada color contra la longitud de onda se muestra en la figura 1.55d,
Debido a que el LED es un dispositivo de unin p-n, tendr una caracterstica en polarizacin
directa (figura 1.5Se) similar a las curvas de respuesta del diodo. Observe el incremento casi
lineal en la intensidad lumnica relativa con corriente directa (figura 1.55f). La figura 1.55h
revela que mientras ms larga es la duracin del pulso a una frecuencia en particular, menor
ser la corriente pico permitida (despus de pasar el valor de ruptura de tp )' La figura 1.55i
muestra que la intensidad es mayor a 0 (de cabeza) y la menor a 90 (cuando el dispositivo se
observa desde un lada).
y almacenamiento
Temperatura de soldadura de la cone;<..in 230C durante 3 segundos
[1.6 mm (0.063 pulg) del cuerpo
(a) (b)
NOTAS,
l. el.'~ es el ngulo fuera dd eje al cual la intensidad lumnica es la mitad de la intensidad lumnica axial.
2. La longitud de onda dominante, P.d , se deriva del diagrama de cromaticidad elE y representa la longitud de onda nica que
define el color del dispositivo.
3. La intensidad radiante. le' en watts/estereorradianes. se puede encontrar a partir de la ecuacin 1,. = /,.ITf l donde/l' es la
intensidad lumnica en candelas y Tf,. es la eficacia luminica en lmenes/waU.
(e)
FIgUra 1.55 Lmpara subminiatura roja de estado slido de alta eficiencia de Hewlett-Packard;
a) apariencia; b) valores nominales mximos absolutos; e) caractersticas elctricas/pticas;
d) intensidad relativa contra longitud de onda; e) corriente directa contra voltaje directo; f) intensidad
lumnica relativa contra corriente directa; g) eficiencia relativa contra corriente pico; h) corriente
pico mxima contra duracin del pulso; i) intensidad lumnica relativa contra desplazamiento angular.
(Cortesa de Hewlett-packard Corporation.)
ii 0.5 f-------,II------\---+--'----+'r--=="+--~--__j
:g
.
-=
;
O~~~~~----~~~~~~~---=~-----~==_~~~~-~=----~
500 550 600 650 700 750
Longitud de onda - nm
(d)
2O ,
~ 25~
3.0 1.6
-
<
=
T, r- 1'.4 = 25C
,""
1.5
, --
/
1.4
15
o 1.3
~ 2.0 i:g
1.2
"-O
10 /
/
2 l.l
.g 1~s 1.0
6 1.0
/
u 5 0.9
~-
o / o ../'
V OR
07
l
(, (f) (gl
--->- T I~
(h) (i)
.t:C.-. oto". i
~
FSA1410M
rfHtHH
:vtxima temperatura de operacin de la unin +150C
Temperatura en la conexin +260 oC
Disipacin de potencia (Nota 2)
Mxima disipacin en la unin a 25 nc de ambiente 400mW
Por encapsulado a 25 oC de ambiente 600mW
Factor de prdida de disipacin lineal (desde 25 OC) en la unin 3.2 mWOC 2 J 4 5 6 7 8 9
Encapsulado 4.8 mWOC
Corriente y voltaje mximos Ver diagrama de base del encapsulado TO96
WIV Voltaje inverso de trabajo 55 V
Corriente directa continua 350 mV
Corriente de onda de pico directo
Ancho de puLso = t.o s 1.0 A
Ancho de pulso = l.o!ls 2.0A
Figura 1.58 Arreglo monoltico de diodos. (Cortesa de Fairchild Camera and lnstrument
Corporation.)
~~~~~~~~~n
pulgadas. (Cortesa de Fairchild Vidrio Conex.iones de Kovar, banadas en oro
Camera and Instrument Encapsulado sellado hennticamente
Corporation.) Peso del encapsulado: 1.32 gramos
Los diodos restantes se quedaran "colgando" y no afectaran la red a la cual slo estaran
conectadas las terminales 1 y 2.
Otro arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente,
pero la secuencia de numeracin aparece en el diagrama de base. La terminall es la que est
directamente arriba de la pequea muesca cuando el dispositivo se observa con las terminales
hacia abajo.
TO-116-2 Descripcin
Diagramas de base
l' 0.785" , I
+" C:::::J
1 FSA2500M
....L,..,...._~--:-..,.....---,
Ver descripcin de! encapsulado TO-II6-2
o~r:"~:;::;;
-- - .".';
Notas:
Plano de t ~ Aleacin 42. terminales estaadas
montaje Terminales baadas en oro disponibles
Encapsulado de cermica sellado
hermticamente
Figura 1.60 Arreglo monoltico de diodos. Todas las dimensiones se encuentran en pulgadas.
(Cortesa de Fairchild Camera and Instrument Corporation.)
Observe que el diodo se especifica mediante la literal D al principio del rengln seguida
por la identificacin que se asigna al diodo en el esquema. La secuencia de los nodos (puntos
de conexin para los diodos) define el potencial en cada nodo y la direccin de la conduccin
para el diodo de la figura 1.62. En otras palabras, la conduccin se especifica a partir del nodo
positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la
descripcin del parmetro que sigue. El mismo nombre de modelo puede aplicarse a cualquier
nmero de diodos en la red, como D2, D3, Y as sucesivamente.
Los parmetros se especifican cuando se usa una instruccin MODEL que tiene el fonnato
siguiente para un diodo:
Problemas 47
6. Dibuje la estructura atmica del cobre y analice por qu es un buen conductor y cmo su estructura
es diferente del gennanio y del silicio.
7. Defina, con sus propias palabras. un material intrnseco, un coeficiente de temperatura negativo y
una unin covalente.
8. Consulte su biblioteca de referencia y mencione tres materiales que tengan un coeficiente de tem-
peratura negativo y tres que tengan un coeficiente de temperatura positivo.
27. Determine la resistencia esttica o de del diodo disponible en el mercaao ae la figura 1.19 con una
corriente directa de 2 mA.
28. Repita el problema 26 con una corriente directa de 15 mA Y compare los resultados.
29. Determine la resistencia esttica o de del diodo disponible en el mercado de la figura 1.19 con un
voltaje inverso de -10 V. Cmo se compara con el valor determinado para un voltaje inverso de
-30 V?
30. a) Determine la resistencia dinmica (ac) del diodo de la figura 1.29 con una corriente directa de
10 mA utilizando la ecuacin (1.6).
b) Precise la resistencia dinmica (ae) del diodo de la figura 1.29 con una corriente directa de 10
mA utilizando la ecuacin (1.7).
e) Compare las soluciones de los incisos a y b.
31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de lOmA
y compare sus magnitudes.
32. Utilizando la ecuacin (1.6), determine la resistencia ac con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.29. Compare las soluciones y d~sarrol1e una conclusin general respecto a
la resistencia ac y a los crecientes niveles de corriente del diodo.
33. Utilizando la ecuacin (1.7), determine la resistencia lC con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.19. Modifique la ecuacin cuando sea necesario para los niveles bajos de
corriente de diodo. Compare con las soluciones que obtuvo en el problema 32.
34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la regin entre 0.6 y
0.9 V.
35. Determine la resistencia ac para el diodo de la figura 1 19 a 0.75 Vy compare con la resistencia ac
promedio obtenida en el problema 34.
36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19. Utilice un
segmento de lnea recta que interseque el eje horizontal en 0.7 V Y que mejor se aproxima a la
curva para la regin mayor a 0.7 V.
37, Repita el problema 36 para el diodo de la figura 1.29.
* 38. Grafique 1F contra VF utilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe
que la grfica que se presenta utiliza una escala logartmica para el eje vertical (las escalas
logartmicas se cubren en las secciones 11.2 y 11.3).
39. Comente el cambio en el nivel de capacitancia con el aumento en el potencial de polarizacin
inversa para el diodo BAY73.
40. Cambia significativamente en magnitud la corriente de saturacin inversa del diodo BAY73 para
potenciales de polarizacin inversa en el rango de -25 Va-lOO V?
* 41. Detennine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 OC) Y en el
punto de ebullicin del agua (100 OC). Es significativo el cambio? Casi se duplica el nivel por
cada incremento de 10 oC en la temperatura?
42. Para el diodo de la figura 1.36 detenrune la resistencia en ac mxima (dinmica) con una corriente
directa de 0.1 mA, 1.5 mA Y20 mA. Compare los niveles y comente si los resultados respaldan las
conclusiones derivadas en las primeras secciones de este captulo.
43. Utilizando las caractersticas de la figura 1.36, determine los niveles mximos de disipacin de
potencia para el diodo a temperatura ambiente (25 OC) Y 100 oC. Suponiendo que VF permanece
fijo a 0.7 V, cmo ha cambiado el nivel mximo de IF entre los dos niveles de temperatura?
44. Haciendo uso de las caractersticas de la figura 1.36, detennine la temperatura en la cual la co-
rriente del diodo ser del 50% de su valor a temperatura ambiente (25 OC).
Problemas 49
1.10 Capacitancia de transicin y difusin
* 45. Con referencia a la figura 1.37, determine la capacitancia de transicin con potenciales de
a)
polarizacin inversa de -25 V Y-10 V. Cul es la proporcin del cambio en la capacitancia al
cambio en el voltaje?
b) Repita el inciso a para potenciales de polarizacin inversa de -10 V Y -1 V. Determine la
proporcin del cambio en capacitancia al cambio en el voltaje.
a
e) Cmo se comparan las proporciones detenninadas en los y b? Qu le indica a usted acerca
de cul rango tendr ms reas de aplicacin prctica?
46. Refirindose a la figura 1.37, detennine la capacitancia de difusin a O V Y a 0.25 V.
47. Describa, con sus propias palabras, cmo difieren las capacitancias de difusin y de transicin,
48. Detenmne la reactancia ofrecida por un diodo descrito con las caractersticas de la figura 1.37, a
un potencial directo de 0.2 V Y a un potencial inverso de -20 V si la frecuencia que se aplica es de
6 MHz.
!O
10 k!l
ti = 5 ns
o
.5
Figura 1.63 Problema 49.
Problemas 51
CAPTULO
Aplicaciones de
diodos
2.1 INTRODUCCIN
La construccin, caractersticas y modelos de los diodos semiconductores se analizaron en el
captulo l. El objetivo principal del presente captulo es desarrollar un amplio conocimiento
prctico sobre el diodo en una variedad de configuraciones utilizando los modelos adecuados
para el rea de aplicacin. Una vez que concluya este captulo, se comprender con claridad el
patrn bsico de componamiento de los diodos en las redes de de yac. Los conceptos que
aprenda en este captulo aparecern de rnanera recurrente en los subsiguientes. Por ejemplo,
los diodos se utilizan a menudo en la descripcin de la construccin bsica de los transistores y
en el anlisis de las redes de transistores en de yac.
El contenido de este captulo revela una faceta interesante y muy positiva del estudio de
un campo tal como el de los dispositivos electrnicos y los sistemas; una vez que se com-
prende con claridad el componamiento bsico de un dispositivo, se pueden determinar su
funcin y respuesta en una variedad infinita de configuraciones. El rango de aplicaciones no
tiene fin; sin embargo, las caractersticas y los modelos no sufren cambio alguno. El anlisis
abarcar desde el que emplea las caractersticas reales del diodo hasta el que utiliza, casi
exclusivamente, modelos aproximados. Es importante que la funcin y respuesta de varios
elementos dentro de un sistema electrnico se comprendan sin tener que repasar de forma
continua procedimientos matemticos prolongados y tediosos. Por lo general, esto se lleva
a cabo a travs del proceso de aproximacin, el cual por s mismo se puede considerar un
arte. Si bien los resultados que se obtienen al utilizar las caractersticas reales pueden diferir
un poco de aquellos en los que se requiere una serie de aproximaciones, tenga en cuenta que
tambin las caractersticas obtenidas de la hoja de especificaciones pueden ser un poco dis-
tintas a las que se obtengan del uso real del dispositivo. En otras palabras, las caractersticas
de un diodo semiconductor lN4001 pueden variar de un elemento a otro dentro de un mismo
lote. La variacin puede ser ligera, pero a menudo ser suficiente para validar las
aproximaciones utilizadas en el anlisis. Tambin se deben considerar los otros elementos de
la red. Es la resistencia nominal de 100 exactamente igual a 100 ? El voltaje aplicado
es exactamente igual a 10 V o quiz 10.08 V? Todas estas tolerancias contribuyen a la creencia
general en cuanto a que una respuesta determinada mediante un conjunto adecuado de
aproximaciones~ quiz resulte tan "exacta" como una en la que se utilizan las caractersticas
en su totalidad. En este libro el nfasis se centra en el desarrollo de un conocimiento prctico
de un dispositivo, mediante la utilizacin de las aproximaciones adecuadas, evitando as un
nivel innecesario de complejidad matemtica. Sin embargo, tambin se proporcionan detalles
suficientes con objeto de permitir que quien lo desee, est en condiciones de realizar un
anlisis matemtico minucioso.
53
2.2 ANLISIS MEDIANTE LA RECTA DE CARGA
Normalmente, la carga aplicada tendr un impacto importante en el punto o regin de opera-
cin del dispositivo. Si el anlisis se debe llevar a cabo de manera grfica, se puede dibujar una
lnea recta sobre las caractersticas del dispositivo que represente la carga aplicada. La
interseccin de la recta de carga con las caractersticas determinar el punto de operacin del
sistema. Por razones obvias, a este anlisis se le llama anlisis mediante la recta de carga.
Aunque la mayor parte de las redes de diodos que se analizan en este captulo no utilizan el
sistema de la recta de carga, la tcnica se usa de manera frecuente en los captulos siguientes,
y esta introduccin ofrece la aplicacin ms simplificada del mtodo. Pennite de igual fonna
una validacin de la aproximacin de la tcnica descrita a lo largo del resto del captulo.
Considere la red de la figura 2.1 que utiliza un diodo, el cual tiene las caractersticas de la
figura 2.1 b. Obsrvese en la figura 2.1a que la "presin" que proporciona la batera tiene como
ID
-"+ objetivo establecer una corriente a travs del circuito en serie, de acuerdo con el sentido de las
manecillas del reloj. El hecho de que esta corriente y la direccin de conduccin definida del
+ VD diodo sean "semejantes", indica que el diodo est en estado "encendido" y que se establece la
conduccin. La polaridad resultante a travs del diodo ser como se seala, y el primer cua-
+
( +
-l
E_ R VR drante (VD e ID positivos) de la figura 2.1b ser la regin de inters, es decir, la regin de
polarizacin directa.
Al aplicar la ley de voltaje de Kirchhoff al circuito en serie de la figura 2.1a dar por resultado
E - VD - VR =O
(a)
o I E = VD + Irft I (2.1)
Las dos variables en la ecuacin (2.1) (VD e ID) son las mismas que las variables de los ejes
ID (mA) del diodo de la figura 2.1 b. Esta similitud permite una graficacin de la ecuacin (2.1) sobre
las mismas caractersticas de la figura 2.lb,
Las intersecciones de la recta de carga sobre las caractersticas pueden detenninarse con
facilidad si se considera que en cualquier lugar del eje horizontal ID = O A Y que en cualquier
lugar del eje vertical VD'" O V.
Si se establece VD = O V en la ecuacin (2.1) y se resuelve para ID' se tiene una magnitud
de ID sobre el eje vertical. Por tanto, con VD = O V la ecuacin (2.1) se convierte en
o
(b)
y ID = -
R
El VD = OY (2.2)
Figura 2.1 Configuracin de
diodo en serie: a) circuito; como lo indica la figura 2.2. Si se establece ID = OAen la ecuacin (2.1) y se resuelve para VD'
b) caractersticas. se tiene la magnitud de VD sobre el eje vertical. Por tanto, con ID = O A la ecuacin (2.1) se
convierte en
E = VD + Irft
= VD + (OA)R
como lo seala la figura 2.2. Una lnea recta dibujada entre los dos puntos definir una recta de
carga como la descrita en la figura 2.2. Si se cambia el nivel de R (la carga), cambiar la
interseccin sobre el eje vertical. El resultado ser un cambio en la pendiente de la recta de
carga, y en un punto de interseccin diferente entre la recta de. carga y las caractersticas del
dispositivo.
Ahora se tiene una recta de carga definida por la red y una curva de caractersticas defini-
da por el dispositivo. El punto de interseccin entre las dos es el punto de operacin para este
o E
circuito. Mediante el sencillo dibujo de una lnea recta hacia abajo hasta el eje horizontal puede
determinarse el voltaje del diodo VD' mientras que una lnea horizontal a partir del punto de inter-
seccin y hasta el eje vertical dar el ~ivel de ID . La corriente ID es en realidad la corriente a travs
de toda 1a conflgracin en serie de la figura t.la. En general, al punto de operacin se le llama
punto estable (abreviado "Q-pt". por las palabras en ingls de: Quiescent PoinT) y refleja sus
cualidades de "estable y sin movimiento" segn se defini para una red de de.
La solucin que se obtiene por la interseccin de las dos curvas es la misma que podra
conseguirse mediante la solucin matemtica de las ecuaciones simultneas (2.1) Y (1.4 ) [ID =
IsCeKvD/TK - 1)]. Puesto que la curva para un diodo tiene caractersticas no lineales,
las matemticas involucradas requeriran del uso de tcnicas no lineales que estn fuera de las
necesidades y objetivo de este libro. El anlisis de la recta de carga descrito antes ofrece una
solucin con un mnimo de esfuerzo, y una descripcin "pictrica" de la razn por la cual se
obtuvieron los niveles de solucin para VDQ e 1DQ' Los siguientes dos ejemplos demostrarn las
tcnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse
la recta de carga utilizando las ecuaciones (2.2) y (2.3).
Determinar para la configuracin de diodos en serie de la figura 2.3a usando las caractersticas EJEMPLO 2.1
de diodo de la figura 2.3b:
a) VDQ e IDQ
b) VR
10
9
+
..... 8
7
Si
6
+ 5
R > 1 k,Q VR 4
3
2
o 0.5 0.8
(b)
VD ",O.78V
Q
ID ",9.25mA
Q
b) VR = I.R = ID R
Q
= (9.25 mA)(1 kQ) = 9.25 V
o VR =E-VD =IOV-0.78V=9.22V
La diferencia en los resultados se debe a la exactitud con la cual se pueda leer la grfica. Es
ideal cuando los resultados que se obtienen de una ti otra manera son los mismos.
n (mA)
,
'"
I DQ == 9.25 mA
lO
9
8
7
6
5
4
3
2
o 0.5 \ J 2 3 4 5 6 7 8 9 10 VD (V)
(E)
Solucin
VD ",O.7V
Q
I DQ '" 4.6mA
b) = IRR = IDQR = (4.6 mA)(2 kQ) = 9.2 V
VR
con VR = E - VD = 10 V - 0.7 V = 9.3 V
La diferencia en los niveles se debe, una vez ms, a la exactitud con la cual se pueda leer la
grfica. Es cierto que los resultados ofrecen una magnitud esperada para el voltaje VR.
''1
11\! == 4.6 mA 4
Punto Q
o 05 \ I 2 3 4 5 6 7 8 9 10
(E)
VDQ == O.7V
Como se observa en los ejemplos anteriores, la recta de carga est determinada slo por la
red aplicada, mientras las caractersticas estn definidas para el dispositivo elegido. Si se recurre
al modelo aproximado para el diodo y no se cambia la red, la recta de carga ser exactamente la
misma que se obtuvo en los ejemplos anteriores. De hecho, los siguientes dos ejemplos repiten
el anlisis de los ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir
una comparacin de los resultados.
Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor' EJEMPLO 2.3
de silicio.
Soluciu
Se dibuja de nuevo la recta de carga segn se muestra en la figura 2.6, con la misma interseccin
como se defini en el ejemplo 2.1. Las caractersticas del circuito equivalente aproximado para
el diodo tambin se han trazado en la misma grfica. El punto Q resultante:
VD = 0.7 V
Q
ID Q = 9.25 mA
10
IDQ =9.25 mA 9
8
7
6
5
4
3
2
O 05 \1 2 3 4 5 6 7 8 9 10 VD (V)
Figura 2.6 Solucin al ejemplo 2.1 usando el modelo aproximado del diodo.
EJEMPLO 2.4 Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el diodo semiconductor
de silicio.
Solucin
La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma interseccin
definida en el ejemplo 2.2. Las caractersticas del circuito equivalente aproximado para el
diodo tambin se dibujaron en la misma grfica. El punto Q resultante:
VDQ ~ 0.7 V
lo Q ~ 4.6 mA
1/)(mA)
10
9
I DQ =: 4.6 mA
8
7
6
5
4
-- ~
0.7 V
-
=>-;cIf-o-
3
2
En el ejemplo 2.4 los resultados que se obtienen tanto para VD como para IDo son los
mismos que los que resultaron empleando las caractersticas compfetas en el ejemplo 2.2.
Los ejemplos anteriores demuestran que los niveles de corriente y voltaje que se obtuvieron al
utilizar el modelo aproximado, son muy cercanos a los que resultaron al utilizar las caracters-
ticas completas. Esto sugiere, como se ver al aplicarlo en las prximas secciones, que el uso
de las aproximaciones adecuadas puede dar como resultado la obtencin de soluciones que son
muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduc-
cin adecuada de las caractersticas, eligiendo a su vez una escala lo suficiente grande. Los
resultados indicarn las condiciones que deben ser satisfechas para poder aplicar el equivalen-
te ideal de forma adecuada.
Solucin
En la figura 2.8 se mostr cmo la recta de carga contina siendo la misma, pero ahora las
caractersticas ideales se intersecan con la recta de carga en el eje vertical. Por tanto, el punto
Q est definido por
VDQ = O V
IDo = lOmA
~ \ VD=OV
~ ~~ .:::----
2
o"
2 3 4 5 6 7 8 9
Figura 2.8 Solucin al ejemplo 2.1 usando el modelo del diodo ideal.
Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como
para causar una incertidumbre acerca de su exactitud. Es cierto que ofrecen alguna indicacin
acerca del nivel de voltaje y corriente que deben esperarse para otros niveles de voltaje de la
red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el mtodo del
ejemplo 2.3 es ms apropiado.
Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando
la funcin de un diodo sea ms importante, que los niveles de voltaje que pueden variar en
dcimas de un volt, y en las situaciones donde los voltajes aplicados son de manera considerable
ms grandes que el voltaje de umbral VT" En las siguientes secciones se usar en forma casi
exclusiva el modelo aproximado, ya que los niveles de voltaje que resulten sern sensibles a las
variaciones que se aproximan a VT" Tambin en secciones posteriores se usar el modelo ideal con
mayor frecuencia debido a que los voltajes aplicados sern un poco ms altos que VT. Ylos autores
desean asegurarse que la funcin del diodo quede comprendida en fonna correcta y clara.
+ 0.7\1
~ if-o
Siliciu ~O.7~
lo
(E> V-,Rr",)
=> o
+ 0.3 V
-~
Germanio
o 0.3 V VD
-~
(EVT,Rr",)
~'_ ________V_D_
(a) (b)
En esta seccin se usar el modelo aproximado para investigar una variedad de configuracio-
nes de diodos en serie con entradas de de. Dicho contenido establece los fundamentos en el
anlisis de diodos que se aplicarn en las secciones y captulos siguientes. El procedimiento
descrito podr aplicarse a redes con cualquier nmero de diodos y en una variedad de configu-
raciones.
Primero. para ca.da configuracin debe detenninarse el estado de cada diodo. ,Cules diodos
se encuentran en "encendido" y cules en "apagado"? Una vez que esto se hace. se puede
sustituir el equivalente adecuado como se defini en la seccin 2.3 y determinar los parmetros
restantes de la red detenninada.
Si
En general, un diodo est en estado "encendido" si la corriente establecida por las +
fuentes aplicadas es tal que su direccin concuerda con la flecha del smbolo del
diodo, y V D ~ 0,7 V para el silicio y V D ~ 03 V para el germanio.
Para cada configuracin, se reemplazarn mentalmente los diodos por elementos resistivos
y se observar la direccin resultante de la corriente, de acuerdo como se establece debido a los
voltajes aplicados ("presin"). Si la direccin resultante es "similar" a la flecha del smbolo del Figura 2.10 Configuracin con
diodo. ocurrir la conduccin a travs del diodo y el dispositivo estar en estado 'encendido". diodo en serie.
La descripcin anterior depende de que la fuente suministre un voltaje mayor que el voltaje de
"encendido" (VT) de cada diodo.
Si un diodo est en estado "encendido", se puede colocar una cada de 0.7-V a travs del
elemento. o dibujar de nuevo la red con el circuito equivalente VT como se defini en la tabla
2.1. Con el tiempo, probablemente se preferir incluir la cada de 0.7 Va travs de cada diodo
en "encendido" y dibujar una lnea a travs de cada diodo en estado "apagado" o abierto. +
Inicialmente el mtodo de sustitucin se utilizar con el fin de asegurar que se detenninen el v,
voltaje y los niveles de corriente adecuados.
El circuito en serie de la figura 2.10, descrito brevemente en la seccin 2.2. se necesitar
para demostrar la aproximacin descrita en los prrafos anteriores. Primero, el estado del diodo
se determina de forma mental al reemplazar el diodo con un elemento resistivo, como lo indica
...
la figura 2.11. La direccin resultante de 1 coincide con la flecha en el smbolo del diodo, y Figura 2.11 Determinacin del
dado que E> VT. el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como estado del diodo de la figura. 2.10.
lo seala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con
polarizacin directa. Obsrvese para una futura referencia. que la polaridad de VD es la misma
'l.ue la que resultara si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y los
niveles de corriente son .los siguientes: + v{) -
(2.4)
+
E
F' o.~v R
lL
+
vR
(2.5)
...
(2.6) Figura 2.12 Sustitucin del
modelo equivalente para el diodo
en estado "encendido" de la.
fgura 2.10.
+
E ~=- R
+
V,
+~
E
if"'"'''' R
+
V,
+F
E R
l"t,
+
V,
~
En la figura 2.13 el diodo de la figura 2.10 se invirti. El reemplazo mental del diodo por
un elemento resistivo segn la figura 2.14 indicar que la direccin resultante de la corriente
no coincide con la flecha del smbolo del diodo. El diodo est en estado "apagado", lo que
genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la corriente del
diodo es de O A Y el voltaje a travs .de la resistencia R es la siguiente:
El hecho de que VR = O V establecer E volts a travs del circuito abierto, como se defini por
la ley de voltaje de Kirchhoff. Siempre se tomar en cuenta que bajo cualesquiera circunstan-
cias, valores instantneos de de, ac, pulsos, etc., deber satisfacerse la ley de voltaje de Kirchhoff.
EJEMPLO 2.6 Para la configuracin de diodos en serie de la figura 2.16, determinar VD' VRe ID'
+
Solucin
Vo Debido a que el voltaje establece una corriente en la direccin de las manecillas del reloj para
l'L, coincidir con la flecha del smbolo y que el diodo est en estado "encendido",
+F
E 8 V
Si
R 2.2kQ
+
V,
VD = 0.7 V
VR=E-VD =8V-O.7V=73V
..
VR 7.3 V
ID=IR= = _332mA
R 2.2kn
Figura 2.16 Circuito para el
ejemplo 2.6.
EJEMPLO 2.7
Repetir el ejemplo 2.6 con el diodo invertido.
o---l1
E
LID = OA
8V
VD -
R
'R =
2.2 ka
O:
V
R
Solucin
Al eliminar el diodo, resulta que la direccin de 1 es opuesta a la flecha en el smbolo del diodo,
y que el equivalente del diodo es el circuito abierto sin importar qu modelo se utilice. Debido
al circuito abierto, el resultado es la red de la figura 2.17 , donde ID = O A. Esto es porque VR =
l~, VR = (O)R=O V. Aplicando la ley de voltaje de Kirchhoff alrededor del lazo cerrado genera
..
Flgura 2.17 Determinacin de las
E - VD - VR =O
cantidades desconocidas para el y VD=E-VR=E-O=E =8V
ejemplo 2.7.
E =+lOVo
Para la c;onfiguracin de diodo en serie de la figura 2.19, determinar VD' VR e ID" EJEMPLOZ;8
Si
+
E -=:=- 0.5 v R < 1.2 kQ V
R
Solucin
A pesar de que la "presin" establece una comente con la misma direccin que el smbolo de la
flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El
punto de operacin sobre las caractersticas se seal~. en la figura 2.20, y establece el equiva-
lente del circuito abierto como la aproximacin adecuada. El voltaje resultante y los niveles de
corriente son por tanto los siguientes:
ID = OA
VR = I.R = Id? = (OA)1.2kn = OV
y VD =E=O.5V
o / 0.7 V
Figura 2.20 Punto de operacin VD == 0.5 V
con E '" 0.5 V.
Si G,
-
IR
+12V V,
ID
5.6 kO
Vo = E - VT , - VT , = 12 V - 0.7 V - 0.3 V = 11 V
VR Vo 11 V
e [D=[R=-=-= 0'1,96mA
R R 5.6kQ
5.6 kn
-
1= o
FIgura 2.24 Determinacin del estado Figura 2.25 Sustitucin del estado
de los diodos de la figura 2.23. equivalente para el diodo abierto.
Vo = I? = lrfi = (OA)R = OY
y VD2 = Vcitcuito abierto =E = 12 V
E - VD, - VD, - Vo = O
y VD, =E - VD, - Vo = l2V - O - O = 12V
con Vo = OV
+ v,
R,
4.7 ka
+
Solucin
Las fuentes se dibujan de nueve. y la direccin de la corriente se indica en la figura 2.28. El
diodo est en estado "encendido" y la notacin que aparece en la figura 2.29 est incluida para
indicar este estado. Obsrvese que el estado "encendido" se anota slo mediante VD = 0.7 V
+ VI - + O.7V-
,
4.7 kn +
(T +
E, 110V
2.2 ka: R2 v,
A V,
5V E,
... +
J.
Figura 2.28 Determinacin del estado del diodo Figura 2.29 Determinacin de las cantidades desconocidas
para la red de la figura 2.27. para la red de la figura 2.27.
E + E, - VD 10 V + 5 V - 0.7 V 14.3 V
1= = = _2.07mA
R + R, 4.7 kQ + 2.2 kQ 6.9 kQ
Y los voltajes son
y Vo = V, - E, = 4.55 V - 5V = ~.45 V
El signo de menos indica que Vo tiene una polaridad opuesta a la que aparece en la figura 2.27.
EJEMPLO 2.12 Determinar Vo'!'!D, e ID, para la configuracin de diodos en paralelo de la figura 2.30.
Solucin
Para el voltaje aplicado, la "presin" de la fuente es para establecer una corriente a travs de
cada diodo en la misma direccin que se muestra en la figura 2.31. Debido a que la direccin
de la corriente resultante es igual a la de la flecha en cada smbolo de diodo. y que el voltaje
aplicado es mayor que 0.7 V. ambos diodos estn en estado "encendido". El voltaje a travs de
los elementos en paralelo es siempre el mismo y
Vo = 0.7 V
+ V -
1 '
~ 0.33 kn
E 110 v
Figura 2.31 Determinacin de las
0_
cantidades desconocidas para la
.".
red del ejemplo 2.12.
La corriente
VR IOV - 0.7 V
1, = - R = = = 2S.1SmA
0.33 kQ
1, 28.18 mA
1D, = 1 =- = 14.09mA
D, 2 2
El ejemplo 2.12 demostr una razn para colocar diodos en paralelo. Si la corriente nomi-
nal de los diodos de la figura 2.30 es slo de 20 mA. una corriente de 28.18 mA daara el
dispositivo si apareciera slo en la figura 2.30. Al colocar dos en paralelo, la corriente est
limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal.
........D,
Si
1
-+ R
E=20V 2.2kQ D_
....
'-'
Figura 2.32
ejemplo 2.13.
Red para el
Si
Solucin
Al dibujar de nuevo la red como lo indica la fIgura 2.33. se seala que la direccin de la
corriente resultante es como para encender el diodo DI y apagar el diodo D 2 " La corriente
resultante 1 es entonces
20 V - 4 V - 0.7 V
1= _ 6.95mA
2.2kQ
0.7 V
+
1 R = 2.2 kQ
+ :1]'
:' T 4V
Figura 2.33 Determinacin de
las cantidades desconocidas para
la red del ejemplo 2.13.
12 v Solucin
Inicialmente, parecera que el voltaje aplicado "encender" ambos diodos; sin embargo. si
ambos estn en "encendido", la cada de 0.7-Va travs del diodo de silicio no ser igual a los
0.3 V a travs del diodo de germanio como se requiere, por el hecho de que el voltaje a travs
s, de elementos paralelos debe ser el mismo. La accin resultante se puede explicar slo con
notar que cuando la fuente se enciende incrementar de O Va 12 V en un periodo, aunque quiz
se podra medir en milisegundos. Durante el incremento en que se establece 0.3 V a travs del
I----~v. diodo de gennanio. ste '''prender'' y mantendr un nivel de 0.3 V. El diodo de silicio nunca
tendr la oportunidad de capturar su 0.7 V requerido, y por tanto pennanecer en su estado de
2.2 kSl circuito abierto como lo indica la figura 2.35. El resultado:
Vo = 12 V - 0.3 V = 11.7 V
rS
Figura 2.34 Red para el
ejemplo 2.14.
~
03V
vTTo3V
a o
O7 V I , I
vo
F ... 2.2 kD
Figura 2.35 Determinacin de
Vo para la red de la figura 2.34.
EJEMPLO 2.15 Determinar las corrientes /" /, e / D, para la red de la figura 2.36.
R, Solucin
_.
Si 33 kQ
El voltaje aplicado (presin) es como para encender ambos diodos, como se observ por las
D, direcciones de corriente resultante en la red. de la figura 2.37. Ntese que el uso de la notacin
abreviada para los diodos '''encendido'' y que la solucin se obtienen a travs de una aplicacin de
E -;.- 20 v tcnicas aplicadas a las redes de en serie-paralelo.
0,7V
v
= = 0.212mA
5.6 kQ 3.3 kQ
R, ~ 3.3kQ
-V2 + E - V T , - VT . = O
El anlisis de las compuertas AND/OR se realiza con fciles mediciones al utilizar el ...
equivalente aproximado para un diodo. en lugar del ideal. debido a que puede estipularse que
el voltaje a travs del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de Figura 2.38 Compuerta lgica
germanio) para cambiar al estado "encendido'. OR positiva.
En general. el mejor mtodo es el de establecer un sentido "intuitivo' para el estado de los
diodos mediante la observacin de la direccin y la "presin" que establecen los potenciales
aplicados. El anlisis verificar o negar las suposiciones iniciales.
Solucin
Obsrvese que en principio slo existe un potencial aplicado; 10 V en la terminal l. La terminal
2 con una entrada de O V es esencialmente un potencial de tierra, como se indica en lo que se
dibuj de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que DI est probablemente
en estado "encendido' debido a los 10 V aplicados. mientras que D, con su lado "positivo" en
O V est quiz en "apagado" . La suposicin de estos estados dar por resultado la configura- + ... -
r.
cin de la figura 2.40. D,
El siguiente paso es slo para verificar que no existen contradicciones en las suposiciones.
Esto es, observar que la polaridad a travs de DI es tal como para encenderlo y que la polaridad
a travs de D 2 es tal como para apagarlo. Para D I el estado "encendido" establece Vo en Vo = E
- VD = 10 V -0.7 V =9.3 V, Con 9.3 en el lado del ctodo (-) de D 2 y O Ven el lado del nodo
(+), D? est definitivamente en estado "apagado". La direccin de la corriente y la trayectoria
contin~a resultante para la conduccin reafirman la suposicin de que DI est conduciendo.
Las suposiciones se confinuan por los voltajes y la corriente resultante, y se puede asumir que
el anlisis inicial es correcto. El nivel de voltaje de salida no es de JO V como se defini para
una entrada de 1, pero el 9.3 V es lo suficientemente grande para ser considerado un nivel l. Figura 2.39 Red dibujada de
Por tanto. la salida es un nivel 1 con slo una entrada, lo cual sugiere que se trata de una nuevo de la figura 2.38.
compuerta ORo Un anlisis de la misma red con dos entradas de lO-y dar por resultado que
ambos diodos estn en estado "encendido" y con una salida de 9.3 Y. Una entrada de O-Yen am-
bas entradas, no proporcionar el 0.7 Y requerido para encender los diodos y la salida ser de
O debido al nivel de salida de O-v. Para la red de la figura 2.40 el nivel de corriente se encuentra
determinado por
10 Y - 0.7 Y
I = = - - - - - = 9.3mA
lkQ
EJEMPLO 2.17 Determinar el nivel de salida para la compuerta lgica ANO positiva de la figura 2.41.
(1) Si Solucin
E, = OY
Obsrvese en este caso que la fuente independiente aparece en la terminal conectada a tierra de
D,
la red. Debido a razones que pronto sern obvias, se elige el mismo nivel que el nivel lgico de la
(01 Si entrada. La red est dibujada en la figura 2.42 con las suposiciones iniciales respecto a
Ez =ov OVo los estados de los diodos. Con 10 Y del lado del ctodo de DI se asume que DI se encuentra en
2
D, estado "apagado", aunque exista una fuente de lO-y conectada al nodo de DI a travs de la
R I k!l resistencia. Sin embargo, recuerde que se mencion en la introduccin de esta seccin que el
empleo del modelo aproximado servir de ayuda para el anlisis. Para DI de dnde vendr
el 0.7 Y, si los voltajes de entrada y fuente se encuentran en el mismo nivel y creando "presio-
E 1 lO\' nes" opuestas? Se supone que D, se encuentra en estado "encendido" debido al bajo voltaje del
... lado del ctodo y la disponibilidad de la fuente de !O-Ya travs de la resistencia de l-kQ .
Para la red de la figura 2.42 el voltaje en Vo es de 0.7 Y, debido a que el diodo D, est
Figura 2.41 Compuerta lgica polarizado directamente. Con 0.7 Y en el nodo de DI y 10 Y en el ctodo, DI est defi-
AND positiva.
nitivamente en estado "apagado". La corriente 1 tendr la direccin que se indica en la figura
2 .42 Yuna magnitud igual a
lOY- 0.7Y
I = = = 9.3 mA
lkQ
~ +
~-.-~-......,
+ +
~ leido
v, = Vmsen oor
...
Figura 2.43 Rectificador de media onda.
A travs de un ciclo completo, definido por el periodo T de la figura 2.43, el valor prome-
dio (la suma algebraica de las reas arriba y abajo del eje) es cero. El circuito de la figura 2.43,
llamado rectificador de media onda, generar una forma de onda vo' la cual tendr un valor
promedio de uso particular en el proceso de conversin de ac a dc. Cuando un diodo se usa en
el proceso de rectificacin, es comn que se le llame rectificador. Sus valores nominales de
potencia y corriente son nonnalmente mucho ms altos que los de los diodos que se usan en
otras aplicaciones, como en computadoras o sistemas de comunicacin.
Durante el intervalo t = O .... TI2 en la figura 2.43, la polaridad del voltaje aplicado Vi es
como para establecer "presin" en la 'direccin que se indica, y encender el diodo con la pola-
ridad indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por el diodo
dar por resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la
seal de salida es una rplica exacta de la seal aplicada. Las dos terminales que definen el
voltaje de salida estn conectadas directamente a la seal aplicada mediante la equivalencia de
corto circuito del diodo.
+
+ + + +
~
,, R, ~
,, Vo = V
" R
... ...
Figura 2.44 Regin de conduccin (O ~ T/2).
+ v"
R "0 = OV
o .L T
... 2
....,.o+-+--,f--....,......,--~ Vd':: = OV
o
-r- Figura 2.46 Seal rectificada de media
onda.
+ vr -
--o-jt---o~-~+
O.7V
11
R
I 11
o I 11 T T t
~2
Defasamiento debido a VT
(2.8)
a) Dibujar la salida voy detenninar el nivel de de la salida de la red de la figura 2.48. EJEMPLO 2.18
b) Repetir el inciso a si el diodo ideal es reemplazado por un diodo de silicio.
e) Repetir los incisos a y b si Vm se incrementa a 200 V, Ycomparar las soluciones utilizando
las ecuaciones (2.7) y (2.8).
+ +
Solucin
a) En esta situacin el diodo conducir durante la parte negativa de la entrada segn se mues-
tra en la figura 2.49, y V o aparecer como se seala en la misma figura. Para el periodo
completo, el nivel dc es
,. -14+ ro
o
+
20
'.
+
0 2kQ
'o O T
2
Figura 2.49 V
o resultante para el circuito del ejemplo 2.18.
la que es una diferencia que. en efecto. puede ignorarse para la mayor parte de las aplicaciones. \ 20V- O.7V= 19.3V
Para el inciso e el desvo y la cada en la amplitud debido a VT no sera discernible en un
osciloscopio tpico si se despliega el patrn completo. Figura 2.50 Efecto de VTsobre
la salida de la figura 2.49.
vo == IR= (O)R=O V
Figura 2.51 Determinacin del valor
de PIV que se requiere para el
0------------+-----,o+ rectificador de media onda.
T
R
"
onda completa.
+ "encendido"
+
+
_ "encendido"_
R
+
_ "apagado"
T
2
t
de entrada vi. Figura 2.54 Trayectoria de conduccin para la regin positiva de Vi.
,, ,o
,, ,,
, \
\
o ",
T T R o T T
"2 "2
+
Debido a que el rea arriba deI eje para un ciclo completo es ahora doble, en comparacin
con la obtenida para un sistema de media onda, el nivel de dc tambin ha sido duplicado y
S se emplea diodos de silicio en lugar de los ideales como se indica en la figura 2.57, una
aplicacin de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conduccin resultara
Vi - Vr - Vo - Vr = O
y Vo = Vi - 2Vr
Para las situaciones donde V m 2VT , puede aplicarse la ecuacin (2.11) para el valor promedio
con un nivel relativamente alto de precisin.
(2.11)
~::::;::==7
~ ~=O.7V
_ 0-+
R
PIV~
' -_ _ _V
-"'...Jrectificador
m I
puente de onda completa
(2.12)
" +
",
~~
R
cr , +
+ "
" Figura 2.59 Transformador con
derivacin central para un
D, rectificador de onda completa.
l'2~-,-_~-o_ _- -
~ + !Jim
o
: ~II >0-----'1,,'0/1".,.+,...., o I.
I.
2 Tfii.
. V ,.;".g.
'.'
__ :'.
:~:
m R 2
Durante la porcin negativa de la entrada, la red aparece como lo indica la figura 2.61,
invirtiendo los papeles de los diodos, pero manteniendo la misma polaridad para el voltaje a
v
~ - +
, .
I
,
\
~~ ~,,~
, V
I
,
\
t~'~
+ m
lA \
O I. T CT va'" + O I. T
2 2
~
Vm
+
- ~ Vm
PIV
+ R
La red de la figura 2.62 ayudar a determinar el PIV neto para cada diodo de este rectificador
de onda completa. La insercin del voltaje mximo del voltaje secundatio y el Vm de acuerdo v'" +
con lo establecido para la red adjunta dar por resultado
Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de EJEMPLO 2.19
salida y el PIV que se requiere para cada diodo.
2 kO
T,
2 kO 2Hl
Figura 2.63 Red puente para el ejemplo 2.19.
Solucin
La red aparecer como en la figura 2.64 para la regin positiva del voltaje de entrada. El redibujo
=
de la red generar la configuracin de la figura 2.65, donde V o +v; oVo +V; +(10 V) = = =
5 V, como lo indica la figura 2.65. Para la parte negativa de la entrada la funcin de los diodos
ser intercambiada y V o aparecer segn la figura 2.66.
+ +
~ ~
+ + >
2 ill
'.
2k.{l
, '. 2ill
o I
2
! '. 2 ill > o T'
2:
2k.{l
Figura 2.64 Red de la figura 2.63 para la regin Figura 2.65 Red redibujada de la figura 2.64.
positiva de Vi"
El efecto de remover dos diodos de la configuracin puente fue, por tanto, reducir el nivel
de dc disponible al siguiente:
o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el PIV o I. T
segn se determin en la figura 2.58 es igual al voltaje mximo a travs de R, el cual es de 5 V 2
o la mitad de lo que se requiere para un rectificador de media onda con la misma entrada. tigura 2.66 Salida resultante
para el ejemplo 2.19.
2.9 RECORTADORES
Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de
"recortar" una porcin de la seal de entrada sin distorsionar la parte restante de la forma
de onda alterna. El rectificador de media onda de la seccin 2.7 es un ejemplo de la forma ms
simple de un recortador de diodo, una resistencia y un diodo. Dependiendo de la orientacin
del diodo, la regin positiva O negativa de la seal de entrada es "recortada".
Existen dos categoras generales de recortadores: en serie y en paralelo. La configuracin
en serie es donde el diodo est en serie con la carga, mientras que en paralelo tiene un diodo en
una trayectoria paralela a la carga.
En serie
La respuesta de la configuracin en serie de la figura 2.67a a una variedad de formas de onda
alternas se ilustra en la figura 2.67b. Aunque se present al principio como un rectificador de
media onda (para fonnas de onda senoidales), no existen limitaciones sobre el tipo de seales
que pueden aplicarse a un recortador. La adicin de una fuente de de como la que se muestra en
la figura 2.68 puede tener un efecto pronunciado sobre la salida de un recortador. El anlisis
inicial se limitar a los diodos ideales, y se reservar el efecto de VT a un ejemplo posterior.
+ +
, R Yo
...
(a)
'o ,
(b)
v
~I-__f---'---o+
T Y, R
No existe un procedimiento genera! para el anlisis de las redes como las del tipo que se
presenta en la figura 2.68, pero existen ciertas ideas que debern considerarse mientras se tra-
baja en la solucin.
l. Hacer un dibujo mental de kl respuesta de la red basndose en kl direccin del
diodo yen los niveles de voltaje aplicados.
Para la red de la figura 2.68, la direccin del diodo sugiere que la sea! Vi debe ser positiva
para encenderlo. La fuente dc requiere ms an que el voltaje Vi sea mayor que V volts para
encender el diodo. La regin negativa de la seal de entrada est "presionando" a! diodo hacia
Para el diodo ideaL la transicin entre los estados ocurrir en el punto sobre las caracters-
= = =
ticas donde vd O V e id O A. Al aplicar la condicin id O Y Vd O a la red de la figura 2.68 =
se genera la configuracin de la figura 2.69, donde se reconoce que el nivel de Vi que causar
una transicin en el estado es
v, =V (2.14)
R
Figura 2.69 Determinacin del nivel v
de transicin para el circuito de la
figura 2.68.
~I------<>----r--o
+ +
Para un voltaje de entrada mayor que V volts el diodo est en estado de corto circuito, mientras
que para los voltajes de entrada menores que V volts est en estado de circuito abierto o "apa-
"~ R
gado".
Figura 2.70 Determinacin de VD.
3. Estor consciente continuamente de las terminales definidas y la polaridad de vo '
Vi - V- V
o = a (direccin de las manecillas del reloj)
.' i '
y v o = v., - V (2.15)
,T
correspondiente (el valor instantneo) de la salida determinada. Por ejemplo, para el caso Vi =
V m en la figura 2.68, se analizar la red que aparece en la figura 2.72. Para Vm> V el diodo est
Q T T
2
=
en estado de corto circuito y para V o Vm - V, como en la figura 2.71.
=
Para Vi V los diodos cambian de estado y para Vi =- =
Vm Vo av, y la curva completa para Figura 2.71 Determinacin de los
V puede dibujarse como se muestra en la figura 2.73. niveles de v O.
o
aqui el nivel de DC se disminuye
v, == vm
1~~ R
+
'o T
-+-
T ,
2.9 Recortadores 79
EJEMPLO 220 Determinar la forma de la onda de salida para la red de la figura 2.74.
aqu el nivel de DC se aumenta
V=5 v
~l-+-JI~II-~-~
Or-----_-+--__O
tR
Solucin
La experiencia anterior sugiere que el diodo estar en estado "encendido" para la regin posi-
tiva de Vi' especialmente cuando se observa el efecto de ayuda de V:;: 5 V. La red aparecer
como lo seala la figura 2.75 y va:;: Vi + 5 V. Sustituyendo id == O para vd:;: O para los niveles de
transicin, se obtiene la red de la figura 2.76 y Vi == -5 V.
o----; I--~-<>----...-----<>
+- + +
SV
R '.
FIgUra 2.75 V o con diodo
en estado "encendido".
20
El anlisis de las redes de recortadores con las entradas de onda cuadrada es en realidad
ms fcil que las redes con entradas senoidales, debido a que slo deben considerarse dos
niveles. En otras palabras, la red puede analizarse como si tuviera dos entradas de nivel de con
la salida resultante V o graficada en el marco adecuado de tiempo.
20
o T
-2 ,--=---,1 T
10 figura 2.78 Seal que se aplica para el
ejemplo 2.21.
Solucin
Para vi = 20 V (O -7 T/2) generar la red de la figura 2.79. El diodo est en estado de corto
= = =
circuito y V o 20 V + 5 V 25 V. Para Vi -10 V dar como resultado la figura 2.80, colocando
= = =
el diodo en estado "apagado" y V o i RR (O)R OV. El voltaje resultante de salida aparece en
la figura 2.81.
+ ~
20 v
=----I+
5V
R
+
IOV
1r+ 5V
R
+
v,,=O V
25 Y
Oy
+
o T T
"2
FJ.gUra 2.79 V
o a vi = +20 V. Figura 2.80 Vo a vi '" -10 V. Figura 2.81 Dibujo de va para el
ejemplo 2.21.
En paralelo
La red de la figura 2.82 es la ms sencilla de las configuraciones de diodos, en paralelo con la
salida para las mismas entradas de la figura 2.67. El anlisis de las configuraciones en paralelo
es muy similar a la que se aplica a las configuraciolles en serie, como se demostrar en el
siguiente ejemplo.
'{---'\fV'.,----,--O
+ R +
-+-
o o
-v -v
2.9 Recortadores 81
-----
EJEMPLO 222 Determinar V o para la red de la figura 2.83.
v,
16
+ R +
v,
o
c_--_____v__I~_4_v~o Figura 2.83 Ejemplo 2,22.
Solucin
La polaridad de la fuente de y la direccin del diodo sugieren que el diodo est en estado "encen-
dido" para la regin negativa de la seal de entrada. Para esta regin la red aparecer como lo
seala la figura 2.84, donde las terminales definidas para V o requieren que V o = V = 4 y,
O-~"'''''~-._-----O
R
+
+ v
o-------------~------~o
1 4V Figura 2.84 V o para la regin
negativa de Vi'
V_-~j[~4-'-'--_<o
Para el estado de circuito abierto la red aparecer segn se muestra en la figura 2.86,
o_----_____ donde V o = Vi' Completando el dibujo de V o resulta la forma de onda de la figura 2,87,
Figura 2.85 Determinacin del
nivel de transicin para el
ejemplo 2.22. "
" 'o
v 1 4v T T
q 1 o
'2
Agora 2.87 Dibujo de V o para el
Figura 2.86 Determinacin de Vo
ejemplo 2.22.
para el estado abierto del diodo.
Para examinar los efectos de VT sobre el voltaje de salida, el siguiente ejemplo especifica-
r un diodo de silicio, en lugar del equivalente del diodo ideal.
Solucin
El voltaje de transicin suele detenninarse en primera instancia al aplicar la condicin de i d :=
= =
OA cuando vd VD 0.7 V. y obteniendo la red de la figura 2.88. Al aplicar la ley de voltaje de
Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que
Vi + VT - V= O
Para los voltajes de entrada mayores que 3.3 V, el diodo estar en circuito abierto y va = v;.
Para los voltajes de entrada menores que 3.3 V, el diodo estar en estado "encendido" y resul
tar la red de la figura 2.89, donde
v
o = 4V 0.7V 3.3 V
;,
+ R +
] ; 07V
e
) Figura 2.89 Determinacin de V o
- 4V para el diodo de la figura 2.83 en
o_ _ _ _ _ _~_ _ _o estado "encendido",
La forma de onda resultante de salida aparece en la figura 2.90. Ntese que el nico efecto de
VT fue disminuir el nivel de transicin desde 3.3 V a 4 V.
16 V
3.3 V J,
No hay duda de que incluir los efectos de VTccmplicarn el anlisis un poco, pero una vez
que el anlisis se comprende con el diodo ideal, el procedimiento, incluyendo los efectos de V ro
no sern tan difciles.
Resumen
Una variedad de recortadores en serie y en paralelo con los resultados de salida para las entra-
das senoidales se presentan en la figura 2.91. Obsrvese en particular la respuesta de la ltima
configuracin, con su capacidad de recortar Una seccin positiva o negativa como se detennne
por la magnitud de sus fuentes de de.
2.9 Recortadores 83
~I
POSITIVO NEGATIVO
"~
-o
+ +
R ,, R
-o -vm
o---II--I~-.----o
+ +
v (Vm-V)
R
- (v", + V)
0---1 ~
o---J '"
+ + + +
v v
, R ,, ,, R
V "
-o o
-(Vm-V)
+ R +
~
v.
-
o
T
J V
+ ~~\vm
v
_-v
o
o
o
t
~
+
,, ,,
v
-; T-;
+ R +
,
v, "
o I v'I o
" ~~ >R
o T
;;
T >
-v Figura 2.92 Cambiador de niveL Figura 2.93 Diodo en "encendido"
y el capacitor cargando a V volts.
Durante el intervalo 0-> Tl21a red aparecer como lo indica la figura 2.93; con el diodo en
estado "encendido" efectivamente hace corto circuito el efecto de la resistencia R. La constante
de tiempo Re resultante es tan pequea (R se detennina por la resistencia inherente de la red) e
que el capacitar se cargar a V volts rpidamente. Durante este intervalo el voltaje de salida
est directamente a travs del "corto circuito" y V o = O V.
+
Cuando la entrada cambia al estado -V, la red aparecer como lo indica la figura 2.94, con
el equivalente de circuito abierto para el diodo determinado por la seal aplicada y el voltaje
almacenado a travs del capacitar, ambos "presionando" la corriente a travs del diodo desde el
ctodo hacia el nodo. Ahora que R se encuentra de regreso en la red, la constante de tiempo
determinada por el producto Re es lo suficiente grande para establecer un periodo de descarga Figura 2.94 Determinacin de va
5 r mucho mayor que el periodo Tl2 -> T, Y puede asumirse sobre una base aproximada que el con el diodo en "apagado".
capacitar mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este
periodo.
Debido a que V o est en paralelo con el diodo y la resistencia, tambin puede dibujarse en
la posicin alterna que se indica en la figura 2.94. La aplicacin de la ley de voltaje de Kirchhoff
alrededor del lazo de entrada dar por resultado
v
v- V - V
o = O
y v = -2V o T T r
" 2:
El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por vO' La -v
forma de onda de salida que resulta aparece en la figura 2.95 junto con la seal de entrada.
La seal de salida "cambia de nivel" a O V durante el intervalo de O a T12, pero mantiene la
misma excursin de voltaje total (2\1) que la entrada.
Para una red de cambio de nivel:
La excursin de voltaje total de la seal de salida es igual a la excursin de voltaje o T._ .' T
2" ..'
total de la seal de entrada.
Este hecho es una excelente herramienta para verificar el resultado que se obtiene.
En general, los siguientes pasos pueden ser tiles cuando se analizan redes cambiadoras -2 v
de nivel.
l. Iniciar el anlisis de las redes cambiadoras de nivel mediante la consideracin de figura 2.95 Dibujo de V
o para la
la parte de la seal de entrada que dar polarizacin directa al diodo. red de la figura 2.92.
EJEMPLO 224 Determinar V o para la red de la figura 2.96 para la entrada que se indica.
VI f = 1000Hz
C=IlF
~--~II~!--~----r---~+
~
R
V-;.-5V
Solucin
C
Obsrvese que la frecuencia es de 1000 Hz, que resulta en un periodo de I ms y un intervalo de
~!~+~--~~--~+ 0.5 ms entre niveles. El anlisis comenzar con el periodo tI -? t 2 de la seal de entrada debido
ve a que el diodo est en estado de corto circuito segn recomendaciones del comentario l. Para
> este intervalo la red aparecer como lo seala la figura 2.97. La salida es a travs de R, pero
20 V + R >100 kQ Vo
tambin directamente a travs de la batera de 5 V si se sigue la conexin directa entre las
V-;;- 5V terminales definidas para voy las terminales de la batera. El resultado es V o = 5 V para este
+ intervalo. La aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo de entrada dar por
resultado
Figura 2.97 Determinacin de V o
y Ve con el diodo en estado -20V+Ve -5V=0
"encendido".
y Ve = 25 V
25 V""'+------,
~(----'-.,..---,--~ Por tanto, el capacitar se cargar hasta 25 V, como se estableci en el comentario 2. En
+ + este caso, el diodo no hace corto circuito en la resistencia R, pero un circuito equivalente
Thvenin de la porcin de la red que incluye la batera y la resistencia generar RTh = O Q con
IOY En = V = 5 V. Para el periodo t 2 -? t 3 1a red aparecer como lo indica la figura 2.98.
El equivalente de circuito abierto para el diodo eliminar que la batera de 5 V tenga
cualquier efecto sobre vo' y la aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo
exterior de la red dar por resultado
KVL
+10 V + 25 V - V
o
= O
Figura 2.98 Determinacin de V o
con el diodo en estado "apagado". y V
o = 35 V
Debido a que el intervalo 12 ---) 13 durar slo 0.5 ros, es cierto que resulta buena la aproximacin
de afinnar que el capacitar mantendr su voltaje durante el periodo de descarga entre los pul-
sos de la seal de entrada. La salida resultante aparece en la figura 2.99 junto con la seal de
entrada. Obsrvese que la excursin de voltaje de salida de 30 V iguala a la excursin del
voltaje de entrada como se observa en el paso 5.
P. 'o
10
35
-
o
" ." '3
"
, I .. ,-\
.-, :<;:: 30 V
I
1
30Y
-20
~ 5
O
Figura 2.99 VY V o para el
cambiador de nivel de la figura
2.96.
" '2 '3 "
Repetir el ejemplo 2.24 usando un diodo de silicio con VT = 0.7 V. EJEMPLO 2.25
Solucin
Para el estado de corto circuito la red toma ahora la apariencia de la figura 2.100, y V
o
puede
determinarse por la ley de voltaje de Kirchhoff en la seccin de salida.
+5V-0.7V-vo =0
y V
o
= 5 V - 0.7 V = 4.3 V
Ahora, para el periodo 1, -; 13 la red aparecer como la figura 2.101, siendo el nico
cambio el voltaje a travs del capacitar. La aplicacin de la ley de voltaje de Kirchhoff genera
+10 V + 24.3 V - Yo =0
V
a
= 34.3 V
~~~+~--~--~+
24.3 V
IOV
34.3 V
30V
v"
:TI
v c ----
T
o f-+--i-+ VJ R v" o h"''-''''-tr+t
-v - - 2V
--o
- 2vr '--
,
,-1
v, v,
I~ --o
+ +-l + t
C ~~ v, C
", v, --; ;;--
R v" o t ", R v,
2V
2V v, v, 1
1 o
t F:
v, v,
;-~
rl~ +
o v, C ~ .. R v, t
J VI " -v,_ 1- r- .t v, -" ::...
- - 2V
2V
--o o
- _1 -v, -t
Figura 2.103 Circuitos cambiadores de nivel con diodos ideales (Sr o::: SRC> T/2).
~I~:--~--~----~+
e
R
-T- !O V
+
2.11 DlODOSZENER
El anlisis de las redes que utilizan diodos Zener es muy similar al que se aplica al anlisis de
diodos semiconductores de las secciones anteriores. Primero debe determinarse el estado
del diodo seguido por una sustitucin del modelo adecuado, y una detenninacin de las otras
cantidades desconocidas de la red. A menos que se especifique 10 contrario, el modelo Zener
utilizado para el estado "encendido" ser como el que indica la figura 2.105a. Para el estado
"apagado" de acuerdo con su definicin para un voltaje menor que Vz pero mayor que OV con
la polaridad que se indica en la figura 2.l05b, el equivalente Zener es el circuito abierto que
aparece en la misma figura.
vz
+
=:>
1l- vZ
+
v=:>
1
(Vz >v
1
>0 V)
R
"encendido" "apagado" Ftgura 2.105 Equivalentes de
v
diodo Zener para los estados
(,) (b) a) "encendido" y b) "apagado".
Vi Y R fijas
Las redes ms simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado
es fijo, as como la resistencia de carga. El anlisis puede hacerse fundamentalmente en dos
Figura 2.106 Regulador Zener
pasos. bsico.
1. Determinar el estado del diodo Zener mediante su eliminacin de la red y
calculando el voltaje a travs del circuito abierto resultante,
R
La aplicacin del paso 1 a la red de la figura 2.106 generar la red de la figura 2.107, donde
una aplicacin de la regla del divisor del voltaje resultar
+ +
v, v
(2.16)
Si V;::: Vz , el diodo Zener est en estado "encendido" y se puede sustituir el modelo equiva-
lente de la figura 2.1 OSa. Si V < Vz , el diodo est en "apagado" y se sustituye la equivalencia de Figura 2.107 Determinacin del
circuito abierto de la figura 2.105b, ~~stado del dido Zener.
.j.Iz
= 1, deseadas .
Para la red de la figura 2.106 el estado "encendido" dar por resultado la red equivalente
+ +
-==- V z :< R, V,.
de la figura 2.108. Puesto que los voltajes a travs de los elementos paralelos deben ser los
mismos, se encuentra que
PZM
(2.17)
-~
La comente del diodo Zener debe determinarse por la aplicacin de la ley de comente de
Figura 2.108 Sustitucin del Kirchhoff. Esto es
equivalente Zener para la situacin
"encendido" .
e (2.18)
donde
(2.19)
EJEMPLO 2.26 a) Para la red de diodo Zener de la figura 2.109. determinar Vu VR,lz y Pz.
b) Repetir el inciso a con RL = 3 kD.
lkil Iz +
v, "'" 16 V Vz = IOV ~~. R, 12 kQ VL
P zM =30mW
Solucin
a) Siguiendo el procedimiento sugerido, la red se redibuja como lo indica la figura 2.110.
La aplicacin de la ecuacin (2.16) da
1.2 kQ(16 V)
V= = = 8.73 V
lkQ+1.2kQ
VL = V = 8,73 V \ o '2
8.73 V
VR = Vi - VL = l6V - 8.73V = 727V
Iz = OA
Figura 2.111 Punto de operacin
y Pz = V!z = Vz(OA) = OW resultante para la red de la figura
2.109.
b) Aplicando la ecuacin (2.16) ahora resulta
3 kQ(16 V)
= 12 V
lkQ+3kQ
VL = Vz = 10V
y VR = Vi - V L = 16V-lOV=6V
VL 10V
con IL = - - = - - - = 3.33 mA
RL 3kQ
VR 6V
e IR = = = 6mA
R 1 kQ
de tal forma que IR - IL [Ec. (2.18)]
= 6 mA - 3.33 mA
= 2,67mA
La potencia disipada
Pz = V!z = (lOV)(2.67mA) = 26,7mW
+ vR
R
IkQ
+
V, ~T 16V
Resolviendo RL , se tiene
(2.20)
Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuacin (2.20)
asegurar que el diodo Zener est en estado "encendido" y que el diodo puede ser reemplazado
por su fuente equivalente Vz-
La condicin defInida por la ecuacin (2.20) establece el RL mnimo, pero a su vez especifIca
ellL mximo como
(2.21)
Una vez que el diodo est en estado "encendido", el voltaje a travs de R permanece cons-
tante en
(2.22)
e IR permanece fija en
(2.23)
La corriente Zener
(2.24)
(2.25)
(2.26)
IR
Ik,Q
-+
+ R ~ 1, =l"V'
VZ = 10 v
V,=50V D,
IzM =32mA
Solucin
a) Para determinar el valor de R L que encender el diodo Zener, se aplica la ecuacin (2.20):
V R = Vi - Vz = 50 V-lO V = 40 V
VR 40V
1 =--= =40mA
R R 1 kQ
I Lm ," = IR - IZM = 40 mA - 32 mA = 8 mA
Vz 10 V
RL . = -- = = 1.251<.0
m", I 8mA
L mL "
','1
(b)
RV
VL = V -
Z -
Li
RL + R
y v. =
min
(2.27)
El valor mximo de Vi est limitado por la corriente Zener mxima 12M , Debido a que 12M
=IR-IL'
Debido a que IL est fijo en V:!R L y que l ZM es el valor mximo de lz, el mximo Vi se
define por
V =VR +Vz
,,,,,. """
V1m:!.>: = IR m:h R + Vz (2.29)
EJEMPLO 2.28 Determinar el rango de valores de Vi que mantendrn el diodo Zener de la figura 2.115 en
estado "encendido".
1,
R
-+-
+ 220Q ~ Iz =lV' +
v Vz = 20 V
R, 1.2 kQ V,
I ZM =60 mA
Solucin
(R L + R)Vz (1200 O + 2200)(20 V)
Ecuacin (2.27): v.
mm
= = = 23.67 V
RL 1200 O
V V 20V
IL = -L- = -z- = - - - - = 16.67 mA
RL RL 1.2 kO
v,
40
36.87 V
23.67 V
20
10
cada diodo se indica en la figura adjunta. Obsrvese que Z est en una regin de baja impedancia, ...
mientras que la impedancia de Z2 es muy grande. la que corresponde a la representacin de Figura 2.118 Establecimiento de
circuito abierto. El resultado es V o = Vi cuando Vi;;;; 10 V. La entrada y salida continuarn dupli- tres niveles de voltaje de
cndose mutuamente hasta que Vi alcance 20 V. Entonces Z2 se encender (como un diodo referencia.
", "
+ 5 kQ +
z,
, 20-V< ",
Olt Zener Olt
z,
I
(a)
5kQ +
z, 20V
v,=IOV
o V
z,
(b)
,.,
SOV
+ 5 kO + +
z,
IOV
v, IO-V\ v,
o 2 1t rol Zener + -lOV
L
Doblador de voltaje
La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de
voltaje positivo a travs del transformador, el diodo del secundario D, conduce (y el diodo
D, est en corte), cargando el capacitar C I hasta el voltaje pico rectificado (Vm ) El diodo D,
es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga al
capacitar C I hasta Vm con la polaridad mostrada en la figura 2.122a. Durante el medio ciclo
negativo del voltaje del secundario, el diodo D, est en corte y el diodo D, conduce carga al
capacitor C 2 . Dado que el diodo D 2 acta como un corto circuito durante el medio ciclo
negativo (y el diodo DI abierto), pueden sumarse los voltajes alrededor del lazo externo
(vase la figura 2.122b):
-Vc, + Vm + Vm = O
de la cual
~ + + :( 14 -o
v. r D,
~I
2V. { c, 2v.
I v. !' D,
+
Figura 2.121 Doblador de voltaje
- +
de media onda.
c-:::---1v!-~--,-'-t-D---i,1414---r-~2~ o
~II
Diodo DI
conductor no conductor Figura 2.122 Operacin doble,
indicando cada medio ciclo de
operacin: a) medio c.iclo
r" (b) positivo: b) medio ciclo negativo.
...,
r
o
~ +
'lJ
D,
~II vI>!
j 21/ m
'm ;,J.;c,
-~
ConductOr / No conductor
,..--......--_..-,
.....11". - - -
\c+ D,
~ V
o
~II V
o
Durante el medio ciclo negativo (vase la figura 2.l24b) el diodo D, conduce carga al
capacitor e"en tanto que el diodo DI no est conduciendo. Si no hay consumo de corriente en
la carga del circuito, el voltaje a travs de los capacitores el y e z es 2Vm. Si hay consumo de
corriente de carga en el circuito, el voltaje en los capacitares C l y C z es el mismo que a travs
de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la
capacitancia efectiva de el y e, en serie, que es menor a la capacitancia de el y e, solos. El
valor menor del capacitor ofrecer una accin de filtrado ms pobre que el circuito de filtrado
con un solo capacitor.
El voltaje pico inverso a travs de cada diodo es 2Vm as como lo es para el circuito de
filtro con capacitar. En resumen,los circuitos dobladores de voltaje de media onda y de onda
completa ofrecen el doble del voltaje pico del secundario del transformador, y no se requiere
un transformador con derivacin central sino nicamente un valor PIV de 2 Vm para los diodos.
'-------
1 v'"
+11-
Triplicador (3Vm ) -----~I
2V",
+u-
e+ l' 1\
e, e,
~I I ~~ ~ ~ D, ~ ..
v m ~ ~ D, D,
e, e,
-
"
+"- + "
l'
2Vm 'Vm
Doblador (2V.,,) .1
Cuadruplicador (4 V,J
Durante la operacin el capacitor el se carga a travs del diodo DI a un voltaje pico, Vm'
durante el medio ciclo positivo del voltaje del secundario del transformador. El capacitor e,
se carga al doble del voltaje pico 2 Vm desarrollado por la suma de los voltajes a travs del
capacitor el y el transformador, durante el medio ciclo negativo del voltaje del secundario
del transformador.
Durante el medio ciclo positivo, el diodo D3 conduce y el voltaje a travs del capacitor e 2
carga al capacitor e, al mismo voltaje pico de 2Vm . En el medio ciclo negativo, los diodos D,
y D4 conducen con el capacitar e3 ,cargando e4 a 2Vm
El voltaje a travs del capacitor e2es 2Vm , a travs de el y e3es de 3Vm , ya travs de e2
y e4 es de 4 V m. Si se utilizan secciones adicionales de diodo y capacitor, cada capacitar ser
cargado con 2Vm . La medicin desde la parte superior del devanado del transformador (figura
2.125) ofrecer mltiplos nones de Vm en la salida, mientras que si la medicin es desde la
parte inferior del transformador el voltaje de salida ofrecer mltiplos pares del voltaje pico Vm'
El valor del voltaje nominal de salida del transformador es nicamente Vm , mximo, y
cada diodo en el circuito debe tener un valor nominal de 2Vm para PIV. Si la carga es pequea
y los capacitores tienen poca fuga, pueden desarrollarse de de voltajes de muy altos mediante
este tipo de circuito, utilizando muchas secciones para aumentar el voltaje de de.
1 R, 2 3
4.7 ka Si
+
lOV
Archivo de entrada
Figura 2.126 Dibujar de nuevo la
figura 2.27 para el anlisis PSpice.
Rengln de ttulo
La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para
empezar el rengln seguido por el nombre elegido (en este caso slo el nmero 1 para referir el
subndice en la red de la figura 2.126). La "presin" de la fuente de lO-y sugiere que la corrien-
te resultante har al nodo 1 positivo respecto al nodo 2, de ah el orden de los nodos en el ar-
chivo de entrada. La magnitud de la resistencia se especific como de 4.7 ldl.
El formato para la entrada del diodo se present en el captulo 1. Obsrvese la entrada en
el rengln 3 de la descripcin de la red y la del modelo del diodo en el rengln 6. Recuerde que
R
Primero se coloca la resistenciaR en la posicin adecuada al dar "click" a Draw (dibujar)
en la barra de men seguido por Get New Part (seleccionar una parte nueva) y Browse (ho-
jear). La caja de dilogo de Get Part aparecer, y si se recorre la biblioteca hasta que aparece
analog.slb. se da "click" en la librera analog.slb y aparecer un listado de alternativas bajo el
encabezado de Part (parte). Recorrindolo hasta ver R, se hace "click" en R y luego OK, y
aparecer una resistencia en la pantalla. La secuencia entera puede reducirse con teclear R en la
caja de dilogo de Add Part (aadir parte) y dando "click" en OK; sin embargo. la secuencia
superior permite un primer acercamiento a una lista importante de bibliotecas y opciones. La
resistencia aparecer en forma horizontal, lo que es perfecto para R l' Se mueve la resistencia a
una posicin lgica, se le da "click" al botn izquierdo del mouse, y la resistencia R 1 est en
posicin. Ntese la forma en que se "adhiere" a la estructura de la malla.
Ahora. se tiene que colocar R 2 , pero R 2 es vertical en la figura 2.126. Al presionar etrl y R
de manera simultnea, puede girar la resistencia 90 0 , permitiendo su colocacin en la fonna
vertical adecuada. Puesto que no hay ms resistencias en el diagrama, slo se hace "click" al
botn derecho del mouse y el proceso se completa. Las etiquetas Rl y R2 estn de manera
correcta~ pero los valores son incorrectos.
E
Las fuentes de voltaje se encuentran en la biblioteca source.slb de Get Part y eligiendo
VSRC. Dando OK da por resultado el smbolo de la fuente en el esquema, que puede colocarse
como sea necesario. Despus de darle "click" para colocarlo donde se requiere, aparecer una
etiqueta VI. Para cambiar la etiqueta a El, se hace "click" al VI un par de veces y aparecer
una caja de dilogo de Edit Reference Designator (editar el designador de referencia). Se
cambia la etiqueta a El y se la da "click" a OK y aparecer E 1 sobre la pantalla dentro de una
caja. La caja puede moverse de la misma manera que las etiquetas para las resistencias. Cuando
se tengan en la posicin correcta, slo se oprime el mouse una vez ms y El estar en posicin.
Para establecer el valor de El se oprime el smbolo dos veces y aparecer una caja de
dilogo. El Part Name:VSRC (nombre de la parte El: VSRC). Se seleccionaDC= y se esta-
blece el valor de 10 V. Antes de dejar la caja de dilogo se debe estar seguro de dar Save Attr
(guardar atributos). Se hace "click" en OK y El ha sido fijado con un valor de 10 V aunque no
aparezca en la red. Para aadir la etiqueta de 10 V al diagrama, se selecciona Draw en la barra
de men seguido por Text (texto). Se escribe 10 V Y se hace "click" en OK; aparecer una caja
en blanco que puede moverse a la posicin deseada. Cuando se hace "click" para colocarla, los
10 V aparecern en la pantalla. Se oprime el lado derecho del mouse para terminar el proceso
y luego se oprime el lado izquierdo para eliminar la caja. El proceso ser el mismo para Ez'
pero se debe estar seguro de incluir el signo negativo.
DIODO
El diodo est en la biblioteca eval.slb de la caja de dilogo Get Parto Oprimiendo el diodo
DIN4l48 y el OK colocar el smbolo del diodo en la pantalla. Se mueve el diodo a la posi-
cin correcta, y se oprime una vez. Las etiquetas DI y D1N4l48 aparecern cerca del diodo.
Se oprime el lado derecho del mouse para terminar las series de colocacin de los diodos. En la
figura 2.126 la etiqueta Si aparece en lugar del Dl' Al dar doble "click" el DI traer el Edit
Reference Designator para cambiarlo a Si. Si la etiqueta DI no desaparece por completo, se
utiliza la instruccin Ctrl L para dibujar de nuevo la red y sta eliminar cualquier lnea que
persista. Si se desean ver las especificaciones de los diodos, se oprime una vez el smbolo del
diodo y se utiliza la secuencia Edit (editar) - Model (modelo) - EditInslance Model (editar
modelo ejemplo). El Model Editor aparecer y mediante un "click" puede cambiarse una
parte. Para este anlisis se cambi Is a 2E-15 en lugar del valor implcito de 1 pA.
IPROBE
Puede desplegarse la corriente de la red al insertar un IPROBE (ensayo) en serie con
los elementos de la red. IPROBE est en la librera special.slb y aparece como una cartula
de medidor en la pantalla. El IPROBE responder con una respuesta positiva si la corriente
entra al smbolo al final con un arco que representa la escala. Debido a que se est buscando
una respuesta positiva en esta investigacin, el IPROBE debe ser instalado como se indica
en la figura 2.130. Donde aparece el smbolo primero, ste est 180' fuera de fase con la
corriente deseada. Por tanto, es necesario oprimir la secuencia Ctrl R dos veces para rotar el
smbolo antes de colocarlo en posicin. Una vez en posicin, un "c1ick" completar el pro-
ceso. Un "click" en el botn derecho del mouse terminar la caracterstica de insercin del
IPROBE.
ve el lpiz al principio de la lnea y se oprime el botn izquierdo del mouse. Luego se dibuja la
lnea y se hace "click" una vez ms al botn izquierdo al final de la lnea. Si slo se debe dibujar
una lnea. el proceso puede terminarse al oprimir el botn derecho del mouse. Si deben dibujarse
lneas adicionales, slo se presiona la barra espaciadora despus de terminar una lnea y se
dibuja la siguiente lnea.
EGND
El sistema debe tener tierra para actuar como punto de referencia para los voltajes de los
nodos. La tierra (EGND, por las palabras en ingls de: Earth GrouND) es parte de la biblioteca
port.slb y puede colocarse de la misma manera que los otros elementos de la red.
VIEWPOINT
Los voltajes de los nodos pueden desplegarse sobre el diagrama despus de la simulacin
utilizando VIEWPOINTS (puntos de vista) que estn en la biblioteca special.slb de la caja de
dilogo Get Parto Slo se coloca la flecha del smbolo VIEWPOINT en el punto donde se
desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si
es necesario. Ahora. la red est completa como lo indica la figura 2.130.
-.4542
RI DI
~
4.7k DIN4148
R2 2.2 k
: 2.066E-3
1-
-'-
El -==-- lV E2 ---==- 5V Figura 2.130 Respuesta
-TL-____~.------~~ de Windows para la red de
+ la figura 2.126.
ASIGNACIN DE NODOS
Cuando los elementos son capturados como en la parte anterior. la probabilidad es que
los nodos asociados con cada elemento no concuerden con las referencias de los nodos asig-
nadas de la figura 2.126. Sin embargo, esto puede cambiarse al oprimir el Examine Netlist
(examinar la lista neta) bajo el encabezado Analysis (anlisis). El resultado es un listado de
los elementos de la red y el valor numrico asignado a cada nodo. Esta lista puede cambiarse
para igualar la de la figura 2.126 con una simple secuencia de insercinlborrado para cada
referencia de los nodos. Para este anlisis las referencias de los nodos se cambiaron para
igualarlas a la figura 2.126.
ANLISIS
Ahora. la red est lista para el anlisis. Para acelerar el proceso, se oprime Analysis (an-
lisis) y se elige Probe Setup (irticializacin de la prueba). Se elige Do Not Auto-Run Probe
(no autoejecutar la prueba) debido a que Probe no es apropiada para este anlisis. Es una
opcin que se presentar en un captulo posterior cuando se manejen las cantidades que cam-
bian con el tiempo, la frecuencia o cualquier otra variable importante. Despus se procede con
OK-Analysis-Simulate (Ok,anlisis, simulacin) para llevar a cabo el anlisis. Si se desarro-
lla correctamente, una caja de dilogo de PSpice aparecer indicando que el anlisis en de se
termin. Se sale de la caja y el diagrama tendr la corriente y el voltaje de los nodos como en la
figura 2.130. La corriente del circuito de 2.07 mA concuerda con la solucin en DOS, y el
voltaje de los nodos en -{).46 Ves muy cercano a la solucin DOS de -{).45 V.
CIRCUIT DESCRIPTlON
...................................................................
-.......
.. Scbemati<:;s Ncdist ..
........_.................................................................
D1N414J.X
IS 2.000000E-J S
BV JOO
lBV l00.000000E~15
RS 16
TI 12.()()O()C)Ot...()9
CJO 2.000000E-12
-.........................................................
SMAU.-SlGNAL BIAS SOLtmON
............
NODE VOLTAOE NOnE VOLTAGE NQDE VOLTAGE :NODE
VOLTAGE
(SN_0001) .2925 (SN-"002) 10.0000
(SN_OO<l3) ,4561 (SN_OOO4) '0000
(SN_oooS) 10.0000
V_El -2,065E-03
V_P2 2.06SE-03
v_w~ 2.06SE-03
TOTALPOWEIlDlSSlPAnON 3.10&<>2 WATTS
OPEltA~GPOINTJNFOlJ.MAnON TEMPBRAnJRE- 27.000DEGC
.....
........................................."' ! ..
DIODES
NAME O_DI
MODEL D1N4I4&-X
ID 2.01E-03
VD 7.49E-Ol
REQ 1.2SE+Ol
CAP 9,62&10
Figura 2.131 Archivo de salida para el anlisis PSpice (Windows) del circuito de la figura 2.126.
los diodos se repiten bajo el listado Diode MODEL PARAMETERS (parmetros de modelos
de diodOS). La SMALL SIGNAL BIAS SOLUTION (solucin de pequea seal de polarizacin)
incluye todos los voltajes de los nodos con la corriente listada a continuacin como las VOLTAGE
SOURCE CURRENTS (corrientes de las fuentes de voltaje). La OPERATING POlNT
INFORMATION (informacin del punto de operacin) revela que ID es de 2.07 mA Y que el
voltaje a travs del diodo es de 0.749 V en lugar del 0.7 V utilizado en la solucin manual, una
posihle razn para la ligera diferencia en el voltaje de los nodos listado arriba.
I
I1 i 1
: 1
1, I I,
,
1
I
! i
+
I I ,
1 i
1
I i! , ,
1
, D(mA) I, ,
i I R O.33kQ "R
I
, !
! , 1 1
I : ! 1 ,
1-30 , ,
\
,
,
I , ,
~25
\ ,
!
I I ro)
! , ,
! I
i
! I !
Figura 2.132 Problemas 1.2.
~20
! 1
1
I ,
j
1
i !
I .
1 _ ,_ i5
, !
\
,
i
,
1 1
I
I I !
i
f-- 1O , ,
,
I 1 ,
1 i I 1 1
1,
I 5 I, ,
,
1
\ A
i
i
I
,
I
i,
1
1,
,
I !
I
,,
I
O
I
O.7V
1
I
2
I
,
3
I
4
I
5
1
i
6 7
1
" 9
1
10
,
V~(V)
I
,
!
I
!
1 ,
I~ +
rb) E T 5v
L______-'
Figura 2.133 Problemas 2. 3.
Problemas 105
2.4 Configuraciones de diodos en serie con entradas de de
5. Determine la corriente / para cada una de las configuraciones de la figura 2.135 utilizando el
modelo equivalente aproximado para el diodo.
--
20 V
10Q
,1 +
'1
SI 1
*SI
+ ~~ SI
tI
12 V
tI >
L 10Q
.
>20n
"ro- IOV
~~ SI
~ Ion
lb) (o)
SI 1.2 kQ
2.2 kQ 4.7 kQ
Si s,
20 v
o
SI
~ ~
G, 2 kQ
'VV'v
1"'
...
2 kn "
la) (b)
SI
lb)
Ge Si
3.3 kQ
(a) (b)
15 V
ID
-
-+
+;ov SI
Vo ~ SI SI~
~
~ ID
i --...- ~,
SI Vo
4.7 kQ
}>
>2.2 kQ
_L
-5 V
(a) (b)
+lOV +16V
t---~V,
>
>4.7kn
12 V
(a) (b)
Problemas 107
~I
10/' 2kD
1 kD
Si
+10 V
Si
~. 20 V
2 kQ 2 kQ
-5 v IOV .5 V
Si Si
av IOV 5V
Vo Vo
Si Si Ge
2.2 kQ IkD 2.2 kD.
-5 V 10V ...
Figura 2.145 Problema 19. flgura 2.146 Problema 20. figura 2.147 Problema 21.
- i,
2.2 kO
~1,
R,
+
6.8 k.Q vL
+
+ I ka +
-10 V
* 27. a) Dado Pm;l:' == 14 rnW para cada diodo de la figura 2.152, determine el valor mximo de corrien-
te de cada diodo (utilizando el modelo equivalente aproximado).
b) Determine 1m:\ para Vi m~,::;: 160 V,
e) Determine la comente a travs de cada diodo para V. utilizando los resultados del inciso b.
d) Es la corriente detenninadaenel inciso e menorque~r~alor mximo determinado enel inciso a?
e) Si slo estuviera presente un diodo, detennine la corriente del diodo y comprela con el valor
m,,-imo.
~: ....
1""
o---
+
v --....,; >
~ 47 kQ > 56
<
kn
Diodos ideales
+
2.2 kQ
-100 V
Problemas 109
--- ~---~
.,
* 30. Dibuje V o para la red de la figura 2.154 y determine el voltaje de de disponible.
Diodos ideales
+
Diodos
ideales
2.2 kn
2.2 kn
-170V
2.9 Recortadores
32. Dibuje V o para cada red de la figura 2.156 para la entrada que se indica.
" Si 5V Ideal
20V + + ~ +
, 2.2 kn 6~8 kfl
'o " "
-20 V
(b)
33. Dibuje V o para cada red de la figura 2.157 para la entrada que se indica.
Si 5V
OV
" ~c--I~M----1II--_____- - - <
r
-lOV
(a)
1.2 ldl
(b)
4.7 kQ
2() V
o I
:--JT
\',
2V
~o-----<j~o
Ideal
I kQ v,
"
Ideal
O---IM----.-~ ro
2.2 kQ
+5 y
-5 V
(a) (b)
* 35. Dibuje V
o para cada red de la figura 2.159 para la entrada que se indica.
4Y
+ 2_2 k.Q
S(
+ ~AA.
2.2 kQ ~T
,~vvv---
"0 ,
o
S(
(a) (b)
36. Dibuje iR y Vo para la red de la figura 2.160 para la entrada que se indica.
r o--JVV\;
10 kQ
!
i1
+ -+
'R
s
" '
S3Y
o
e e
20 V
0--.1'"
+ +
" 0--.1 "
. ~>R "
Ideal
o
", Id,al j
~ 5Y
R
o I
.". ...
-20 V (a) (b)
Problemas III
_.~
38. Dibuje V o para cada red de la figura 2.162 para la entrada que se indica. Sera una buena aproxi~
macin considerar que se trata de un diodo ideal para ambas configuraciones? Por qu?
e e
o-------j' o-------j
120 v + 1\
+ + +
sr
, sr ~ fR
<
,, l', R
"
E T 20 V
(b)
e
+\0 o--KI~---.---~-~
+ 0.\)lF ,, +
~ sr
R ~56kn
-'1=- 2 v
L------I _ lO
f = 1 kHz Figura 2.163 Problema 39.
* 40. Disear un circuito cambiador de nivel para llevar a cabo la funcin que se seala en la figura 2.164.
+30 V
Diodos ideales
20V
+ +
Diseo
o
-lOV
-20 V
* 41. Disear un circuito cambiador de nivel para llevar a cabo la funcin que se indica en la figura 2.165.
Diodos de silido
IOV
2.7 V
+ +
o
Diseo
o
-10 V
-17.3 V
R,
220 Q
+ - IR
Vi':::: 10 V
V f.
P2m" = 400 mW
* 43. a) Disee la red de la figura 2.167 para mantener V[ en 12 V para una variacin en la carga (lL)
desde O hasta 200 mA. Esto es, determine Rs y Vz.
b) Determine P 2m", para el diodo Zener del inciso a.
* 44.
1
Para la red de la figura 2.168, determine el rango de Vi que mantendr VL en 8 V Y no exceder el
valor mximo de potencia del diodo Zener.
45. Disear un regulador de voltaje que mantendr un voltaje de salida de 20 V a travs de una carga ....
de 1 kQ con una entrada que tendr una variacn entre 30 y 50 V. Esto es. determine el valor figura 2.167 Problema 43.
adecuado de Rs y la corriente mxima IZM '
46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para
una onda cuadrada de S-v.
91 Q
2.12 Circuitos multiplicadores de voltaje Vz = 8 V
0.22 kQ
P Zm " =400rn'W'
47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secunda-
rio del transfonnador es de 120 V (rrns).
48. Detennine los valores PIV que se requieren por los diodos de la figura 2.121 en tI1Ilinos del
voltaje pico del secundario Vm . ,Figura 2.168 Problemas 44, 55.
Problemas 113
CAPTULO
Transistores bipolares
de unin
f3
3.1 INTRODUCCIN
Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electrnico ms
interesante y tambin el que ms se desarroll. El diodo de bulbo fue introducido por J. A.
Fleming en 1904. Poco tiempo despus, en 1906, Lee De Forest le aadi un tercer elemento al
diodo al vaco, denominado rejilla de control, lo cual dio por resultado el triodo, primer
amplificador de su gnero. En los aos subsecuentes, la radio y la televisin ofrecieron un gran
estmulo a la industria de los bulbos. La produccin se increment,de cerca de un milln de
bulbos en 1922 a .cien millones aproximadamente en 1937. A principio de los aos treinta el
tubo de vaco de cuatro y cinco elementos cobr gran importancia en la industria de los tubos
electrnicos al vaCo. En los aos siguientes la industria se convirti en una de las ms
importantes y se lograron rpidos avances en el diseo. tcnicas de manufactura. aplicaciones
de alta potencia y alta frecuencia y la miniaturizacin.
Sin embargo, el 23 de diciembre de 1947, la industria de la electrnica registr la apari-
cin de un nuevo campo de inters y desarrollo. Fue esa tarde cuando Walter H. Brattain y
Joseph Bardeen demostraron la accin amplificadora del primer transistor en la compaa Bell
Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra
en la figura 3.1. Las ventajas de este dispositivo de estado slido de tres terminales respecto al
bulbo se manifestaron de inmediato: era ms pequeo y ligero, no tena requerimientos de
114
p
calentamiento o disipacin de calor, su construccin era resistente y era ms eficiente debi-
do a que el mismo dispositivo consuma menos potencia, estaba disponible para utilizarse de
inmediato, no requera de un periodo de calentamiento y era posible utilizar voltajes de opera-
cin ms bajos. Ntese que, a partir del anlisis anterior, en este captulo se aborda por E
r~I
p
O,150l"l
0.001 itl.
r--
p e
primera vez el anlisis de dispositvos con tres o ms terminales_ El lector encontrar que
todos los amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de B
potencia) tendrn por lo menos tres terminales, donde una controla de flujo de las otras dos
terminales.
El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de mate-
rial tipo n y una capa tipo p, o bien, de dos capas de material tipo p y una tipo n. Al primero se
le llama transistor npn, en tanto que al segundo transistor pnp.Ambos se muestran en la figura
3.2 con la polarizacin de de adecuada. En el captulo 4 encontrar que la polarizacin de de es
necesaria para establecer la regin de operacin adecuada para la amplificacin de ac. La capa E
rn
0.150I"l
0.001 in.
~II-
n e
del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector slo muy
poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipo pon
al que circundan. Para los transistores que se muestran en la fIgura 3.2, la proporcin del
espesor total respecto al de la capa central es de 0.150/0.001 = 150: 1. El dopado de la capa
central es tambin mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o
menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este
material al limitar el nmero de portadores "libres". (b)
Para la polarizacin que se muestra en la figura 3.2 las terminales se indican mediante
las literales E para el emisor, e para el colector y B para la base. Se desarrollar una aprecia-
Figura 3.2 Tipos de transstores:
cin de la eleccin de esta notacin cuando se analice la operacin bsica del transistor. La a) pnp; b) npn.
abreviatura BJT, de transistor bipolar de unin (del ingls, Bipolar Junction Transistor),
suele aplicarse a este dispositivo de tres terminales. El trmino bipolar refleja el hecho de
que los huecos y los electrones participan en el proceso de inyeccin hacia el material pola-
Ilzado de forma opuesta. Si slo se utiliza un portador (electrn o hueco), entonces se consi-
dera un dispositivo unipolar. El diodo Schottky, que se considera en el captulo 20, es uno de
estos dispositivos.
+Portadores mayoritarios
+- + +
+-+-
E
+ p-+ -:-
+-
....
+-+- + +-
+/ _B
Regin de agotamiento
+ 1, -
l' FIgura 3.3 Unin con polarizacin
d.irecta de un transistor pnp.
Regin de agotamiento
Regin de agotamiento
Figura 3.4 Unin con polarizacin inversa de Figura 3.5 Flujo de portadores mayoritarios
un transistor pnp. y minoritarios de un transistor pnp.
y se observa que la corriente del emisor es la suma de las corrientes del colector y de la base. Sin
embargo, la corriente del colector est fonnada por dos componentes: los portadores mayorita-
rios y minoritarios, segn se indica en la figura 3.5. Al componente de corriente minoritaria se le
denomina corriente de fuga y se le asigna el smbolo leo (corriente le con la tenninal del emisor
abierta). Por tanto, la corriente total del colector se detennina mediante la ecuacin (3.2).
(3.2)
VI./" vcc
3.4 CONFIGURACIN DE BASE COMN 1, le
--.
r'
Ea
La notacin y los smbolos que se utilizan junto Con el transistor en casi todos los textos y
manuales que se publican hoy en dia, se indican en la figura 3.6, para la configuracin de base
comn con transistores pnp y npn. La tenninologia de la base comn se deriva del hecho de I,~
que la base es comn tanto a la entrada como a la salida de la configuracin. A su vez, por lo re~ 6
guIar la base es la terminal ms cercana a, o que se encuentra en, el potencial de tierra. A lo B
largo de este libro todas las direcciones de corriente harn referencia al flujo convencional lo)
(huecos) en lugar de hacerlo respecto al flujo de electrones. Esta eleccin se bas, sobre todo.
en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e
.~
industriales se utiliza el flujo convencional. y las flechas en todos los simbolos electrnicos
tienen una direccin definida por esta convencin. Recuerde que la flecha en el simbolo del
diodo define la direccin de la conduccin para la corriente convencional. Para el transistor:
La flecha en el smbolo grfico define la direccin de la corriente del emisor (flujo
convencional) a travs del dispositivo. B
Todas las direcciones de corriente que aparecen en la figura 3.6 son las direcciones reales.
definidas por medio de la eleccin del flujo convencional. Ntese. en cada caso. que I E = le +
IR' Obsrvese tambin que las polaridades aplicadas (fuentes de alimentacin) son tales que
L Vu
,
d
+
...
-
I/ cc
+
permiten establecer una corriente en la direccin que se indica en cada rama. Es decir, se 1,
compara la direccin de lE con la polaridad de VEE para cada configuracin y la direccin de le E 0---"--,.
con la polaridad de Vce
Para describir en su totalidad el comportamiento de un dispositivo de tres tenninales.
como los amplificadores de base comn de la figura 3.6. se requiere de dos conjuntos de
caractersticas, uno para el punto de excitacin o parmetros de entrada y el otro para el lado
B
de la salida. Corno se muestra en la figura 3.7, el conjunto de entrada para el amplificador de
base comn relacionar la corriente de entrada (lE) con un voltaje de entrada (VBE) para varios (b)
nIveles de voltaje de salida (VeB)'
El conjunto de salida relacionar la corriente de salida (le) con un voltaje de salida (VeB) Figur,l 3.6 Notacin y smbolos
para varios niveles de corriente de entrada (lE)' segn se muestra en la figura 3.8. E1 conjunto utilizados con la configuracin de
de caractersticas de la salida o colector tiene tres regiones bsicas de inters, como se indica base comn: a) transistor pnp; b)
transistor npn.
7
6 Ir =1\'
5 I "
2
figura 3.7 Caractersticas del
punto de entrada o manejo para un
amplficador a transistor de silicio
Il O.!. OA 0.6 0.8 1.0 Val-: (V) de base comn.
6 f- 6mA
"
'o
Ti 5mA
5 - "
~
"
Oi
~
4 - 4mA
'"
."
3 1- "
'o
.0;, 3mA
'"
<>::
2mA
2 1-
IE= 1 mA
1-
en la figura 3.8: las regiones activa, de corte y de saturacin. La regin activa es la que suele
utilizarse para los amplificadores lineales (sin distorsin). En particular:
En la regin activa la unin base-colector se polariza inversamente, mientras que la
unin emisor-base se polariza directamente.
(3.3)
Como se infiere por su propio nombre, la regin de corte se define como la regin en la que la
corriente del colector es OA, segn indica la figura 3.8. As tambin:
En la regin de corte, tanto la unin base-colector como la unin emisor-base de un
transistor tienen polarizacin inversa.
Las caractersticas de entrada de la figura 3.7 revelan que para valores fijos del voltaje del
colector (VeR)' conforme se incrementa el voltaje base-emisoLla corriente del emisor aumenta
de tal manera que es muy similar a las caractersticas del diodo. De hecho, los niveles crecien-
tes de V eB tienen un efecto tan bajo sobre las caractersticas que, como una primera aproximacin,
se pueden ignorar los cambios ocasionados por VCB y sus caractersticas pueden dibujarse
corno se ilustra en la figura 3.10a. Si se aplica la aproximacin de segmentos lineales, dar por
resultado las caractersticas que se presentan en la figura 3.l0b. Al avanzar un paso ms e
ignorando la pendiente de la curva, y, por tanto, la resistencia asociada con la unin con
polarizacin directa, se obtendrn las caractersticas que denota la figura 3.10c. Para los
propsitos de anlisis de este texto, el modelo equivalente de la figura 3,lOc se utilizar para
todos los anlisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre
en estado "encendido", se supondr que el voltaje base-emisor es el siguiente:
En otras palabras, el efecto de las variaciones debidas a VeB y <:lla pendiente de las caracters-
ticas de entrada se omitirn en tanto sea posible analizar las redes de transistores de tal manera
que ofrezcan una buena aproximacin a la respuesta reaL sin involucrarse demasiado en las
variaciones de los parmetros de menor importancia.
8 I g 8 -
7
I ,
I 7
3
..
Cualquier Vr;
6
3
I
I
I
"
5
2 2
L"
2
0.7 V
!
O 0.2 0.4 06 0.8 VIIE(V) O 0.2 0.4 0.6 0.8 VBf,(V) O, 0.2 0.4 06 0.8 VSE(V)
Figura 3.10 Desarrollo del modelo equivalente para ser utilizado para la regin base-emisor
de un amplificador en modo de de.
,~
f3
EJEMPLO 3.1 a) Utilizando las caractersticas de la figura 3.8. determine la corriente resultante del colector
cuando lE = 3 mAy VeB = 10 V.
b) Empleando las caractersticas de la figura 3.8, determine la corriente resultante del colec-
tor si lE pennanece en 3 mA pero V CS se reduce a 2 V.
e) Usando las caractersticas de la figuras 3.7 y 3.8, determine VBE cuando le = 4 mA y
VeB =20V.
d) Repita el inciso e utilizando las caractersticas de las figuras 3.8 y 3.lOc.
Solucin
a) Las caractersticas indican con claridad que le'= IE= 3 mA.
b) El efecto de cambio de VeB puede omitirse e le contina siendo 3 mA.
c) A partir de la figura 3.8, IE'= le = 4 mA. En la figura 3.7 el nivel resultante de V BE es de
aproximadamente 0.74 V.
d) Una vez ms, a partir de la figura 3.8,1,," le= 4 mA. Sin embargo, en la figura 3.lOc VBE
es de 0.7 V para cualquier nivel de corriente del emisor.
Alfa (a)
En el modo de dc los niveles de le e lE debidos a los portadores mayoritarios se encuentran
relacionados por una cantidad llamada alfa y definida por la siguiente ecuacin:
(3.5)
donde le elE son los niveles de corriente en el punto de operacin. Si bien las caractersticas de
la figura 3.8 podran sugerir que a =1 para los dispositivos prcticos, el nivel de alfa suele
extenderse de 0.90 a 0.998, donde la mayora se aproxima al extremo alto del rango. Debido a
que alfa slo puede definirse para los portadores mayoritarios, la ecuacin (3.2) se convierte en
Para las caractersticas de la figura 3.8 cuando lE::::: O mA, le es por consiguiente igual a
ICBO ; no obstante, como se mencion antes, el nivel de Icso es con frecuencia tan pequeo que
prcticamente no es posible detectarlo en la grfica de la figura 3.8. En otras palabras, cuando
lE=' O mA, en la figura 3.8, le tambin parece ser de O mA para el rango de valores de VCB'
Para las situaciones de ac donde el punto de operacin se desplaza sobre la curva de
caracterstica, un alfa en ac se define mediante
a - -I
= (He (3.7)
" AlE V CB :: constante
En tnninos fonnales, alfa de ac se denomina como de base comn, corto circuito o factor de
amplificacin por razones que resultarn ms obvias cuando se analicen los circuitos equiva-
lentes para transistores en el captulo 7. Por el momento, se debe reconocer que la ecuacin
(3.7) especifica que un cambio relativamente bajo en la corriente del colector se divide entre el
cambio correspondiente en lE cuando se mantiene constante el voltaje del colector a la base. En
la mayor parte de las situaciones, las magnitudes de aac y adc son muy cercanas, lo cual pennite
utilizar la magnitud de una para la otra. El uso de una ecuacin como la (3.7) se demostrar en
la seccin 3.6.
Polarizacin
La polarizacin correcta de la configuracin de base comn en la regin activa se puede deter-
minar con rapidez, si se utiliza la aproximacin Ic : IE,y suponiendo, por el momento, que lB
'" O IlA. El resultado es la configuracin de la figura 3.11 para el transistor pnp. La flecha del
smbolo define la direccin del flujo convencional para lE == le Luego se insertan las fuentes de
con una polaridad tal, que soportarn la direccin resultante de la corriente. Para el transistor
npn se in vertiro las polaridades.
Algunos estudiantes sienten que pueden recordar si la flecha del smbolo del dispositivo
se encuentra apuntando hacia adentro o haca afuera. comparando las literales del tipo de tran-
sistor con las literales adecuadas de las frases "apuntando hacia adentro" o "no apuntando
hacia adentro". Por ejemplo, existe una similitud entre las literales npn y las literales itlicas de
no apuntando hacia adentro y las literales pnp con apuntando hacia adentro.
V., 200mY
1, = = = lOmA
Ri 20Q
IL = li = 10 mA
y v.L = ILR
= (10 mA)(5 ill)
= 50Y
I -
1,
E
pnp
e
1,
---+-
+
-
+ B
R R, 5 k!l V,
200 mV
Vi::
I\ ---'--+
20Xu lOQkQ
R
- I
Figura 3.12 Accin bsica de a.mplificacin de voltaje de la configuracin de
base comn.
50 V
= -200mV
--= 250
Vi
-
e
le
e
-
le
v"
- ~
lB n
V ee
v"
- lB P
1 V cc
,---0 e
lB
-+-
Bo--'----I
Las corrientes del emisor, colector y base se muestran en su direccin convencional para
la corriente. Si bien cambi la configuracin del transistor, an se puede aplicar las relaciones
de corriente que se desarrollaron antes para la configuracin de base comn. Es decir, lE = le +
IBele=aIE
Para la configuracin de emisor comn, las caractersticas de salida son una grfica de la
corriente de salida (le) en funcin del voltaje de salida (VCE) para un rango de valores de corrien-
te de entrada (lB). Las caractersticas de entrada son una grfica de la corriente de entrada (lB)
en funcin del voltaje de entrada (VBE) para un rango de valores de voltaje de salida (VCE)'
.Vn,=!V
6
100 .va=JOv
(Regin de saturacin) 5 90
80
70
31!~_"",~--:::--.--~_=--=_30-,~A_____ 60
(R:gln activa) 50
2~~=:~::::::::::::::::::::~2~0~~~A~___ 40
10 .LA
30
20
10
(Regin de corte)
lao =f3/ C80
(al (b)
Recuerde que estas son las mismas condiciones que existieron en la regin activa de la
configuracin de base comn. La regin activa de la configuracin de emisor comn se puede
emplear tambin para la amplificacin de volt~ie. corriente o potencia.
La regin de corte para la configuracin de emisor comn no est tan bien definida como
para la configuracin de base comn. Obsrvese en las caractersticas del colector de la figura
3.14 que le no es igual a cero cuando lB es cero. Para la configuracin de base comn, cuando
la corriente de entrada lE fue igual a cero, la corriente del colector fue igual slo a la corriente
de saturacin inversa leo' de tal forma que en la curva lE = O Y el eje de los voltajes fue uno
para todos los propsitos prcticos.
La razn de esta diferencia en las caractersticas del colector puede obtenerse a travs del
manejo adecuado de las ecuaciones (3.3) y (3.6). Es decir,
leBo
= 2501eBo
0.004
Si leso fuera 1 ,uA.la corriente resultante del colector con lB =OA sera 250(1 ,uA) =0.25 mA,
segn se refleja en las caractersticas de la figura 3.14.
Como referencia futura, a la corriente del colector definida con la condicin lB = O /lA se
le asignar la notacin que indica la ecuacin (3.9).
= leBo I (3.9)
I - a1/,=0""
En la figura 3.15 se demuestran las condiciones para esta corriente recin definida con su
direccin asignada de referencia.
Para propsitos de amplificacin lineal (la menor distorsin), el corte para la
configuracin de emisor comn se definir mediante le = ICEO'
En otras palabras, la regin por abajo de lB = O J1A debe evitarse si se requiere una seal de
salida sin distorsin.
Cuando se utiliza como interruptor en el circuito lgico de una computadora, un transistor
tc;nd.r dos puntos de operacin interesantes: uno en la regin de corte y otro en la regin de
saturacin. La condicin ideal de corte debe ser le = O mA para el voltaje elegido VeE . Debido
a que lCEO suele ser bajo en magnitud para los materiales de silicio, el corte existir para fines
de conmutacin cuando lB = O J1A o lc = ICEO,pero slo para los transistores de silicio. Sin
embargo, para los transistores de germanio, el corte para fines de conmutacin se definir
mediante las condiciones que existan cuando lc = ICBO. Dicha condicin se puede obtener, por
10 regular, para los transistores de germanio mediante la polarizacin inversa de la unin base-
emisor, con unas cuantas dcimas de volt.
Recuerde que para la configuracin de base comn se hizo una aproximacin al conjunto
de caractersticas de entrada mediante un equivalente de segmentos lineales, que dio como
resultado V BE = 0.7 V para cualquier nivel de lE mayor que O mA. Para la configuracin de
emisor comn se puede recurrir al mismo mtodo, lo cual da por resultado el equivalente
aproximado de la figura 3.16. El resultado da sustento a la conclusin anterior respecto a que
para un transistor "encendido" o activo, el voltaje de la base-emisor es de 0.7 V. En este caso,
el voltaje est fijo para cualquier nivel de corriente de base.
/B (pA)
100
90
80
70
60
50
40
30
20
10
Solucin
a) En la interseccin delB = 30 /lA Y V CE = 10 V.lc =3.4 mA.
b) Usando la figura 3.14b.IB ~ 20 /lA cuando VBE ~ 0.7 V. A partir de la figura 3.14a. se
encuentra que I C = 2.5 mA. en la interseccin de lB = 20 /lA Y VCE = 1S V.
Beta (JJ)
En el modo de de, los niveles de le e lB se relacionan mediante una cantidad a la que llamare-
mos beta y se defmen mediante la ecuacin siguiente:
(3.10)
(3.11)
El nombre formal para f3ac es factor de amplificacin de corriente directa de emisor comn.
Debido a que, por lo general, la corriente del colector es la comente de salida para una confi-
guracin de emisor comn, y la corriente de base es la corriente de entrada, el trmino ampli-
ficacin se incluye en la nomenclatura anterior.
La ecuacin (3.11) es similar en cuanto a formato a la ecuacin para aC en la seccin 3.4.
El procedimiento para obtener lXac a partir de las curvas de caractersticas no se explic debido
a la dificultad para medir realmente los cambios de le elE sobre las caractersticas. Sin embar-
go, la ecuacin (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede
utilizar para encontrar aac empleando una ecuacin que se obtendr ms adelante.
Por lo regular, en las hojas de especificaciones f3ac se indica como he' Obsrvese que la
nica diferencia entre la notacin que se utiliza para la beta de, especficamente J3dc = hFE ,
radica en el tipo de literal que se emplea para cada cantidad sealada como subndice. La literal
h contina haciendo referencia al circuito equivalente hbrido que se describir en el captulo 7
y lafe a la ganancia de corriente directa (por las siglas en ingls de,jorward) en la configura-
cin de emisor comn.
El uso de la ecuacin (3.11) se describe mejor mediante un ejemplo numrico utilizando
un conjunto real de caractersticas, como las que aparecen en la figura 3.14a y se repiten en la
3.17. Detennine f3ac para una regin de las caractersticas definidas por un punto de operacin
= =
de IB = 25 /lA YV eE 7.5 V,como se indica en la figura 3.17. La restriccin de VeE constante
requiere que se dibuje una lnea vertical a travs del punto de operacin en VCE = 7.5 V. En
cualquier lugar de esta lnea vertical el voltaje VCE es 7.5 V, una constante. El cambio en lB
9
I I
_ J)lA
1
II I !
I
I I ]
vt:-,...
I I
8 I ! i .
8Ol1A
I
I !I I
I
I ) ! i
7 70 )lA I
~V
i !
I
I I !
,!
60 )lA I ! I
I
6
~ VI 5+
1
I
I
5
1
1 I I
V V 1
1
I 140 pA I
4
I 1
I
! I
VI lB:
!
j
30 pA
i
i 1
1
,
-- .... --
1 I
f{_ --
3 25 IJA
< 1- ! I i
I
I
Punto Q 20)1A
, ! I
i !
;
1
e, / 2 lB I , i
i
i I
10 pA !
I ;
1 I
i I
I
I I I 1
1,-O)lA I
O 5/ 10 15 20 25 VU(V)
VcE =7.5 V
Figura 3.17 Determinacin de f3ac y Pdc a partir de las caractersticas del colector.
(!J.I B) como aparece en la ecuacin (3.11) se define entonces al elegir dos puntos en cada lado
del punto Q a lo largo del eje vertical, y a distancias aproximadamente similares a cada lado del
punto Q. Para esta situacin, las curvas de lB = 20 }.lA Y de 30 }.lA cumplen el requisito sin
extenderse muy lejos del punto Q. Tambin definen los niveles de lB que se definen con facilidad
en lugar de tener que interpolar el nivel de lB entre las curvas. Es pertinente mencionar que la
mejor determinacin suele hacerse manteniendo la .1 18 que se seleccion tan pequea como
sea posible. En las dos intersecciones de lB Y el eje vertical, los dos niveles de le pueden
determinarse trazando una lnea horizontal sobre el eje vertical y leyendo los valores resultantes
de le' El f3ac resultante para la regin se puede determinar mediante
le, - le,
f3" = Me 1 =
LlIB vCE = constante IBc - lB I
3.2 mA - 2.2 mA 1 mA
= =
1O}.iA
30}.lA - 20}.lA
= 100
La solucin anterior revela que para una entrada de ac en la base, la corriente del colector ser
de aproximadamente 100 veces la magnitud de la corriente base.
Si se determina la beta de dc en el punto Q:
8mA
= 200
40 !lA
lo cual revela que si las caractersticas tienen la apariencia de la figura 3.18, la magnitud de
f3 ac y de f3dc ser la misma en cada punto de las caractersticas. Es importante observar que
I CEO = O!lA.
Aunque un conjunto de caractersticas de un transistor real nunca tendr la apariencia de
la figura 3.18. ofrecemos un conjunto de caractersticas con el objeto de compararlas con las
que se obtienen con un trazador de curvas (que se describir enseguida).
le (mA)"
IB==60,uA
12
11 r- IB=50)JA
10
9 '-------------
Punto Q lB == 40)JA
8
7 -------------
1 JB=)O,UA
6
5 -- 1
1
IB=20,uA
4
1
3 r- 1
1
lB = 10 ,uA
2
1
1 f- 1 lB = O j1.A (lCEO == O IJA)
I 1 I ~ /
O 5 JO 15 20
lE = le + lB
le le
se tiene = le + -
a f3
y al dividir ambos miembros de la ecuacin entre le se obtiene
1
-:;;;; +-
a f3
o bien f3 = af3 + a = (f3 + l)a
en consecuencia
I a=f3:1 I (3.12a)
a
o bien f3=-- (3.12b)
1 - a
=---
1- a
pero al utilizar una equivalencia de
--=13+1
1 - a
derivado de lo anterior, se encuentra que
o bien (3.13)
segn se indica en la figura 3.14a. Beta es un parmetro en particular importante porque ofrece
un vinculo directo entre los niveles de corriente de los circuitos de entrada y los de salida
para una configuracin de emisor comn. Es decir,
(3.14)
y dado que lE = le + lB
= f3 IB + lB
se tiene (3.15)
Las dos ecuaciones anteriores desempean un papel muy importante en el anlisis que se realiza
en el captulo 4.
Polarizacin
La polarizacin adecuada de un amplificador de emisor comn puede determinarse de una
manera similar a la presentada para la configuracin de base comn. Suponga que se le presen-
ta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad
correcta para colocar al dispositivo en la regin activa.
El primer paso consiste en indicar la direccin de lE segn lo establece la flecha en el
smbolo del transistor como se muestra en la figura 3.19b. Despus, se presentan las otras
r 1
1') lb) ('1
Figura 3.19 Determinacin del arreglo polarizacin apropiada para una configuracin
de transistor npn en emisor comn.
80----1
50 )lA
40
Regin e , 40 )lA
saturacin
30
,
20 1~ _________________________________,~,-.~20~)lA~~
lE ... ... ...
101~ ______________________ 1O)lA
~~~
- I
~--
(3.16)
VCEle = 300mW
VCE(50 mA) = 300mW
300mW
VeE = = 6V
50mW
300mW
300mW
y = 12V
25mA
Para las caractersticas de base comn, la curva de potencia mxima se define mediante el
siguiente producto de cantidades de salida:
(3.18)
leBo se especifica como 50 nA y en las de "encendido" VCE . = 0.3 V. El nivel de hFE tiene un
rango entre 50 y 150 en lc =2 mA Y VCE = 1 V. y un valor .;';nimo de 25 a la mayor corriente
de 50 mA al mismo voltaje.
Ahora definimos los lmites de operacin para el dispositivo y se repiten a continuacin en
el fonnato de la ecuacin (3.17) utilizando h FE = 150 (el lmite superior) e ICEO '" {3ICBO =
= =
(150)(50 nA) 7.5 ,uA. Es cierto que para muchas aplicaciones el 7.5 ,uA 0.0075 mA puede
considerarse como O mA sobre una base aproximada.
Lmites de operacin
7.5,uA :> le :> 200 mA
0.3V:>VcE :>30V
En las caractersticas de pequea seal se proporciona el nivel de h, ({3,,) junto con una
grfica de la forma en que vara con la corriente del colector en la figura 3.23f. En la figura
3.23j se demuestra el efecto de la temperatura y la corriente del colector en el nivel de h FE
({3,,).A temperatura ambiente (25 oC) obsrvese que h FE ({3do) tiene un valor mximo de l en el
rea cercana a 8 mA aproximadamente. Confonne lc se incrementa por arriba de este nivel,
hFEdisminuye a la mitad del valor cuando Ices igual a 50 mA. Tambin puede disminuir a este
nivel si lc disminuye al nivel bajo de 0.15 mA. Como se trata de una curva normalizada. si se
= =
tiene un transistor con f3dc h FE 50 a temperatura ambiente, el valor mximo a 8 rnA es 50.
= =
Cuando [c 50 mA ha disminuido a 50/2 25. En otras palabras, la nonnalizacin revela que
VojJje emisor-base
VCBU
YEBO
'"
5.0 Vdc
3 Colc<:tor
Corriente del colector continua
'e 200 mAdc
R;'~
Di<";'l;J.(in tol"l del di~po~ilivo @T,\=25C Pe 625 mW
Prdjd~ de di~lpJC1{m arriba d~ 25 "C 5,0 m'W"C
e .l,.R.\CTERisTICAS TRMICAS
Caracterstica Smbolo Mximo Lnidad TRANSISTOR DE PROPSITO
R~~isteneia tcrmiea. unin a enc:p,;ul:J.do 833 CW
GENERAL
Rme
NPl'i SILICIO
ReSistencia trmie<l. unin a ambiente R~JA 200 CW
CARACTERiSTlCAS DE APAGADO
Voltaje de ruptura {1} colector-emisor VIBRICEO 30 Vd<:
{le - 1.0 mAde.I E -O}
Capacitanc,a de entrada
("'BE == 0.5 Vdc.l c = Q. f == 100 KHz)
'O pF
7.0
,
i
,
i
,i
I
, ,
i 100
""'- ,
, I ,
5.0
, ~ ! I : !
,
,
~
, ,
i l' 70
, ,."'<'
e .bo
T- E.
""
";: 3.0 :::::::<....
-........... -...........
, . 8-
=
,~
50
30
........ I I
. i / ,,/
:/
/
......... .... ,
~
20 .~ I
. .~. 10.0
V cc = 3 V ~ ! '........
......... /~
. i
i le/lB-lO
7.0 VEB (abieno)
O.sy+-c-I
1.0 I 5.0
0.1 0.2 0.3 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 20 30 40 1.0 2.0 3.0 5.0 10 20 30 50 100 200
Voltaje de polarizacin inversa (V) le- Corriente de colector (mA)
Ib1 ('1
8 -----le =0.5mA
v/ .
V/
.J /
I
I
I
/~
I
/ --
6 ~
~
u
,
, .
O O
0.1 0.2 0.4 2 10 20 40
r Frecuencia"(kHz.)
100 0.1 0.2 0.4 1.0 2.0 4.0 10 20 40 100
(dI (,)
-----
I
e_
'~"
o
20
I
-- ~
o
10
'g"
I
.~ 5.0
:g -j
I . , ~~ ___________ '-~_L- __ ~
, .:::./ 1.0
1 i I
30 I
1.0
0.1 0.2
- 1.0 2.0 5.0 10 0.1 0.2 0.5 1.0 2.0 5.0 10
(O (g)
.
1.0
0.5 =:_--.====:=====~=.
- ._-_ ..
~-;;;,-j-
--------------
0.2 ' -_ _ _
. _ _ _ _ _ _ _ _ _---'
0.1 0.2 0.5 1.0 2.0 5.0 10 0.2 0.5 1.0 2.0 5.0 10
le' Corriente de colector (mA) 1(". Corriente de colector (mAl
(h) (i)
1.0 I
, TJ +\25C
,
VCE=lV _
~
= 1.0
~ ~ i
"
2
+25OC
=
" -g," 0.7
---
.~
~
o
o
o "~
0.5
..- 1
5SOC
'-
.<:;
~
e 0.3
!
I
............ I
"'-
O,
.:::,"'-
0.2
1 ! ,
'- ,,~
'\.'\.
0.1
0.1 0.2 0.3 0.5 0.7 1.0 2.0 3.0
le Corriente de colector (mA)
5.0 7.0 10 20 30 50 70 100
"""200
"
f3
3.10 PRUEBA DE TRANSISTORES
De manera semejante como ocurre con los diodos, existen tres "rutas" que pueden tomarse
para verificar un transistor: trazador de curvas, medidor digital y hmerro.
Trazador de curvas
El trazador de curvas de la figura 1.45 generar una imagen igual a la pantalla de la figura 3.24
una vez que todos los controles se ajusten de manera adecuada. Las pantallas ms pequeas a
la derecha indican la escala que debe aplicarse a las caractersticas. La sensibilidad vertical es
de 2 mA /div, 10 que da por resultado la escala que se ilustra a la izquierda del monitor. La
sensibilidad horizontal es de 1 V /div, 10 que da por resultado la escala que se muestra abajo de
las caractersticas. La funcin de paso indica que las curvas estn separadas por una diferencia
de 10 pA, empezando en Of.1A para la curva de la parte inferior. El ltimo factor de escala que
se proporciona se puede utilizar para detenninar con rapidez la f3ac para cualquier regin de las
caractersticas. Slo multiplique el factor que aparece en pantalla por el nmero de divisiones
entre las curvas lB en la regin de inters. Por ejemplo, determine f3" para un punto Q de le =
7 mAy V CE = 5 V. En esta regin de la pantalla, la distancia entre las curvas lB es de' de una
divisin, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que
2.0"",(
, , !
i I 1:
I
Venieal por
, ! , SO ,(lA divisin
16mA: 2mA
r-
14mAi,
, r e ,70 !lA
,
i, /: I .
,
60 flA Horizontal por
divisin
12mAi
IV
i
r' i I
i
50,(lA
i!
40,uA
Por paso
. 10,(lA
I 30 llA
,
I
20 llA
4mAi
- /3 o gm por
2mAI
i
: !OllA divisin
200
I
Figura 3.24 Respuesta del
!
"
I
trazador de curvas al transistor i . OllA
OmA" I - -~,_.
- -
npn 2N3904.
OV lV 2V 3V 4V 5V 6V 7V SV 9V lOV
r.;:-: : --:::-:::::2->=::=-C=+f=--~-ti========-
1 -8mA IB,=40pA
lc, = 8.2 mA
FlgUra 3.29 Varios tipos de transistores. a) Cortesa de General Electric Company; b) y c) cortesa
de Motorola, lnc.; d) cortesa de International Rectifier Corporation.
lnyeccin de compuesto de
moldeo axial
Dado con proceso de
pasivacin
Estructura de cobre
,/" Encapsulado de epxico
(b)
(,) (e)
e B E NC E
(a) (b)
QI 3 4
Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del mode-
lo del transistor como se especific en el enunciado anterior. Despus, se indica el tipo de
transistor y los valores de los parmetros que se especificarn que se incluyen dentro del pa-
rntesis. La lista de parmetros, como aparece en el manual PSpice, es muy extensa y de hecho
incluye 40 trntinos. Para las necesidades actuales slo es necesario especificar dos parmetros.
Entre stos se incluyen el valor de beta, que se seala como BF, y la corriente de saturacin
inversa IS a un nivel que d por resultado un voltaje base-entisor de aproximadamente 0.7 V
cuando el dispositivo est "encendido".
Los dos enunciados que se mencionaron antes aparecern en la seccin de anlisis por
computadora que se incluye en el captulo 4. Sern los nicos enunciados diferentes de los que
aparecen en el anlisis de diodos del captulo 2. En otras palabras, los elementos nuevos pueden
Problemas 141
f3
14. a) Empleando las caractersticas de las figuras 3.7 y 3.8, determine le si Ves = 10 V VSE ::; 800 rnV.
b) Determine VSE si le::; 5 mA Y Vcs::; 10 V.
e) Repita el inciso b utilizando las caractersticas de la figura 3.10b.
d) Repita el inciso b utilizando las caractersticas de la figura 3.lOc.
e) Compare las soluciones para V BE para los incisos b, c. y d. Se puede ignorar la diferencia si
normalmente se encuentran niveles de voltaje mayores a unos cuantos volts?
15. a) Dada una a dc de 0.998. detennine le si lE::; 4 mA.
b) Determine cxdc si lE = 2.8 mA e lB = 20 p.A.
e) Encuentre lE si lB::; 40 jiA Y u dc es 0.98.
16. Dibuje de memoria la configuracin del transistor en base comn (para npn y pnp) e indique la
polaridad de la polarizacin aplicada y las direcciones de corriente resultantes.
17. Calcule la ganancia de voltaje (Av = V L/V) para la red de la figura 3.12 si Vi =500 mV y R =1 k,Q.
(Los otros valores del circuito permanecen iguaJes.)
18. Calcule la ganancia de voltaje (A" = V L/V) para la red de la figura 3.12 si la fuente tiene una
resistencia interna de 100 Q en serie con Vi"
Problemas 143
CAPTULO
Polarizacin
en dc-BJT
4.1 INTRODUCCIN
(4.2)
(4.3)
Una vez que estn analizadas las primeras redes, la solucin de las siguientes se tornar
ms clara. En la mayora de los casos la corriente base lB es la primera cantidad que debe
determinarse. Una vez que lB se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden
aplicarse para encontrar las cantidades de inters restantes. Las similitudes en el anlisis sern
inmediatamente obvias segn vaya avanzando en este captulo. Las ecuaciones para JB son tan
familiares para una cantidad de configuraciones que una ecuacin puede derivarse de otra slo
cuando sea el voltaje mximo del colector-emisor VCE . La restriccin de mxima potencia se
m"
define por la curva Pe en la misma figura. En el extremo inferior de las escalas se encuentra
m"
la regin de corte, definida por ls'; OJiA, Y la regin de saturacin, definida por VCE '; VCEm '
El dispositivo BJT puede estar en polarizacin para operar fuera de estos lmites mxi-
mos, pero el resultado de tal operacin podra ser un recorte considerable de la vida del dispo-
sitivo, o bien la destruccin del dispositivo. Cuando se confina la regin activa pueden
seleccionarse muchas reas o puntos de operacin diferentes. El punto Q que se elige a menudo
depende del empleo del circuito. De cualquier manera, se pueden considerar algunas diferen- .
lc(mA)
80l1A
/
Cmx 25
,
20
50 IJ-A
15
Saturacin s
10 20 pA
,- -
5
OpA
C
A
5 10 15 20
Corte
Hgura 4.1 Varios puntos de operacin dentro de los lmites de operacin de un transistor.
1. La unin base-entisor debe tener una polarizacin directa (voltaje de la regin p ms positivo)
con un voltaje de polarizacin directa resultante de aproximadaruente 0.6 a 0.7 V.
2. La unin base-colector debe tener una polarizacin inversa (voltaje de la regin n ms
positivo) con un voltaje de polarizacin inversa resultante de cualquier valor dentro de los
lmites mximos del dispositivo.
[Obsrvese que para la polarizacin directa el voltaje a travs de la unin p-n es p-positiva,
ntientras que para la polarizacin inversa es opuesto (inverso) con n-positiva. Este nfasis sobre
la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.]
La operacin en las regiones de corte, saturacin y lineal de las caractersticas del BJT se
ofrecen de la siguiente manera:
Vee
v cc V ee
Re h
L h
RB seal de
Re
~salida RB
L
e c, en ac
+ C
sena! de
enrrada o VCE +
en ac 8+ V eE
C,
V -- E
B+
B
VBE - E
+Vec - lsRB - V BE =O
Ntese la polaridad de la cada de voltaje a travs de RB establecida por la direccin indicada +
de lB' Cuando se resuelve la ecuacin para la corriente lB da por resultado lo signiente: R,
I lB -
- V cc - VBE
RB
lB
~
V BE
'\\
corriente de base es la corriente a travs de R B ' Yde acuerdo con la ley de Ohm dicha corriente
es el voltaje a travs de RB dividido entre la resistenciaRB , El voltaje a travs de RE es el voltaje
... ...
Vcc aplicado en un extremo menos la cada a travs de la unin base-emisor (VBE). Debido a Figura 4.4 Malla base-emisor.
Malla colector~misor
+
La seccin colector-emisor de la red aparece en la figura 4.5 con la direccin de la corriente le
indicada y la polaridad resultante a travs de Re La magnitud de la corriente del colector est
directamente relacionada a lB mediante
(45)
... Es interesante observar que debido a que la corriente de base est controlada por el nivel
Figura 4.5 Malla colector-emisor. de R B y que le est relacionada a lB por la constante {3, la magnitud de le no es una funcin de
la resistencia Re El cambio de Re hacia cualquier nivel no afectar el nivel de lB o de le
mientras se permanezca en la regin activa del dispositivo. Sin embargo, como se ver ms
adelante, el nivel de Re detenninar la magnitud de VCE ' el cual es un parmetro importante.
La aplicacin de la ley de voltaje de Kirchhoff en la direccin del sentido de las manecillas
del reloj alrededor de la malla cerrada indicada en la figura 45 dar por resultado lo siguiente:
y (4.6)
(4.7)
donde VCE es el voltaje colector-emisor y Ve y VE son los voltajes del colector y del emisor a
=
tierra, respectivamente. Pero en este caso, debido a que VE O Y, se tiene que
(4.8)
Adems, ya que
(4.9)
E y que VE = O Y, entonces
... 1.
... (4.10)
Hgura 4.6 Medicin de VCE Y VC'
Tenga presente que los niveles de voltaje como VCE son determinados mediante la coloca-
cin de la punta de prueba roja (positiva) del voltmetro en la terminal del colector y la punta
de prueba negra (negativa), a la terminal del emisor segn se muestra en la figura 4.6. Ve es el
voltaje del colector a la tierra y se mide segn la misma figura. En este caso las dos lecturas son
idnticas, pero en las redes que siguen las dos pueden ser muy diferentes. Comprender la
diferencia entre ambas medidas puede ser muy importante para la localizacin de fallas en las
redes de transistores .
. EJEMPLO 4,1 Determinar lo siguiente para la configuracin de polarizacin fija de la figura 4.7.
a) lB Q e leQ .
b) VeEQ .
c) VByVe
d) VBC'
R,
240 ka
1 salida
+-:-+--;~--- en ac
e, 10 .uF
entrada \
en ac --,1--0------\
\ Va fi= 50
10 .uF
Ftgura 4.7 Circuito de de polarizacin
fija para el ejemplo 4.1.
Solucin
12 V - 0.7 V
a) Ecuacin (4.4): = 47.08 !lA
240kQ
Ecuacin (4.5): le
Q
= {HB Q = (50)(47.08,uA) = 2.35 mA
b) Ecuacin (4.6): VCE = Vee - eRe
Q
= -6.13 V
y el signo negativo revela que la unin tiene polarizacin inversa, como debe Ser para la
amplificacin lineal.
(4.11)
Una vez que le se conoce puede tenerse idea de la corriente mxima posible del colector para el
diseo escogid~, y el nivel bajo el cual debe permanecer si se espera una amplificacin lineal.
Solucin
Vee 12 V
l - = = 5.45mA
e,,, - Re 2.2 kQ
Las caractersticas de salida del transistor tambin relacionan las dos variables le y V CE como
se muestra en la figura 4.11b.
En esencia, se tiene una ecuacin de redes y un conjunto de caractersticas que utilizan las
mismas variables. La solucin comn de las dos sucede donde se satisfacen las restricciones
establecidas por cada una de manera simultnea. Esto es similar a encontrar la solucin para
dos ecuaciones simultneas: una establecida por la red y la otra por las caractersticas del
dispositivo.
Las caractersticas del dispositivo de le en funcin de VCE se ofrecen en la figura 4.Jlb.
Ahora, se debe superponer la lnea recta definida por la ecuacin (4.12) sobre las caractersticas.
El mtodo ms directo para graficar la ecuacin (4.12) sobre las caractersticas de salida es
mediante el hecho de que una lnea recta se encuentra definida por dos puntos. Si se elige que
le sea O mA, entonces se especifica el eje horizontal como la lnea sobre la cual est localizado
un punto. Al sustituir le = O mA en la ecuacin (4.12), se encuentra que
y (4.13)
le (mA)
50 )1A
sf-
7 4Ol1A
6 f/'"
30)1A
5
4
20 )1A
3
!O)1A
2
+
lB = 0}.lA
1"
t
I I
o 5 t 10 15 V CE (V)
lceo
(a) (bl
V =~II~_____~
__~.... p:-u_nt_O..:Q:...._ _ _ I'Q
\I,-----""'~~:;:---
eE
Reotade oru-g'
o V ee
Figura 4.12 Recta de carga
para polarizacin fija.
Ahora, si se elige que V eE sea O V, lo que establece al eje vertical como la lnea sobre la
cual estar definido el segundo punto, se tiene que le est determinado por la siguiente ecuacin:
O = Vee - leRe
e (4.14)
le
le Vee
Vcc - R,
Re
- 1,;
Vee
R,
Vee
punto Q \ 1
"
RJ
Dada la recia de carga de la figura 4.16 y el punto Q definido, calcule los valores requeridos de EJEMPLO 43
Vcc ' Re y RB para la configuracin de polarizacin fija.
60pA
12
10
Solucin
A partir de la figura 4.16
Va = Vcc = 20V e le = O mA
Vcc
le = - - y VeE = OV
Re
V 20 V
y Re = -ee- = = 2kf.!
le lOmA
y 20V - 0.7 V
= 772kQ
25 pA
- -
L.
" o~--1)II---+--'----I
e,
Malla emisor-base
La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica
en la figura 4.18. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de
las manecillas del reloj dar por resultado la siguiente ecuacin:
(4.15)
Recuerde del captulo 3 que
lE = (f3 + I)IB (4.16)
Sustituyendo por lEen la ecuacin (4.15) resultar
V cc - laRB - VBE - (f3 + I)laRE = O
La agrupacin de los trminos ofrecer lo siguiente:
-IB(RB + ({3 + I)RE) + Vcc - VBE = O
Multiplicando por (-1) se tiene
IB(RB + ({3 + I)R E) - Vcc + VBE = O
con IB(R B + (f3 + I)R E) = Vee - V BE
y resolviendo para lB da
+ (4.17)
Ntese que la nica diferencia entre esta ecuacin para lB Yla que se obtuvo para la configura-
... cin de polarizacin fija es el trmino (f3 + I)RE.
Existe un resultado interesante que puede derivarse a partir de la ecuacin (4.17), si la
Figura 4.18 Malla base-emisor. ecuacin se utiliza para dibujar una red en serie que pudiera resultar en la misma ecuacin, que
es el caso de la red de la figura 4.19. La solucin para la corriente lB dar por resultado la figura 4.20 Nivel reflejado de
misma ecuacin obtenida. Obsrvese que adems del voltaje de la base al emisor VBE , el impedancia de RE'
resistor RE se refleja de regreso al circuito de entrada de la base por un factor ({3 + 1). En
otras palabras, el resistor del emisor, que fanna parte de la malla colector-emisor, "'aparece
como" ({3 + I)REen la malla de la base al emisor. Debido a que {3 es normalmente 50 o ms,
el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la
configuracin de la figura 4.20,
(4.18)
La ecuacin 4.18 puede ser de utilidad en el anlisis que seguir a continuacin. Ofrece
una forma relativamente sencilla para recordar la ecuacin (4.17). Utilizando la ley de Ohm, se
sabe que la corriente a travs de un sistema es el voltaje dividido entre la resistencia del circuito.
Para el circuito de la base al emisor, el voltaje neto es Vcc - VBE " Los niveles de resistencia son
RB ms RE reflejado por ([3 + 1). El resultado es la ecuacin (4.17).
Malla colector-emisor
La malla colector-emisor est dibujada de nuevo en la figura 4.21. La ley de voltaje de Kirchhoff
para la maHa indicada en la direccin de las manecillas del reloj dar por resultado
y (4.21)
o (4.22)
(4.23)
o (4.24)
d) Ve
e) VE'
f) VB' 2 kQ
g) VBC
430 k.Q
10,uF
v, o~--':)II-_'-- _ _-I P=50
1 ka I4o,uF
Figura 4.22 Circuito de polarizacin con
estabilizacin en emisor para el ejemplo 4.4. "=" ":'"
Solucin
Vee - VBE 20V - 0.7 V
a) Ecuacin (4.17): lB = _----="----.!?OC.-_ = - - - - - - -
RB + (f3 + I)R E 430 kO + (51)(1 kQ)
19.3 V
= = 40.1)lA
481 kO
b) le = f3IB
= (50)(40.1 !lA)
;: 2.01 mA
e) Ecuacin (4.19): VCE = Vee - le(Re + RE)
= 20 V - (2.01 mA)(2 kO + 1 kQ) = 20 V - 6.03 V
= 13.97 V
d) Ve = Vec - leRe
= 20 V - (2.01 mA)(2 kO) = 20 V - 4.02 V
= 15.98 V
e) VE = Ve - VCE
= 15.98 V - 13.97 V
= 2.01 V
o VE = IpRE ;: leRE
= (2.01 mA)(1 kO)
= 2.01 V
f) VB = VBE + VE
=0.7V + 2.01 V
= 2.71 V
g) VBC = VB - Ve
= 2.71 V - 15.98 V
= -13.27 V (con polarizacin inversa como se requiere)
Prepare una tabla y compare las corrientes y voltajes de polarizacin de los circuitos de la EJEMPLO 4.5
figura 4.7 y la figura 4.22, para el valor dado de f3 = 50 Y para un nuevo valor de f3 = 100.
Compare tambin los cambios en /c y VCE para el mismo incremento en f3.
Solucin
Si se utilizan los resultados calculados en el ejemplo 4.1 y se repiten para un valor de f3 = 100,
se genera.Jo siguiente:
f3
Se aprecia un cambio del 100% en la coniente del colector de BJT debido al cambio del 100%
en el valor de f3. /B es el mismo y VCE disminuye 76%.
Utilizando los resultados del ejemplo 4.4 y despus repitindolos para un valor de f3 =
100, tia lo siguiente:
Ahora, la coniente del colector del BIT se incrementa aproximadamente 81% debido al 100%
de incremento en f3. Ntese cmo lB disminuye, y ayuda a mantener el valor de le o por lo
menos reduce el cambio total en /e debido al cambio en f3. El cambio en VCE ha cado cerca del
35%. La red de la figura 4.22 es, por tanto, ms estable que la de la figura 4.7 para el mismo
cambio en f3.
Nivel de saturacin
El nivel de saturacin del colector o la coniente mxima del colector para un diseo de
polarizacin en emisor puede determinarse si se utiliza el mismo mtodo aplicado para la
configuracin de polarizacin fija: se aplica un corto circuito entre las terminales del colector-
emisor como se muestra en la figura 4.23, y luego se calcula la coniente del colector resultan-
te. Para la figura 4.23:
(4.25)
= 6.67mA
que es ms o menos el doble del nivel de IC para el ejemplo 4.4.
Q
L~ seleccin de le = O mA da
(4.26)
(4.27)
como se muestra en la figura 4.24. Los diferentes niveles de lB desplazarn, desde luego, el
punto Q hacia arriba o hacia abajo de la recta de carga. Q
Figura 4.25 Configuracin de polarizacin por divisor de voltaje. Figura 4.26 Definicin del punto Q para la configuracin
de polarizacin por divi,sor de voltaje.
circuito que fuera menos dependiente o, de hecho, independiente de la beta del transistor. La
red a la que nos referimos es configuracin de polarizacin por divisor de voltaje de la figura
4.25. Si se analiza sobre una base exacta la sensibilidad a los cambios en beta, resulta ser muy
pequea. Si los parmetros del circuito se eligen adecuadamente, los niveles resultantes de
1CQ y de V CEQ pueden ser casi totalmente independientes de beta. Recuerde que en anlisis
anteriores el punto Q estaba definido por un nivel fijo de leo y de VCEQ ' como se muestra en la
figura 4.26. El nivel de ISQ cambiar con el cambio en beta, pero el nunto de operacin definido
sobre las caractersticas por leQ y VCEQ puede permanecer fijo si se utilizan los parmetros
adecuados del circuito.
Como antes se observ, existen dos mtodos que pueden aplicarse para analizar la confi-
guracin del divisor de voltaje. El motivo principal para elegir los nombres en esta configura-
cin ser ms obvio en el anlisis que sigue. El primero que vamos a demostrar es el mtodo
exacto que puede aplicarse en cualquier configuracin de divisor de voltaje. Al segundo se le
llama mtodo aproximado y puede introducirse slo si son satisfechas las condiciones espec-
ficas. El mtodo aproximado permite un anlisis ms directo con un mayor ahorro en tiempo y
en energa. Tambin es ms til en el modo de diseo que ser descrito en una seccin poste-
rior. En conjunto, el mtodo aproximado puede aplicarse a la mayora de las siruaciones y, por
tanto, debe ser examinado con el mismo inters que el mtodo exacto.
Anlisis exacto
El lado de entrada de la red de la figura 4.25 puede volver a dibujarse segn se muestra en la
figura 4.27 para el anlisis en de. La red equivalente Thvenin a la izquierda de la terminal de
la base puede encontrarse de la siguiente manera:
(4.29)
+ +
Despus se vuelve a dibujar la red Thvenin como se muestra en la figura 4.30 e lB Q
puede calcularse al aplicar primero la ley de voltaje de Kirchhoff en la direccin de las manecillas
del reloj para la malla que se indica:
Aunque la ecuacin (4.30) aparece al principio diferente de las que se desarrollaron antes,
obsrvese que el numerador es, una vez ms, una diferencia de dos niveles de voltaje y que el
denominador es la resistencia de la base ms el resistor de emisor reflejado por (/3 + 1), cierta-
B mente muy similar a la ecuacin (4.17).
Una vez que lB se conoce, las cantidades restantes de la red pueden establecerse de la
+
misma manera como fueron desarrolladas para la configuracin de polarizacin en emisor.
Esto es,
(4.31)
Figura 4.30 Insercin del circuto que es exactamente la misma que la ecuacin (4.19). Las ecuaciones restantes para VE' Ve y VB
equivalente de Thvenin. son las mismas que se obtuvieron para la configuracin de polarizacin en emisor.
+22 V
10 kQ
39 kQ
IOpF
" ----nI--+-------'--1
3.9 k.Q
(3.9 ka)(22 V)
= 39 Ka + 3.9 Ka
=2V
ETh - VBE
La ecuacin (4.30) : lB = ---"'----"=---
RTh + ([3 + l)R E
2V-0.7V 1.3 V
= =-------
3.55 ka + (141)(1.5 kQ) 3.55 ka + 211.5 kQ
= 6.05)lA
le = [3lB
= (140)(6.05 )lA)
= O.8SmA
La ecuacin (4.31): VCE = Vcc -lc(Rc + RE)
= 22 V - (0.85 mA)(10 kQ. + 1.5 kQ)
= 22 V - 9.78 V
= 12.22 V
Anlisis aproximado
La seccin de entrada de la configuracin del divisor de voltaje se representa por la red de la
figura 4.32. La resstenciaR es la resistencia equivalente entre la base y tierra para el transistor
con un resistor de emisor RE' Recuerde que, como se vio en la seccin 4.4 [ecuacin (4.18)], la
resistencia reflejada entre la base y el emisor est definida por R = ([3 + I)R E . Si R es mucho
mayor que la resistencia R2 , la comente lB ser mucho menor que 12 (la comente siempre
busca la trayectoria de menor resistencia), e 12 ser aproximadamente igual a 1]. Si se acepta la
aproximacin de que lB es esencialmente cero comparada con II o /2' entonces 1] :;;:: 12 YR] YR2
pueden considerarse elementos en serie. El voltaje a travs de R" que en realidad es el voltaje
1, ~ R,
--
1,
+
I
:,
I
1....
1, r
-....-
R, t
v,
~
-
I
!
II
I .'-
....
R,
I
R R2
(11 ~:d2)
Figura 4.32 Circuito de
polarizacin parcial para calcular
el voltaje de base aproximado VB "
(4.32)
Debido a que R, = ({3 + I)R E", {3R E, la condicin que definir, en caso que pueda aplicarse
a la aproximacin, ser la siguiente:
(4.33)
I VE = V B - V BE (4.34)
I lE = VE
RE
I (4.35)
e
I lc o '" lE
I (4.36)
(4.37)
Ntese en la secuencia de clculos desde la ecuacin (4.33) a la ecuacin (4.37) que beta
no aparece y que lB no fue calculada. El punto Q (segn se determin mediante lco y V CE ) es
por tanto independiente del valor de beta. Q
EJEMPLO 4.8 Repita el anlisis de la figura 4.31 utilizando la tcnica aproximada y compare las soluciones
para lc y para VCE .
Q o
Solucin
Probando:
{3RE ;:, IOR,
(140)(1.5 ka) ;:, 10(3.9 ka)
210 ka ;:, 39 ka (satisfecha)
La ecuacin (4.32):
(3.9 ka)(22 V)
=
39 ka + 3.9 ka
= 2V
La ecuacin (4.34): VE = VB - V BE
= 2 V - 0.7 V
== 1.3 V
1.3 V
= 0.867 mA
\.5kQ
= 22 V - 9.97 V
= 12.03V
contra 12.22 V obtenido en el ejemplo 4.7.
Sin duda, los resultados paraJe y para VCEQ se encuentran cercanos, y si se toma en cuenta
la variacin real en los valores de Is parmetros, puede considerarse tanto a unO Como al otro.
Mientras ms grande es el nivel de R comparado con R2 , ms cercana ser la solucin aproxi-
mada sobre la exacta. El ejemplo 4.10 hace una comparacin sobre las soluciones a un nivel
muy por debajo de la condicin establecida por la ecuacin (4.33).
Repita el anlisis exacto del ejemplo 4.7 si f3 se reduce a 70 y compare las soluciones para leQ y EJEMPLO 4.9
para V CEQ '
Solucin
Este ejemplo no trata de la comparacin de los mtodos exactos en funcin de uno aproxima-
do. sino de probar cunto se mover el punto Q si el nivel de f3 se corta por la mitad. RTh y ETh
son los mismos:
RTh = 3.55 kQ, ETh = 2 V
ETh - V BE
lB = --~_-"."--
RTh + (f3 + I)R E
2 V - 0.7 V 1.3 V
;;;; ;;;;
= 11.81 JA
le Q = f3I B
= (70)(11.81 JA)
= 0.83 mA
= 12.46 V
f3
140 0.85 mA 12.22 v
70 0.83 mA 12.46 V
Los resultados muestran claramente la relativa insensibilidad del circuito hacia el cambio en f3.
Aunque f3 se corte drsticamente a la mitad, de 140 a 70, los niveles de ICQ y de V CE son en
esencia los mismos. Q
EJEMPLO 4.10 Determine los niveles de IC Q y de VCE para la configuracin del divisor de voltaje de la figura
4.33, utilizando las tcnicas exacta y ~proximada para comparar las soluciones. En este caso
las condiciones de la ecuacin (4.33) no sern satisfechas, pero los resultados revelarn la
diferencia de la solucin si se ignora el criterio de la ecuacin (4.33).
18 V
?
5.6 k,Q
>82 k!2
t 1C 10:1.tF
Q
o "o
+
" o~~--Il'l--~-+~~~-I V CEQ f3 = 50
10 ~F "..
22kQ
1.2 ka
Solucin
Anlisis exacto:
La ecuacin (4.33): f3R E ~ IOR 2
(50)(1.2 kQ) ~ 10(22 kQ)
60 kn 'f. 220 kQ (no satisfeciUl)
RTh = R, IIR2 = 82 knl122 kn = 17.35 kQ
22 kQ(l8 V)
= - - - - - - = 3.81 V
82 kQ + 22 kQ
ETh - V
BE
3.81 V - 0.7 V 3.11 V
lB = --=--""-- =-------- =
RTh + (f3 + I)RE 17.35 kQ + (51)(1.2 kn) 78.55 kQ
= 39.6 }lA
3.11 V
= 2.59 mA
1.2 ill
= 3.88 V
Los resultados revelan la diferencia entre las soluciones exacta y aproximada. le es aproxima-
damente 30% ms grande con la solucin aproximada; mientras que VCE es msQo menos 10%
menor. Los resultados son notablemente diferentes en cuanto a magnitu~, pero aunque [3R E es
slo tres veces ms grande que R 2 , los resultados son todava cercanos uno del otro. Sin embar-
go, para el futuro el anlisis ser dictado por la ecuacin (4.33) para asegurar una similitud
entre las soluciones exacta y aproximada.
(4.38)
(4.39)
y (4.40)
El nivel de lB desde luego se determina mediante una ecuacin diferente para las configuracio-
nes de polarizacin por divisor de voltaje y de polarizacin en emisor.
Malla base-emisor
La figura 435 muestra la malla base-emisor para la configuracin de retroalimentacin de
voltaje, La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las
manecillas del reloj dar por resultado
Vee - I~Re - IsRB - VBE - I~E = O
Vee
J+ Re
Re
- +
-
-tl~
~
RB -tIc
+
(
e,
o VO
Vee
"F ct ;!: ti;
lB ~
',o---U-
e,
VeE +
V
SE _ >
-t lE ) +
RE
-
"- ",,.
... Figura 4.35 Malla bas~misor para la
Figura 4.34 Circuito de polarizacin de de con retroalimentacin de voltaje. red de la figura 4.34.
(4.41)
El resultado es muy interesante en cuanto a que el formato es muy similar a las ecuaciones
para lB obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia
entre los niveles disponibles de voltaje, mientras que el denominador es la resistencia de la
base ms los resistores del colector y del emisor reflejados por beta, Por tanto, la trayectoria
de retroalimentacin da por resultado un reflejo de la resistencia Re de regreso al circuito de
entrada, muy similar al reflejo de RE'
En general, la ecuacin para lB ha tenido el siguiente formato:
V'
1 =----
B R B + f3R'
En general, mientras ms grande sea f3R' comparado con RB , menor ser la sensibilidad de le
a las variaciones en beta. Obviamente, si f3R' "" RB Y RB + f3R'" f3R', entonces Q
e lCQ es independiente al valor de beta. Debido a que R' normalmente es mayor para la confi-
guracin de retroalimentacin de voltaje que para la configuracin de polarizacin en emisor,
la sensibilidad a las variaciones en beta ser menor. Desde luego, R' es cero ohms para la
configuracin de polarizacin fija y por tanto bastante sensible a las variaciones en beta.
Malla colector-emisor
La malla colector-emisor para la red de la figura 4.34 se presenta en la figura 4.36. La aplicacin
de la ley de voltaje de Kirchhoff para la malla indicada en la direccin de las manecillas del
reloj dar por resultado
IERE + VCE + I~Re - Vee = O
Determinar los niveles de reposo de le Q y de V CE Q para la red de la figura 4.37. EJEMPLO 4,11
Solucin
Ecuacin (4.41):
\O V - 0.7 V
= ---------
250 k.Q + (90) (4.7 ka + 1.2 ka) IOV
9.3 V 9.3 V
=------= 4.7kn
250 ka + 531 ka 781 k.Q
= 11.91 p.A
ICQ = f3IB = (90) (11.91 J.A)
= 1.07mA 10 .uF
= 10V - 6.31 V
= 3,69 V Ftgura 4.37 Red para el ejemplo 4.11.
EJEMPLO 4.12 Repetir el ejemplo 4.11 utilizando una beta de 135 (50% ms que en el ejemplo 4.11).
Solucin
Es importante observar en la solucin para lB en el ejemplo 4.11, que el segundo trmino en el
denominador de la ecuacin es mayor que el primero. Recuerde que en uno de los anlisis
anteriores, mientras mayor es este segundo trmino comparado con el primero, menor ser la
sensibilidad a los cambios en beta. En este ejemplo, el nivel de beta se incrementa en 50%, lo
cual har que aumente la magnitud de este segundo trmino an ms comparado con el prime-
ro. Sin embargo, es ms importante observar en estos ejemplos que una vez que el segundo
trmino es relativamente ms grande comparado con el primero, la sensibilidad a los cambios
en beta resulta ser significativamente menor.
Resolviendo para lB da
9.3V 9.3 V
= =
250 ka + 796.5 kQ 1046.5 ka
8.89 J1.A
e leQ = f3IB
= (135)(8.89 J1.A)
= 1.2mA
con VaQ = Vce - Ic(Rc + RE)
= 10 V - (1.2 mA)(4.7 ka + 1.2 ka)
= 10 V - 7.08 V
= 2.92 V
Aunque el nivel de {3 se increment 50%. el nivel de leQ nicamente se elev al 12.1 %,
mientras que el nivel de VeEQ decay aproximadamente 20.9%. Si la red fuera un diseo de
polarizacin fija, un incremento del 50% en {3 hubiera causado un aumento del 50% en le y
un cambio drstico en la localizacin del punto Q. Q
3.3 kU
lO tF
91 kO llOkO
r-"-.........,....-4V\I\,-+--I{-c---o "
R, R,
1OtF'
1OtF I.,..
" <>---}II---+.--------I P=75
51OkO
I
":"
50
tF
Vcc - VBE
lB ;
RB + 3(.Re + RE)
18 V - 0.7 V
=-------------------------
(91 kQ + 110 kQ) + (75)(3.3 kQ + 0.51 kQ)
17.3 V 17.3 V
; =----
201 kQ + 285.75 kQ 486.75 kQ
; 35.5 !lA
le = j3IB
= (75)(35.5 !lA)
; 2.66mA
Ve ; Vcc - I~Re ;: Vce - leRe
= 18 V - (2.66 mA)(3.3 kQ)
; 18 V - 8.78 V
= 9.22 V
Condiciones de saturacin
Utilice la aproximacin de 1~ = le que es una ecuacin para la corriente de saturacin, y resulta
ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarizacin en
emisor. Esto es
(4.43)
Re 4.7 kQ
J= 120
e,
Figura 4.39 Retroalimentacin en
colector con RE'" On.
Solucin
a) La ausencia de RE reduce la reflexin de los niveles resistivos slo al de Re y la ecuacin
para l. se reduce a
V cc - V' E
lB =
RB + f3Rc
20 V - 0.7 V 19.3 V
= =
680 kQ + (120)(4.7 kQ) 1.244 MQ
= 15.51 }lA
ICQ = f31. = (120)(15.51}lA)
= 1.86 mA
VCEQ = Vcc - leRe
= 20 V - (1.86 mA)(4.7 kQ)
= 11.26 V
b) VB = VBE = 0.7 V
Vc = VCE = 11.26 V
VE = O V
V. C = VB - VC = 0.7 V - 11.26 V
= -10.56 V
1.2 kQ
c,
......---l{---o '"
1OLF
c,
/Jo 45
Solucin
La aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj para
la malla base-emisor dar por resultado
La sustitucin genera
9 V - 0.7 V
lB = 100kQ
8.3 V
= 100 kQ
= 83 .lA
le = f31B
= (45)(83 .lA)
= 3.735 mA
Ve = -leRe
= -(3.735 mA)( 1.2 kQ)
= -4A8 V
VB = -lsRB
= -(83 .lA)(100 kQ)
= -8.3 V
C,
" 0---1)1---.----1
IOpF
C,
~-I\-(- - ' o v,
IOpF
VEE -20V
Solucin
La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada dar por resultado
-IBRB - V BE - lE + V EE = O
pero lE = (f3 + l)IB
y VEE - VBE - (f3 + 1)lsRE. - lsRB = O
con
20 V - 0.7 V
lB = --------
240 kQ + (91)(2 kQ)
19.3 V 19.3 V
= 240 kQ + 182 kQ
=----
422 kQ
= 45.73 )lA
le = f3l s
= (90)(45.73 )lA)
= 4.12 mA
-VEE + IE + V CE = O
pero lE = (f3 + l)ls
y V CE = V EE - (f3 + l)lsRE
Q
Determine el voltaje V eB y la corriente 'B para la configuracin de base comn de la EJEMPLO 4.17
figura 4.42.
"~~
"R,
Vu
r~~~
4V Vec lOV
...
Figura 4.42 Configuracin de base comn.
Solucin
La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada da
4 V - 0.7 V
= 2.75 mA
1.2 ka
-VCB + leRc - V ee =O
Y V CB = Vec - lcR-c con le ~ lE
= 3.4 V
lB =
f3
2.75 mA
=
60
= 45.8 !lA
El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicacin del teorema de Thvenin
para detenninar las incgnitas deseadas.
Vcc =+20V
Re 2.7Hl
R, 8.2kQ e,
e ,;
,{ o v"
e, 10 ..LF
B
v, o
1: ~
.Jl=12ij
10 IlF
E
R, 2.2kn
RE 1.8kn
Solucin
La resistencia y voltaje Thvenin se calculan para la red a la izquierda de la terminal de la base.
como se muestra en las figuras 4.44 y 4.45.
8.2kil
>~~~~~~----~--~--QB
JI1 +
8.2 k.!l
Vec + VEE 20 V + 20 V 40 V
1= = =---
R + Rz 8.2 ka + 2.2 ka 10.4 kQ
= 3.85 mA
Luego la red puede ser redibujada segn se muestra en la figura 4.46, donde la aplicacin
de la ley de voltaje de Kirchhoff da por resultado
Sustituyendo lE = (J + 1)18 da
Va - ETh - VBE - (J + I)IBRE - IBRTh = O
VEE - ETh - VBE
e
RTh + (J + I)R E
20 V - 11.53 V - 0.7 V
1.73 ka + (121)(1.8 kQ)
7.77 V
=----
219.53 ka
= 35.39 j.iA
le = JIB
= (120)(35.39 lA)
= 4.25 mA
Ve = Vcc - eRe
= 20 V - (4.25 mA)(2.7 ka)
= 8.53 V
VB = -ETh - IsRTh
= -(11.53 V) (35.39 LA)(1.73 ka)
= -11.59 V
I Ru"" = V
R
IR
I (4.44)
EJEMPLO 4.19 Dadas las caractersticas del dispositivo de la figura 4.47a, determinar Vce RB y Rc para la
configuracin de polarizacin fija de la figura 4.47b.
lB = 4O).IA
Q
~~~~-
Solucin
De la recta de carga
V cc = 20 V
20 V
y = 2.5 ka
8 mA
Vcc - VBE
lB = RB
Vcc - VBE
con RB =
lB
21l V - 1l.7 V 19.3 V
= 4OJA
= 40 JA
= 482.5 ka
lB = 41.1 !lA
la cual se encuentra dentro del 5% del valor especificado.
Dado ICQ = 2 mA y VCEQ = 10 V, determinar R y Rc para la red de la figura 4.48. EJEMPLO 420
v
!OF
',o-----~r----+-------~
8 kil
1.2kQ
Solucin
18 V - 12.4 V
y
2 mA
= 2.8 kQ
Los valores estndar comerciales ms cercanos a R son 82 kQ Y 91 kQ. Sin embargo, el
empleo de la combinacin en serie de los valores estndar de 82 kQ Y 4.7 kQ. = 86.7 kQ
resultara en un valor muy cercano al nivel de diseo.
r-------~--~28V
Solucin
28 V - 18 V
= 4 mA
= 2.5 ka
Vee 28 V
y 3.5 ka
RE = le", = 8 mA =
RE = 3.5 ka - Re
= 3.5 kQ - 2.5 kQ
= 1 ka
le 4 mA
lB = -Q- = - - = 36.36 J1A
Q f3 110
con
= - - - - - (lll)(l ka)
36.36 J1A
27.3 V
=---- 111 ka
36.36 J1A
= 639.8 ka
El anlisis que sigue presenta una tcnica para el diseo de un circuito completo, pensado
para operar en un punto de polarizacin especfico. A menudo, las hojas de especificaciones
del fabricante ofrecen infonnacin sobre un punto de operacin sugerido (o regin de operacin)
para un transistor en particular. Adems, los otros componentes del sistema conectados a una
etapa de amplificacin dada pueden definr tambin la excursin de la corriente, la excursin
del voltaje, el valor del voltaje de la fuente comn, y as sucesivamente para el diseo.
En la prctica real, muchos otros factores deben considerarse, porque pueden afectar la
seleccin del punto de operacin que se desea obtener. Sin embargo, por el momento nos
concentraremos en la determinacin de los valores de los componentes para encontrar un punto
de operacin especfico. El anlisis estar limitado a las configuraciones de polarizacin en
emisor y a la de polarizacin por divisor de voltaje. aunque el mismo procedimiento puede
aplicarse a una variedad de otros circuitos de transistores.
R, c,
'"---tI--
T+
salida
deac
C, 1OtF
entrada \
de ac ----,I----+-----t
VB 2N4401
10 iF (p. 150)
EJEMPLO 422 Determine los valores de los resistores para la red de la figura 4.50 para el punto de operacin
y el voltaje de la fuente de alimentacin.
Solucin
VE VE 2 V
RE = - '" - - = - - = 1 kQ
lE lc 2mA
le 2 mA
1 = -- = = 13.33 }lA
B f3 150
V Vec-VBE-VE 20 V - 0.7 V - 2 V
RB = -R' - = --~--~~---=- =
lB lB 13.33 }lA
",1.3MQ
Vcc = 20 V
I C,
le, = !O rnA 't " - - - J L - - salida
+ ,- deac
C, 1O'
entrada ___ \
de ac ~f---1~----I
V CEQ =8V (3(mn) = 80
1O'
VE VE 2 V
RE =- - - = 200Q
lE le lO mA
= lkQ
VB = VBE + VE = 0.7 V + 2 V = 2.7 V
La sustitucin da
Ro $,),(80)(0.2 kQ)
1.6 kQ
0.6 kQ)(20 V)
Vs = 2.7 V
R] + 1.6 ka
y 2.7R] + 4.32 ka = 32 ka
2.7R] = 27.68 ka
.....
OV - 68 k,Q
1...
hFE = 125
- OV
Ic(mA)
r----------------------------~~A
71-
le"" == 6.1 mA,l-__________________ 50 !lA
6~
5~~--~~-----------------------40~
4~~--~~~--------- 30 I-lA
3 ~
,r--------=::""'::::~:-------- 20~A
2
__------------------------~~----- lO~A
1 ~ I,=O~
2 t 3 4 5
Vcc = 5 V
ICEO=OmA
(b)
El diseo ideal para el proceso de inversin requiere que el punto de operacin conmute
de corte a la saturacin, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para
estos propsitos se asumir que 1C = 1CEO = OmA cuando lB = O pA (una excelente aproximacin
de acuerdo con las mejoras de las tcnicas de fabricacin), como se muestra en la figura 4.52b.
=
Adems, se asumir que VCE = VCE,,, OV en lugar del nivel tpico de 0.1 a 0.3 V.
Cuando Vi;;: 5 V, el transistor se encontrar "encendido" y el diseo debe asegurar que la
red est saturada totalmente por un nivel de lB mayor asociado con la curva lB' que aparece
cerca del nivel de saturacin. La figura 4.52b requiere que lB > 50 pA. El nivel de saturacin
para la corriente del colector y para el circuito de la figura 4.52a est definido por
CC
V
1 =---- (4.45)
C sa, R
C
Por 10 mismo, para el nivel de saturacin se debe asegurar que la siguiente condicin se
satisfaga:
(4.46)
Vi - 0.7 V 5 V - 0.7 V
lB = = = 63 J.1A
RB 68 kQ
V ee 5 V
e 1
c,~,
=-~
R = '" 6.1 mA
e 0.82 kQ
6.1 mA
- - - - = 48.8 .tA
125
la cual es satisfecha. Es cierto que cualquier nivel de lB mayor que 60 .tA pasar a travs del
punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.
Para Vi = OV'/B = O.tA, y dado que se est suponiendo que le = ICEO = OmA,el voltaje cae
a travs de Rc como 10 determin VRc = eRe = O V, dando por resultado Ve = +5 V para la
respuesta indicada en la figura 4.52a.
Adems de su contribucin en los circuitos lgicos de las computadoras, el transistor se
puede utilizar como un interruptor, si se emplean los extremos de la recta de carga. En la
saturacin la corriente lc es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de
resistencia entre las dos tenninales detenninado por
0.15 V
R = - - - = 24.60.
'" 6.1 mA
el cual es un valor relativamente bajo y ::: O Q cuando se coloca en serie con resistores en el
rango de los kilohms.
V 5 V
R con, = -ee- = =~Q
l CEO O mA
resultando en la equivalencia de circuito abierto. Para un valor tpico de leEO = 10 LA, la
magnitud de la resistencia de corte es
v,
IOV IOV
hFE = 250
v
Solucin
En la saturacin:
l =
e'al
y 10 mA =
IOV
as que Re = = 1 kQ
10 mA
En la saturacin:
l 10 mA
lB '" ~ = = 40 LA
f3"" 250
lB = Vi - 0.7 V
RB
v, - 0.7 V 10 V - 0.7 V
; - - - - - - ; 62 !lA
RB 150 kQ
I tencendido = t r + td I (4.47)
1009,
909', - - - - - - - - - _1- _ _
I
I
I I
lOge ,- I - - - - - - - - - -1- - - -1- -
- -' -
1,
o ,
,
,
,
1,
--+<
,
1,
--+<,
', -
I[ ,-
I
,- ~,
,
tapagado
,_
tencendido
Figura 4.56 Definicin de los intervalos de tiempo de una forma de onda de pulso.
El tiempo total que requiere un tra.'1sistor para cambiar del estado "encendido" al "apaga-
do" se le conoce como tapagado y se define as
(4.48)
t.l" = 120 ns
Id = 25 ns
1, = 13 ns
y I
f =
12 ns
as que tencendido = I, + Id = 13 ns + 25ns=38ns
y tl.l.?agadQ I , + I
f
= 120 ns + 12 ns 132 nS
Al comparar los valores anteriores con los siguientes parmetros de un transistor de conmutaCin
BSV52L, se observa una de las razones para elegir un transistor de conmutacin cuando surge
la necesidad de ste.
t encendido = 12 ns y t apagado == 18 os
Las conexiones adecuadas para medir VaE aparecen en la figura 4.57. Obsrvese que
la punta de prueba roja (positiva) se encuentra conectada a la base para un transistor npn y la
negra (negativa) al emisor. Cualquier lectura totalmente diferente del nivel esperado de ms o
menos 0.7 Y, como O Y, 4 Y O 12 Y, o si es negativo el valor se debe sospechar de l; por lo
mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistor pnp pueden
usarse las mismas conexiones, pero debe esperarse una lectura negativa.
.:::0.7 V Si Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las
o::O.3VGe caractersticas generales de un BJT,con los niveles de VCEen la vecindad de 0.3 V que sugieren
un dispositivo saturado, una condicin que no debe existir a menos que se est usando como
interruptor. Sin embargo:
Para el amplificador tpico a transistor que est en la regin activa, V CE est por lo
general entre el 25 y el 75% de V cc"
~ ~
0.3 V = satu"cin
~ O O v = estado de corto circuito
\ (J) o de conexin pobre
~ + - Normalmente unos cuantos volts
~ -------Va) o ms
+~
del emisor. o bien una conexin en la mal1a del circuito del colector-emisor o base-emisor
est abierta como en la figura 4.59. haciendo le O mA y VRe = O V. En la figura 4.59 la
punta de prueba negra del vlmetro est conectada a la tierra comn de la fuente y la roja a lc=OmA Re
la terminal inferior del resistor. La ausencia de una corriente del colector y de la cada de
conexin ___ ~
voltaje resultante a travs de Re darn por resultado una lectura de 20 V. Si el medidor est abierta
conectado a la terminal del colector del BJT. la lectura ser de O V. porque V ee est blo- I
queado del dispositivo activo por un circuito abierto. Uno de los errores ms comunes en ----/
la experiencia de laboratorio es el uso del valor errneo de la resistencia para un diseo 20 v
dado. Imagine el impacto del uso de un resistor de 680 Q para Ra en lugar del valor de
diseo de 680 ka. Para V cc;;:;: 20 V Y una configuracin de polarizacin fija, la corriente
. de base resultante seria
20 V - 0.7 V
= 28.4 mA
680 Q Figura 4.59 Efecto de una
conexin pobre o un dispositivo
en lugar del valor deseado de 28.4 pA, una diferencia significativa! daado.
Una corriente base de 28.4 mA es cierto que colocara al diseo en una regin de
saturacin y es posible que se dae el dispositivo. Ya que los valores reales de los resistores
a menudo son diferentes de los valores de los cdigos de color nominales (recuerde que
los valores de tolerancia de los resistores), es una buena inversin de tiempo hacer la
medicin de un resistor antes de insertarlo en la red. El resultado ser tener valores reales
ms cercanos a los niveles tericos y cierta seguridad de que el valor correcto de la resis-
tencia se utiliza.
Habr momentos en que surgir la frustracin. Se habr verificado el dispositivo en un
trazador de curvas u otro instrumento para probar BJT y parecer correcto. Todos los niveles
de los resistores parecen adecuados, las conexiones se ven slidas y se ha aplicado la fuente
adecuada de voltaje, qu sigue? Ahora, la persona encargada de resolver el problema debe
esforzarse para lograr un mayor nivel de sofisticacin. Podra ser que la conexin interna
entre el cable y la conexin final de una punta est daada? Cuntas veces el simple hecho
de tocar una punta crea una situacin "'correcta o incorrecta" entre las conexiones? Quiz la
fuente fue encendida y ajustada en el voltaje correcto. pero el control de limitacin de co-
rriente se dej en cero, evitando el nivel adecuado de corriente segn lo demanda el diseo
de la red. Obviamente, mientras ms sofisticado es el sistema, ms extenso el rango de
posibilidades. En cualquier caso. uno de los mtodos ms efectivos para verificar la opera-
cin de una red es probando varios niveles de voltaje respecto a la tierra y al conectar la
punta de prueba negra (negativa) de un vlmetro a tierra y "tocando" las terminales impor-
tantes con la punta de prueba roja (positiva). En la figura 4.60, si la punta roja se conecta
directamente a Vcc , se deben leer V cc volts, porque la red tiene una tierra comn para la
fuente y los componentes de la red. En Ve la lectura debe ser menor por la cada a travs de
Re y V E debe ser menor que Ve por el voltaje colector emisor V eE . La falla en cualquiera
de estos dos puntos sirve para registrar lo que podra parecer un nivel razonable y ser
autosuficiente para definir la falla o el elemento defectuoso. Si VR , Y VR e son valores razo-
nables pero VCE = O V. existe la posibilidad de que el BIT est daado y presente un equiva-
lente de corto circuito entre las terminales del colector y del emisor. Antes dijimos que si VCE
registra un nivel de aproximadamente 0.3 V, como seala VCE;;;:; V C - V E (la diferencia entre
los dos niveles como se midi arriba), la red puede estar saturada con un dispositivo que est
o no defectuoso.
Parecera obvio, a partir del anlisis anterior, que la seccin de vlmetro de un VOM
o DMM es muy importante en el proceso de localizacin de fallas. Por 10 general. los
niveles de corriente se calculan a partir de los niveles de voltaje a travs de los resistores,
en lugar de "romper" la red para insertar la seccin de miliampermetro de un multmetro.
En los diagramas grandes se ofrecen los niveles especficos de voltaje respecto a la tierra,
para facilitar la verificacin e identificacin de las posibles reas de problemas. Para las
Figura 4.60 Verificacin de los
redes cubiertas en este capitulo se deben considerar los niveles tpicos dentro del sistema, niveles de voltaje respecto a
como 10 defini el potencial aplicado y la operacin general de la red. tierra.
EJEMPLO 425 Es importante basarse en las lecturas ofrecidas en la figura 4.61 para determinar si la red est
operando adecuadamente, y si no 10 est, encontrar la posible causa.
::!ov
3.3 kQ
211 Y
p= lOO
2kQ
Solucin
Los 20 V en el colector revelan inmediatamente que le = O mA, debido a un circuito abierto o
a un transistor que no est operando. El nivel de VR , = 19.85 V tambin revela que el transistor
est en "apagado" porque la diferencia de Vec - VR ; == 0.15 V es menor que la necesaria para
encender el transistor y proporcionar algn voltaje para VE' Si se asume una condicin de corto
circuito desde la base al emisor, se obtiene la siguiente corriente a travs de R B'
20 V
= 79.4 }lA
252 kil
la cual asemeja a la obtenida de
19.85 V
= 79.4 }lA
250 kil
V cc - V 20 V - 0.7 V 19.3 V
lB = ----"''------''''--
BE
=--------- = = 42.7 }lA
RB + (/3 + l)R E 250 kQ + (101)(2 kil) 452 kil
Por tanto, el resultado es que el transistor est daado en una condicin de corto circuito entre
la base y el emisor.
EJEMPLO 426 Basndose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuen-
tra "encendido" y si la red est operando de manera correcta.
Si nos basamos en los valores de los resistores RI y R 2 Yla magnitud de Vcc ' el voltaje Vs :::;:
4 V parece adecuado (y de hecho lo es). Los 3.3 Ven el emisor son el resultado de una cada de
0.7 V a travs de la unin base-emisor del transistor lo que sugiere un transistor "encendido", 4.7 kQ
80 kQ
Sin embargo. los 20 Ven el colector revelan que le:;;;; O mA. aunque la conexin a la fuente
20\"
debe ser "slida" o los 20 V no apareceran en el colector del dispositivo. Existen dos posibi-
lidades: o bien puede existir una conexin pobre entre Re y la terminal del colector del transis- 4v
tor. o el transistor tiene abierta la unin base-colector. Primero se verifica la continuidad en la
unin del colector utilizando un hmetro. y si est bien. debe verificarse el transistor usando 3.3 y
uno de los mtodos descritos en el captulo 3. 20 kQ
1 kn
Hasta ahora. el anlisis se ha limitado totalmente a los transistores npn para asegurar que el
anlisis inicial de las configuraciones bsicas sean 10 ms claras posible y simplificadas para
no intercambiar entre los tipos de transistores. Por fortuna. el anlisis de los transistores pnp
sigue el mismo patrn que se estableci para los transistores npn. Primero se calcula el nivel de
lB' seguido por la aplicacin de las relaciones adecuadas de los transistores para determinar la
lista de las cantidades que se ignoran. La nica diferencia entre las ecuaciones resultantes para
una red en la que se reemplaz un transistor npn por un transistor pnp es la seal asociada con
las cantidades en particular.
Como se observa en la figura 4.63, la notacn de doble subndice contina de manera
normal. como ya se mencion. Sin embargo. las direcciones de las corrientes se invirtieron
para reflejar las direcciones reales de coriduccin. En caso de que se utilicen las polaridades
definidas de la figura 4.63, tanto VSE como V CE sern cantidades negativas.
La aplicacin de la ley de voltaje de Kirchhoffa la malla base-emisor dar por resultado la
siguiente ecuacin para la red de la figura 4.63:
+
+
La sustitucin de lE = (3 + 1)1B Y solucin para lB da por resultado
(4.49) R,
La ecuacin resultante es la misma que la ecuacin (4.17) excepto por el signo para VBE .
Sin embargo. en este caso VBE = -0.7 V Yla sustitucin de los valores resultar el mismo signo Figura 4.63 Transistor pnp en
para cada trmino de la ecuacin (4.49) y la ecuacin (4.17), Considere que la direccin de lB una configuracin de
ahora se defin como opuesta para un transistor npn, segn la figura 4.63. estabilizacin en emisor.
Para V CE la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por
resultado la siguiente ecuacin:
(4.50)
La ecuacin resultante tiene el mismo formato que la ecuacin (4.19), pero el signo antes
de cada trmino en el miembro de la derecha ha cambiado. Debido a que Vcc ser mayor que
la magnitud del trmino subsiguiente, el voltaje VCE tendr un signo negativo. como se pudo
observar anteriormente.
r---------~)-18V
2.4 k.Q
47 ka 10 iF
t-c--~:~I(f-----<o '"
10 IlF +
8
-----1-1",,111----+---
", o>- - 0------1t-,. V eE p= 120
1"E -
lOkQ
1.1 kQ
Solucin
Probando la condicin
R, V ec (10 kf.l)(-18 V)
VB = = = -3.16 V
R, + R, 47 kQ + 10 kQ
Obsrvese la similitud en el fonnato de la ecuacin con el voltaje resultante negativo para VB "
La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera
+VB - VBE - VE = O
y VE = V B - VBE
Sustituyendo los valores, se obtiene
VE = -3.16 V - (-D.7 V)
= -3.16 V + 0.7 V
= -2.46 V
Ntese cmo en la ecuacin anterior se utiliza la notacin de subndice sencillo y doble. Para
un transistor npn la ecuacin VE = V B - V BE sera exactamente la misma; la nica diferencia
aparece cuando se sustituyen los valores.
La corriente
VE 2.46 V
lE = = = 2.24 mA
RE 1.1 kQ
Cualquiera o todos estos factores pueden causar que el punto de polarizacin cambie del
punto de operacin diseado. La tabla 4.1 describe la forma en que leo y V BE camhiaron con
el incremento en la temperatura para un transistor en particular. A temperatura ambiente (cerca
=
de 25 OC) leo 0.1 nA, mientras que a lOO oC (punto de ebullicin del agua) leo es aproxima-
damente 200 veces mayor a 20 nA. Para la misma variacin en temperatura, (3 se increment
de 50 a 80 y VBE cay de 0.65 a 0.48 V. Recuerde que lB es muy sensible al nivel de V8E
especialmente para los niveles ms all del valor del umbral.
El efecto de los cambios en la comente de fuga (1col y la ganancia de comente (ff sobre el punto
de polarizacin de dc se demuestra por las caractersticas de colector para emisor-comn de las figuras
4.65a y 4.65b. La figura 4.65 muestra la forma como cambian las caractensticas de colector del
transistor desde una temperarura de 25 OC a una temperarura de 100 oC. Obsrvese que el incremento
significativo en la corriente de fuga no solamente causa que las curvas se eleven sino que tambin
existe un incremento en la beta, segn se observa a travs del mayor espaciamiento entre las curvas.
Se puede especificar un punto de operacin mediante el dibujo de la recta de carga de dc
del circuito sobre la grfica de las caractersticas de colector, y notando la interseccin de la
recta de carga y la corriente de base de dc establecida por el circuito de entrada. Se marca un
punto de forma arbitraria en la figura 4.65a en lB = 30 lA. Debido a que el circuito de polarizacin
fija proporciona una corriente de base cuyo valor depende aproximadamente del voltaje de la
fuente de alimentacin y el resistor de la base, ninguno se ve afectado por la temperatura o el
cambio en la corriente de fuga o en la beta, pero existir la misma magnitud de la corriente de
base a altas temperaturas, segn se indica en la grfica de la figura 4.65b. Como lo muestra la
figura, dar por resultado el cambio del punto de polarizacin de de a una mayor comente de
colector y a un menor voltaje colector-emisor en el punto de operacin. En el extremo, el
transistor no podra llevarse a saturacin. En cualquier caso, el nuevo punto de operacin
puede no ser satisfactorio y ocasionar una distorsin considerable debido al cambio del punto
de polarizacin. Un mejor circuito de polarizacin es el que estabilizar o mantendr la polari-
40 lA
6O~A
5 5
I
i 50 lA
30 lA
4 4 punto Q
40 lA
2
""" ~ pUnloQ
~
30 lA
20 ~A
3
20 lA
1 - ~ 10 lA
~ IB=OlA
I
01 5 15 20 o 5 10 t 15 20
ICEO=f3lcBO
(a) (b)
Me
S(lco) = (4.51)
Meo
Me
S(VBE ) = (4_52)
'" VBE
Me
SCfJJ = - - (4.53)
"'/3
En cada caso el smbolo delta ("') significa un cambio en dicha cantidad_ El numerador de cada
ecuacin es el cambio en la corriente del colector, segn se estableci mediante el cambio de
la cantidad en el denominador. Para una configuracin en particular, si un cambio en leo
no puede producir un cambio significativo en le' el factor de estabilidad definido por S(leo) =
Me /Meo ser muy pequeo_ En otras palabras:
Las redes que son muy estables y relativamente insensibles a las variaciones en la
temperatura tienen bajos factores de estabilidad.
Parecera ms apropiado en algunas ocasiones considerar las cantidades definidas por las
ecuaciones (4.5 1 a 4_53) como los factores de sensibilidad porque:
El estudio de los factores de estabilidad requiere del conocimiento del clculo diferencial.
Sin embargo, el propsito aqu es revisar los resultados del anlisis matemtico y realizar una
evaluacin total de los factores de estabilidad para las configuraciones de polarizacin ms
comunes. Gran cantidad de literatura referente a este tema est disponible. y si el tiempo lo
permite se le propone leer ms acerca del tema.
S(IcO>:
CONFIGURACIN DE POLARIZACIN EN EMISOR
Un anlisis de la red para la configuracin de polarizacin en emisor dar por resultado
(4.54)
5(1co),
Factor de estabilidad
~+l
2
Figura 4.66 Variacin del factor
de establidad S(JcJ con el ~~~ ________~~______________~ RB
cociente de resistor Rs/RE para la ~+1 RE
configuracin de polarizacin en
emisor.
(4.57)
segn se muestra en la figura 4.66. Los resultados revelan que la configuracin de polarizacin
en emisor es muy estable cuando la relacin de RB f RE es tan pequea como sea posible, y es
menos estable cuando dicha relacin se acerca a (f3 + 1). "---
EJEMPLO 428 Calcular el factor de estabilidad y el cambio en le desde 25 oC hasta 100 oC para el transistor
definido por la tabla 4.1 para los siguientes arreglos de polarizacin en emisor.
=
a) RB / RE 250 (R B 250R E) =
=
b) RB / RE 10 (R B 10RE) =
e) RB / RE = 0.01 (RE = 100RB)
Solucin
I + RB/RE
a) S(leo) = ([3 + 1) - - - " - - " - -
1 + [3 + RelRE
El ejemplo 4.28 revela cmo los niveles ms bajos de leo para el transistor BIT moderno
mejoraron el nivel de estabilidad de las configuraciones de polarizacin bsicas. Aun cuando el
cambio en lees considerablemente diferente en un circuito con una estabilidad ideal (S ~ 1). de uno
con un factor de estabilidad de 42.53,el cambio en le de una corriente en de que se fij, por ejemplo,
en 2 mA, sera de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente
pequeo como para que lo ignoren la mayora de las aplicaciones. Algunos transistores de potencia
exhiben mayores corrientes de fuga, pero para la mayor pane de los circuitos amplificadores los
niveles ms bajos de leo han tenido un impacto muy positivo sobre la cuestin de la estabilidad.
CONFIGURACIN DE POLARIZACIN FIJA
Para la configuracin de polarizacin fija, si se multiplican el numerador y el denomina-
dor de la ecuacin (4.54) por RE y se hace a RE ~ O Q. resultar la siguiente ecuacin:
I S(lco) ~ [3 + I (4.58)
(4.59)
Ntense las similitudes con la ecuacin (4.54), donde se determin que S(lco) tena su
nivel ms bajo y la red tena su mayor estabilidad cuando RE > R8' Para la ecuacin (4.59), la
condicin correspondiente es RE > RTh o bien, RTh/R E debe ser tan pequeo como sea posible.
Para la configuracin de polarizacin por divisor de voltaje, RTh puede ser mucho menor que la
correspondiente R B en la configuracin de polarizacin en emisor y aun as tener un diseo
efectivo. Figura 4.67 Circuito equivalente
para la configuracin de divisor
de voltaje.
Configuracin de polarizacin por retroalimentacin (RE = O Q)
En este caso,
(4.60.)
Debido a que la ecuacin es similar en formato a la que se obtuvo para las configuraciones de
polarizacin en emisor y de polarizacin por divisor de voltaje, tambin aqu pueden aplicarse
las mismas conclusiones respecto a la relacin de R B /R e
Impacto fsico
El tipo de ecuaciones que se desarrollaron arriba, a menudo fallan en cuanto a proporcionar un
sentido fsico para el motivo, por el cual las redes se comportan de la forma en que lo hacen.
Ahora se sabe de los niveles relativos de estabilidad y cmo la eleccin de los parmetros
puede afectar la sensibilidad de la red, pero sin estas ecuaciones quiz resulte difcil explicar
con palabras por qu una red es ms estable que otra. Los prrafos siguientes intentan llenar
e~te vacio a tIa'V~ del uso de algunas de las relaciDnes bsicas asociadas con cada conflguracin.
Para la configuracin de polarizacin fija de la figura 4.68a, la ecuacin para la corriente
de base es la siguiente:
(4.61)
+
v" + Re
VB, R,
Re
~lB
+
+
V
BE
_
V _ VB +
+ BE
VE
V,
."
VCC - V Bo - VE t
1B 1- -- (4.62)
RB
Una cada en lB tendr el efecto de reducir el nivel de le a travs de la accin del transistor.
y por lo mismo compensa la tendencia de le a incrementarse por un aumento en la temperatura.
En total, la configuracin es tal que existe una reaccin hacia un incremento en le' que tender
a oponerse al cambio en las condiciones de polarizacin.
La configuracin de retroalimentacin de la figura 4.68c opera de la misma forma que la
configuracin de polarizacin en emisor cuando llega a los niveles de estabIlidad. Si le se incrementa
debido al aumento en la temperatura, el nivel de VRe se elevar en la siguiente ecuacin:
Vcc - VBE - VR
e
t
(4.63)
~~
Ll. VBE
resultar en la siguiente ecuacin para la configuracin de polarizacin en emisor:
(4.64)
Sustituyendo RE;;;;; 0.0:, como ocurre con la configuracin de polarizacin fija, dar por
resultado
(4.65)
(4.66)
-f3!R -f3/R 1
S(V ) "
BE
E" _ _e = __ (4.67)
13 + 1 13 RE
revela que mientras ms grande sea la resistencia RE' menor ser el factor de estabilidad y ms
estable el sistema.
Detennine el factor de estabilidad S(VBE) y el cambio en le desde 25 oC hasta 100 oC para el EJEMPLO 429
transistor sealado en la tabla 4.1 para les siguientes arreglos de polarizacin.
a) Polarizacin fija con RB =240 ka y 13 = 100.
b) Polarizacin en emisor con RB =240 ka, RE = 1 ka y 13= 100.
e) Polarizacin en emisor con Re = 47 ka, RE = 4.7 ka y 13= 100.
Solucin
a) La ecuacin (4.65):
f3
100
= --'--'--
240 ka
= - 0,417 X 10-'
y Me = [S(VBEl](Ll.VBE)
= (-DA17 x 10,3)(0.48 V - 0.65 V)
= (-D.4l7 x lO,3)(-D.17 V)
= 70,9 pA
b) En este caso, (/3 + 1) = 101 Y RB I RE = 240. La condicin (/3 + 1) j> RBIR E no est satis-
fecha, y no pennite el uso de la ecuacin (4.67) Y requiere del uso de la ecuacin (4.64).
La ecuacin (4.64):
-100 100
= = ----
240 ka + (101)1 ka 341 ka
= -0.293 x 10-3
la cual es aproximadamente 30% menor que el valor de polarizacin fija debido al tnnino
adicional (13 + I)RE en el denominador de la ecuacin S(VBE)'
Me = [S(VBE)](Ll. VBE )
= (-D.293 x lQ-3)(-D.17 V)
_ SOpA
e) En este caso,
RB 47 ka
(/3+1)= 101 j> - - = - - - = 10 (satisfecha)
RE 4.7 ka
= /
4.7 ka
= -0.212 x 10-3
y /!,le = [S(VBE)](L'< VBE )
= (-0.212 x 10-3)(-0.17 V)
= 36.04 pA
le
Q
= 2 mA + 70.9 pA
= 2.0709 mA
un incremento de 3.5%.
Para la configuracin por divisor de voltaje el nivel de Rs se cambiar aRTh en la ecuacin
(4.64) (segn se defini en la figura 4.67). En el ejemplo 4.29. al utilizar una de R B = 47 ka
resulta ser un diseo cuestionable. Sin embargo, ser RTh para la configuracin del divisor de
voltaje; sin embargo, puede ser de este nivelo uno menor y todava mantener buenas
caractersticas de diseo. La ecuacin resultante para S(VSE) para la red de retroalimentacin
ser similar a la de la ecuacin (4.64) con RE reemplaz~da por Re
S(f3):
El ltimo factor de estabilidad que se investigar es el de S(fJ. El desarrollo matemtico
es ms complejo que el que se encontr para SUco) y para S(VBE)' como lo da a entender la
siguiente ecuacin para la configuracin de polarizacin en emisor:
= __l,,-e,,-e_1_+_R.::.B_IR--,E:...)__
S(fJ = (4.68)
/3,(1 + /3, + RBIRE)
La notacin le, y /3, se utiliza para definir sus valores bajo un conjunto de condiciones de
red, mientras que la notacin f32 se usa para describir un nuevo valor de beta como lo establecen
causas como un cambio en temperatura, la variacin de f3 del mismo transistor o un cambio de
transistores.
EJEMPLO 4.30 Calcule le a una temperatura de 100 oC e le =2 mA a 25 oc. Utilice el transistor descrito
en la tabla4.1. donde /3, =50 Y /3, =80 Y un ociente de resistencia RB I RE de 20.
Solucin
le,(I + RBIRE)
La ecuacin (4.68): S(fJ =
/3,(1 + /3, + RBIRE)
(2 x 10-3 )(1 + 20) 42 X 10-3
= =
(50)(1 + 80 + 20) 5050
= 8.32 x 1~
y /!,le = [S(fJl[L'<f3J
= (8.32 x 1()-<i)(30)
- 0.25 mA
198 Captulo 4 Polarizacin en dc-BJT
En conclusin, la co~ente del colector cambi de 2 mA a una temperatura ambiente a 2.25
mA a 100 oC, representando un cambio de 12.5%.
La configuracin de polarizacin fija est definida por S(fJJ = le, 1{3, y la RB de la ecuacin
(4.68) puede reemplazarse por RTh para la configuracin del divisor de voltaje.
Para la configuracin de retroalimentacin en colector con RE:;;: O n,
S(fJJ = (4.69)
Resumen
Ahora que se presentaron tres factores de estabilidad importantes, el efecto total sobre la co-
rriente del colector puede calcularse utilizando la siguiente ecuacin:
(4.70)
Al principio, la ecuacin puede parecer muy compleja, pero tome en cuenta que cada
componente slo es un factor de estabilidad para la configuracin multiplicado por el cambio
resultante en un parmetro entre los lmites de inters de temperatura. Adems, la Me que debe
determinarse simplemente es el cambio en le a partir del nivel a una temperatura ambiente.
Por ejemplo. si se examina la configuracin de polarizacin fija, la ecuacin (4.70) se
convierte en la siguiente:
(4.71)
despus de sustituir los factores de estabilidad como se deriv en esta seccin. Ahora, se usar
la tabla 4.1 para encontrar el cambio en la corriente del colector para un cambio de temperatura
desde 25 oC (temperatura ambiente) a lOO oC (el punto de ebullicin del agua). Para este rango
la tabla revela que
Meo = 20 nA - 0.1 nA = 19.9 nA
l;VBE = 0.48 V - 0.65 V = -0.17 V (obsrvese el signo)
y l;{3 = 80 - 50 = 30
Empezando con una corriente de colector de 2 mA con una RB de 240 ka, el cambio
resultante en le debido a un incremento en la temperatura de 7S oC es el siguiente:
50 2 mA
Me = (50 + 1)(19.9 nA) - ---(-0.17 V) + - - (30)
240 ka 50
= 1.01 p.A. + 35.42 p.A + 1200 p.A.
= 1.236 mA
el cual es un cambio significativo debido principalmente al cambio en {3. La corriente de colector
aument desde 2 mA a 3.236 mA, pero esto era esperado, en el sentido que se reconoce en el
contenido de esta seccin, que la configuracin de polarizacin fija es la de menor estabilidad.
Si se hubiera utilizado la configuracin ms estable del divisor de voltaje, con un cociente
de RTh/R E : 2 y RE = 4.7 n, entonces
S(/co) = 2.89, S(VBE) = -D.2 X 10-3 , S({3) = 1.445 X 10-6
Y Me = (2.89)(19.9 nA) - 0.2 X 10-3(-D.17 V) + 1.445 X 1Q-6(30)
= 57.51 nA + 34 p.A + 43.4 p.A
: 0.077 mA
Aunque el anlisis anterior puede resultar confuso porque las ecuaciones son muy com~
plejas para algunas de las sensibilidades, el propsito es desarrollar un alto grado de precau~
cin sobre los factores que se involucran en un buen diseo y para estar ms cerca de los
parmetros de los transistores y el impacto que ejercen sobre el funcionamiento de la red. El
anlisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables
de parmetros. Ahora, se debe estar consciente de cmo puede variar la respuesta en de del
diseo con las variaciones de los parmetros de un transistor.
VCC 2 O 22V
I 2 1 39r:
R2 1 O 3.911;
RC 2. 3 lOr:
RE 4 O 1.5lt
CE 4 O SOUY
01 3 1 4 oN
.IIODI!L QIf_IBF>o140 :[11-2"15)'
OC VCC 22,22 1
.l'ItUIT De 1.(Re) Ve3,4)
.0P1'1011S IIORoGE
.DD
.*.. BJ'l' MODBL PARIIMBTERS
QIf
1fPIf
IS 2.000000B-15
Bl' 140
.....
YCC
,De TRAIISFER .CURVES
I(ac) V(l,.)
2.200E+Ol 8.512E-04 1.220E+Ol
FIgUra 4.7I Archivo de salida para el anlisis con PSpice de la red de la figura 4.69.
8,242E-04
Vcc , - - - - - " , . , - - - { " ) - - - - ,
R1 Re
39k 10k 1 3,7580
1,9 59
1.2588
+----<0>----'1/
R2 CEI
3.9k -'- 50uF
Figura 4.72 Presentacin esq uemtica
de PSpice (Windows) de la figura 4.69.
................................................................................
BJT MODEL PARAMETERS
Q2N22Z2~X
NPN
(S 2.000000E- t 5
BF 140
NF 1
VAF 74.03
IKF .2841
ISE \4.34ooooE\5
NE 1301
BR 6,091
NR ,
RB 10
RBM 10
RC 1
eJE n.01OOOOE-12
MJE m
CJC 7.306OOOE-\2
MJC .3416
TF 411.l1XlOOQE..12
XTF 3
VTF 1.7
ITF .6
TR 46.91 0000E-09
XTB 1.5
............................................................................
.....
.....
SMAll SlGNAL BIAS soumON TEMPERATURE" 27.000 DEG e
VOLTAGESOURCECURRENTS
NA,,\1E. CURRENT
-1.338E-OJ
8.242E..04
TABLA 4.2 Ecuaciones y enunciados del programa para el TABLA 4.3 Variables para ecuacin y el
mdulo de clculos de polarizacin de dc programa para el mdulo de
clculos de polarizacin de dc
Ecuacin Enunciados para el programa
Variable en la ecuacin Variable en el programa
R1R~
RTh = RT ;:::.(Rl * R2)(Rl + R2)
R, + R 2 R, RI
R, R, R2
ETh ;::: V cc VT = (R2 ' Cel/(R' + R2)
RT
R, + R,
CC
ETh - 0.7
lB = (VT - O.7)I(RT + (BETA + 1) , RE) VT
RTh + (13 + I)R E
lB
le = f3l s IC = BETA' lB
BE
lE = (BETA + 1) , lB
~ BETA
VE = IERE VE = lE ' RE
RE
V s = VE + 0.7 VB = VE + 0.7
IC
Ve Vcc - leRe vC = CC - IC ' RC lE
CE = VC - VE VE
VB
VC
CE
VCC=? 22
Transistor beta~? 140
The results of de bias calculations are:
Circuit currents:
lB= 6.04~233 uA
re=: .846:3327 mA
lE: .8523779 roA
Circuit qoltaqes!
V8= 1.978567 valts
VE= 1.278567 volts Figura 4.74 Programa BASle
VC= 13.53667 volts para el anlisis de la red de la
VCE"" 12.25811 volts
figura 4.69.
2.2 kQ
4. Encuentre la corriente de saturacin (le",,) para la configuracin de polarizacin fija de la figura 4.75.
* 5. Dadas las caractersticas del transistor BJT de la figura 4.78:
a) Dibuje una recta de carga sobre las caractersticas determinada por E = 21 V Y Re = 3 kQ para
una configuracin de polarizacin fija.
b) Escoja un punto de operacin a la mitad entre el corte y la saturacin. Determine el valor de RE
para establecer el punto de operacin resultante.
c) Cules son los valores resultantes de le () y de VCE Q?
d) Cul es el valor de f3 en el punto de operacin?
e) Cul es el valor de a definido para el punto de operacin?
f) Cul es la corriente de saturacin (le,,) para el diseo?
g) Dibuje la configuracin resultante de polarizacin fija.
h) Cul es la potencia dc disipada por el dispositivo en el punto de operacin?
i) Cul es la potencia proporcionada por Vee ?
j) Detennine la potencia que los elementos resistivos disiparon al tomar la diferencia entre los
resultados de los incisos h e i.
6
re-:
:50uA '
,,; i<-Ij-k-Q--.<J VE
5
~
4
Figura 4.79 Problemas 6, 9, ~ 1,
3 20.24,48,51,54,58.62.
2
10,A '=ti:
~ t"l/~=o~A
5 15 25 30
10
12V
Problemas 207
* 11. a) DeterminelcY VCEpara la red de la figura 4.75.
b) Cambie f3 a 135 y calcule el nuevo valor de le y VCE para la red de la figura 4.75.
c) Determine la magnitud del porcentaje de cambio en le y VCf; utilizando las siguientes ecuaciones:
%tl.I
e
= /e,p",,,~ - /C'p,neo' I x 100%,
I e,p,"',J)
e) VE'
f) V.
16V lV CC
,-------~~--~18V
2.7 kQ
3.9 Hl
R
62kU tICQ t le
10.6 V
Ve
-
R 20 ~A +
VB + -+ V eE ~= 100
V CEQ ~=80
VB
lBe
VE V,
9.1 kQ
8.2 kQ
0.68 U"l l.2kD.
5.6kU
1.2 kD.
~
..gura 4.82 Problemas 12. 15, 18,
20,24,49,51,52,55,59,63. Figura 4.83 Problema 13. ..gura 4.84 Problema 14.
1.5 kQ 1 5~F
Figura 4.87 Problema 23. ...
Problemas 209
* 24. a) Determine le y VCE para la" red de la figura 4.88.
b) Cambie f3a 135 (50% de incremento) y calcule los nuevos niveles de le y VCE '
c) Resuelva la magnitud del porcentaje de cambio en le y VeE usando las siguientes ecuaciones:
%!::J == 11c.P.ll"I<;' - 1elo""o, 1 x 100o/c. %!>V = 1 Vcc ,,,,,,", - VCE """,,, 1 x 100%
e CE
e,p.,",", VeE,p"rt, "
d) Compare los resultados del inciso e con las soluciones de los problemas 11 c. 11 f y 20 c.
Cmo se compara la red de retroalimentacin del colector en funcin de las otras configura-
ciones respecto a la sensibilidad a los cambios en j3?
25. Determine el rango de posibles valores para Ve para la red de la figura 4.89 empleando el
potencimetro de l-MQ.
* 26. Dado VB ::; 4 V para la red de la figura 4.90. resuelva:
a) VE'
b) le
e) Vc ,
d) VCE '
e) lB'
f) 13
+22V +12Y
18 v
P=90 VE
...
FIgura 4.88 Problema 24. Figura 4.89 Problema 25. Figura 4.90 Problema 26.
18 V
b) le
e)
d)
Vcc '
Ve
f6V
12kQ
3.9 kQ
560 k.Q
ve t le
r---"oIV",",-h-.o Ve = 8V +
le
V e1=: j3 = 120
+
9.1 kQ
15kQ
... ...
Figura 4.91 Problema 27. -12 V Figura 4.92 Problema 28.
~
+18V 330 kQ
9.1 kQ
5JkQ "Ie Ve
~= 120
+ +
P=130
Figura 4.93 Problema 29. Figura 4.94 Problema 30. Figura 4.95 Problema 31.
33. Disee una red con estabilizacin en emisor a lc~ = flc, y V ccQ = +VcC' Utilice V cc = 20 V.
lc = 10 mA. f3= 120 Y Rc = 4RE Utilice los valores estndar.
34. Disee una red de polarizacin por divisor de voltaje utilizando una fuente de 24 V, un transistor
con una beta de 110, y un punto de operacin de lc(. =4 mAy VCE (. = 8 V. Elija VE = +Vcc Utilice
valores estndar.
* 35. Con las caractersticas de la figura 4.78. disee una configuracin de divisor de voltaje que tenga
un nivel de saturacin de 10 mA. Y un punto Q a la mitad entre el corte y la saturacin. La fuente
que est disponible es de 28 V Y VE Y debe ser un quinto de VCC' La condicin establecida por la
ecuacin (433) tambin debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los
valores estndar.
2.4kQ
v,
IOV 180 ka
5Y
v,
p= lOO
OY
ov
Problemas 211
38. a) Con las caractersticas de la figura 3 .23c, determine teTlcendido y tapagado para una corriente de
2 mA. Obsrvese cmo se utilizan las escalas logartmicas y la posible necesidad de referir-
se a la seccin 11.2.
b) Repita el inciso a para una corriente de 10 mA. Cmo han cambiado tencendido y {apagado con
el incremento de corriente del colector?
~
e) Dibuje para los incisos a y b la forma de onda del pulso de la figura 4.56 y compare los
resultados.
OV 0.05 V
* 40. Las mediciones que aparecen en la figura 4.99 revelan que las redes no estn operando adecuada-
mente. Sea especfico al describir por qu los niveles reflejan un problema en el comportamiento
esperado de la red. En otras palabras, los niveles obtenidos sealan un problema muy especfico en
cada caso.
16V 16V
3.6 kn 3.6 kn
91 kn 91 kn
VB =9.4V
fi= 100 2.64 v 9------1 fi=IOO
4V
18kn 18 kl
1.2 kl 1.2 kn
~---_-<O +Vee = 16 V
Re
3.6kn
C,) Cb)
+Vcc = 20 V
Re
IOkQ
V CC =+18V
/3= 80
Re
R, 2.2 kQ
10 kQ
* 43. Conteste las siguientes preguntas acerca del circuito de la figura 4.102.
a) Qu le sucede al voltaje Vc si el resistor Rs se abre?
b) Qu le pasa al voltaje VCE si f3 se incrementa debido a la temperatura?
c) Cmo se ver afectado VE cuando se reemplace el resistor de colector con uno cuya resistencia
est en el extremo inferior del rango de tolerancia?
d) Si la conexin del colector del transistor se abre, qu le pasar a VE?
...
e) Qu puede motivar que VCE tome el valor de cerca de 18 V? Figura 4.102 Problema 43.
-22 V
2.2 kQ
-12 V
82kQ
510 kQ
+
Ve
- lB
16kQ
~c
/3=2W
0.75 kQ
VCE /3= 100
...
Figura 4.103 Problema 44. FIgura 4.104 Problema 45. FIgura 4.105 Problema 46.
Problemas 213
4.12 Estabilizacin de la polarizacin
47. Determine lo siguiente para la red de la figura 4.75.
a) S(lco).
~~~. .
e) S({J) utilizando T1 como la temperatura en la que los valores de los parmetros 6stn especifi-
cados y f3(T,) como el 25% mayor que f3(T,l.
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un incre-
mento de 'ca de 02 j.iAa 10 J1..A, una cada de V BE de 0.7 V a 0.5 V Y un incremento de j3del25o/c.
* 48. Para la red de la figura 4.79, determine:
a) S(lco).
b) S(VBE ).
e) S({J) utilizando T) como la temperatura en la cual las valores de los parmetros estn especifi-
cados y {3(T2 ) como e125% mayor que {3(T 1).
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un
incremento de 1ca de 0.2 J1A a 10 J1A, una cada de VBE de 0.7 V a 0.5 V Y un incremento de f3
del 25%.
* 49. Para la red de la figura 4.82. detennine:
a) S(lco).
b) S(VBE).
c) S(fJJ utilizando T) como la temperatura en la que los valores de los parmetros estn especifi-
cados y f3(T,) como el 25% mayor que f3(T]).
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un
incremento de leo de 0.2 ~A a 10 j1A, una cada de VBE de 0.7 Va 0.5 V Y un incremento de f3
del 25%.
* 50. Para la red de la figura 4.91, detennine:
a) S(lco).
b) S(VBE).
c) S(fJJ utilizando T) como la temperatura en la cual Jos valores de los parmetros estn especifi-
cados y j3(T,) como el 25% mayor que f3(T]).
d) Detennine el cambio neto en le si resulta un cambio en las condiciones de operacin con un
incremento de lea de 0.2 ~A a 10 f..1.A, una cada de VBE de 0.7 V a 0.5 V Y un incremento de
f3 del 25%.
* 51. Compare los valores relativos de la estabilidad para los problemas 47 a150, Lc~. resultados para los
ejercicios 47 y 49 pueden encontrarse en el apndice E. Se pueden derivar algunas conclusiones
generales a partir de los resultados?
* 52. a) Compare los niveles de estabilidad para la configuracin de polarizacin fija del problema 47 .
b) Compare los niveles de estabilidad para la configuracin de divisor de voltaje del problema 49.
c) Cules factores de los inciso a y b parecen tener mayor influencia sobre la estabilidad del
sistema, o no existe un patrn general sobre los resultados?
Transistores
de efecto de campo
-----------------------IDDivp---
5.1 INTRODUCCIN
El transistor de efecto de campo (FET) (por las siglas en ingls de Field Effect Transistor) es
un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en
una gran proporcin, a las del transistor BJT descrito en los captulos 3 y 4. Aunque existen
importantes diferencias entre los dos tipos de dispositivos, tambin es cierto que tienen muchas
similitudes que se presentarn a continuacin.
La diferencia bsica entre los dos tipos de transistores es el hecho de que el transistor BJT
es un dispositivo controlado por corriente como se describe en la figura 5.1 a. mientras que el
transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5 .lb. En
otras palabras. la corriente le de la figura 5.1a es una funcin directa del nivel de lB' Para el
FET la corriente ID ser una funcin del voltaje VGS aplicado al circuito de entrada como se
muestra en la figura 5.lb. En cada caso, la corriente del circuito de salida est controlado por
un parmetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro
de un voltaje aplicado.
.....
(Corriente de controi) 18
BJT FET
+
(Voltaje de control) V GS
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor
BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccin es una funcin de
dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que
depende nicamente de la conduccin o bien, de electrones (canal-n) o de huecos (canal-p).
El tnnino "efecto de campo" en el nombre seleccionado merece cierta explicacin. Toda
la gente conoce la capacidad de un imn permanente para atraer limaduras de metal hacia el
imn sin la necesidad de un contacto real. El campo magntico del imn permanente envuelve
las limaduras y las atrae al imn por medio de un esfuerzo por parte de las lneas de flujo
magntico con objeto de que sean lo ms cortas posibles. Para el FET un campo elctrico se
215
establece mediante las cargas presentes que controlarn la trayectoria de conduccin del cir-
cuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y
controladas.
Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de
aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas de las
caractersticas generales de cada uno. Uno de los rasgos ms importantes del FET es una gran
impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms excede por mucho
los niveles tpicos de resistencia de entrada de las configuraciones con transistor BJT, un punto
muy importante en el diseo de amplificadores lineales de ac. Por otro lado, el transistor BJT
tiene una sensibilidad mucho ms alta a los cambios en la seal aplicada; es decir, la variacin
en la corriente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET
para el mismo cambio de voltaje aplicado. Por esta razn,las ganancia,s normales de voltaje en
ac para los amplificadores a BJT son mucho mayores que para los FET. En general, los FET
son ms estables a la temperatura que los BJT, y los primeros son por lo general ms pequeos
en construccin que los BJT, lo cual los hace mucho ms tiles en los circuitos integrados (le)
(por las siglas en ingls de, Integrated Circuits). Sin embargo, las caractersticas de construc-
cin de algunos FET los pueden hacer ms sensibles al manejo que los BIT.
En este captulo se presentarn dos tipos de FET: el transistor de efecto de campo de unin
(JFET) (por las siglas en ingls de, Junction Field Elfect Transistor) y el transistor de efecto de
campo metal-xido-semiconductor (MOSFET) (por las siglas en ingls de Metal-Oxide-
Los doctores Jan Munro Ross y G. C. Semiconductor Field Elfect Transistor). La categora MOSFET se desglosa despus en los
Dacey desarrollaron juntos en 1955 tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha
un procedimiento experimental para convertido en uno de los dispositivos ms importantes en el diseo y construccin de los cir-
medir las caractersticas de un
cuitos integrados para las computadoras digitales. Su estabilidad trmica y otras caractersticas
transistor de efecto de campo.
(Cortesa de AT&T Archives.) generales lo hacen muy popular en el diseo de circuitos para computadoras. Sin embargo,
como elemento discreto en un encapsulado tpico de sombrero alto, se debe manipular con
Jan Munro Ross cuidado (tema que se analizar en una seccin posterior)~
El doctor Ross naci en Una vez que se hayan presentado la construccin y las caractersticas del FET, los arreglos
Southport, Inglaterra
de polarizacin se cubrirn en el captulo 6. El anlisis que se desarroll en el captulo 4
PhD Gonville and
Caius College, utilizando' transistores BJT ser muy til para derivar las ecuaciones importantes y para el
Cambridge University entendimiento de los resultados obtenidos para los circuitos a FET.
Presidente emrito de
AT &T BeU Labs
Socio de IEEE,
Miembro de la
5.2 CONSTRUCCIN
National Science Board Y CARACTERSTICAS DE LOS JFET
Presidente del National
Advisory Committee Como se indic anterionnente, el JFET es un dispositivo de treS terminales, con una tenninal
on Semiconductors
capaz de controlar la corriente de las otras dos. En el anlisis del transistor BIT se utiliz el
G. C.Dacey transistor npn a travs de la mayor parte de las secciones de anlisis y diseo; tambin se
El doctor Dacey naci en dedic slo una seccin al impacto del uso del transistor pnp. Para el transistor JFET, el dispo-
Chicago, lllinois sitivo de canal-n aparecer como el dispositivo importante y se dedican prrafos y secciones al
PhD California Institute of impacto del uso de un JFET de canal-p.
Technology
Director de Solid State
La construccin bsica del JFET de canal-n se muestra en la figura 5.2. Obsrvese que la
Electronics Research de mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interio-
Bell Labs res del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por
Vicepresidente de medio de un contacto hmico a la terminal referida como el drenaje (D), mientras que el
Investigacin en Sandia extremo inferior del mismo material se conecta por medio de un contacto hmico a una termi-
Corporation
Miembro de fRE, Tau Beta
nal referida como lafuente (S) (por su sigla en ingls, Source). Los dos materiales de tipo p se
Pi, Eta Kappa Nu encuentran conectados entre s y tambin a una terminal de compuerta (G) (por la sigla en
ingls de, Gale). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal
de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de cualesquiera
potenciales aplicados el JFET tiene dos uniones pon bajo condiciones sin polarizacin. El re-
sultado es una regin de agotamiento en cada unin, como se muestra en la figura 5.2,la cual
se asemeja a la regin de un diodo sin polarizacin. Recuerde tambin que la regin de
agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la
conduccin a travs de la regin.
Cumpuerta(G)
0--'----1--1
Regin de
Regin de a!,'otamienlo
agotamiento
Hgura 5.2 Transistor de efecto de campo
ruentc. (5) de unin OFET).
En raras ocasiones son perfectas las analogas y a veces pueden causar confusiones; sin Fuente
embargo. la analoga del agua de la figura 5.3 proporciona cierto sentido sobre el control del
JFET a tI ~.vs de la terminal de compuerta y acerca de lo adecuado de la terminologa aplicada
a las terminales del dispositivo. La fuente de la presin del agua se parece al voltaje aplicado
desde el drenaje a la fuente que establecer un flujo de agua (electrones). a travs de la llave
(fuente). La "compuerta", mediante una seal aplicada (potencial), controla el flujo de agua
Compuerta
ofFr
(carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extre-
mos opuestos del canal~n como en la figura 5.2 porque la terminologa est definida para el
LDrenaje
flujo de electrones. figul1l 5.3 Analoga hdrulica
para el mecanismo de control del
VGS = O V, VDS algn valor positivo FET.
En la figura 5 A se ha aplicado un voltaje positivo VDS a travs del canal, y la entrada se conect
directamente a la fuente con objeto de establecer la condicin VGS = O V. El resultado es que la
compuerta y la fuente tienen el mismo potencial y una regin de agotamiento en el extremo
inferior de cada material-p similar a la distribucin de la condicin de sin polarizacin de la
figura 5.2. En el instante en que se aplica el voltaje V DD (= VDS)' los electrones sern atrados a
ia tenninal del drenaje, establecindose la corriente convencional ID con la direccin detlnida
de la figura 5A. La trayectoria del flujo de carga revela con claridad que las corrientes de
=
drenaje y fuente son equivalentes (lD 15), Bajo las condiciones que aparecen en la fIgura 5.4,
el flujo de carga se encuentra relativamente sin ninguna restriccin y slo lo limita la resisten~
cia del canal-n entre el drenaje y la fuente.
D Po +
Regin de CanaJ-n
agotamiento 'N---~'-t'----,
SG.
figura 5.4 JFET en Ves'" OV Y
VDS>Ov.
+
D
Estrechamiento
JI) I
G
1 xivel de saturacin
-(~ Vc,=OV +
1 Aumento de I~ resistencia debido al
estrechamH~nt\)
[
del canal
[
[
[
Re~lst<:ncia dd c,)l'.al-/1 s
o v,
Figura 5.6 ID en funcin VDS para Ves'" O V. Figura 5.7 Estrechamiento (Ves" OV, VDS'" Vp).
VGS<OV
El voltaje de la compuerta a la fuente denotado por V GS es el voltaje que controla al JFET. As
como se establecieron varias curvas para JC en funcin de VCE para diferentes niveles de lB Y
para el transistor BJT. se pueden desarrollar curvas de ID en funcin de VDS para varios niveles
de Ves para el JFET. Para el dispositivo de canal-n el voltaje de control Ves se hace ms y ms
negativo a partir de su nivel Ves::: O V. Es decir, la terminal de la compuerta se hace a niveles
de potencial ms y ms bajos en comparacin con la fuente.
En la figura 5.9 se aplica un voltaje negativo de -1 V entre las tenninales de la compuerta
y la fuente para un nivel bajo de VDS. El efecto del Ves aplicado de polaridad negativa es el de
establecer regiones de agotamiento similares a las que se obtuvieron con V GS = O V, pero a '
niveles menores de VDS' Por tanto, el resultado de aplicar una polarizacin negativa en la
compuerta es alcanzar un nivel de saturacin a un nivel menor de VOS como se muestra en la fi-
=
gura 5.10 para VGS -1 V. El nivel resultante de saturacin para ID se ha reducido y de hecho
continuar reducindose mientras Ves se hace todava ms negativo. Obsrvese tambin en la
figura 5.10 la manera en que el voltaje de estrechamiento contina cayendo en una trayectoria
parablica confomle VGS se hace ms negativo. Eventualmente, cuando VGS= -Vp , Vas ser lo
suficientemente negativo como para establecer un nivel de saturacin que ser en esencia OmA,
por otro lado. para todos los propsitos prcticos el dispositivo ha sido "apagado". En resumen:
G
Vos>V
+
+
S~
o , 5 10 15 '0 15
FIgUra 5.10 Caractersticas del JFET de canal-n con loss '" 8 mAy Vp '" -4 V.
(5.1 )
Dispositivos de canal-p
El JFET de canal-p est construido exactamente de la misma manera que el dispositivo de
canal-n de la figura 5.2 con una inversin de los materiales tipo p y tipo n, como se muestra en
la figura 5.11.
ts
f
Figura 5.11. JFET de canal-p.
Las direcciones de corriente definidas estn invertidas, como las polaridades reales para los
voltajes Ves y VDS' Para el dispositivo de canal-p, ste ser estrechado mediante voltajes cre-
cientes positivos de la compuerta a la fuente, y la notacin de doble subndice para Vos' por
tanto, dar como resultado voltajes negativos para VDS sobre las caractersticas de la figura
5.12.la cual tiene una 1DSS de 6 mA y un voltaje de estrechamiento de Ves = +6 V. No se debe
confundir por el signo de menos para VD;' ste simplemente indica que la fuente se encuentra
a un potencial mayor que el drenaje.
Figura 5.12 Caractersticas del JFET de canal-p con IDSS '" 6 mAy Vp '" +6 V.
Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que
parecen ilimitados. El crecimiento vertical es una indicacin de que ha sucedido una ruptura y
que la corriente a travs del canal (en la misma direccin en que normalmente se encuentra)
ahora est limitada nicamente por el circuito externo. Aunque no aparece en la figura 5.10
para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta
regin puede evitarse si el nivel de VDS m ." de las hojas de especificaciones, y el diseo es tal,
que en nivel real de VDS es menor que el valor mximo para todos los valores de V cs'
D D
+ +
h L
G G
VDS
+ +
vc,
S s
Figura 5.13 Smbolos del JFET: a)
,) (b) de canal-n; b) de canal-p.
Resumen
Una cantidad importante de parmetros y relaciones se presentaron en esta seccin. Otros,
cuya referencia ser frecuente en el anlisis de este captulo, as como en el siguiente para los
JFET de canal-n, se describen a continuacin:
La corriente mxima se encuentra dejinida como 1DSS y ocurre c:lando Ves = O V Y
V DS ~ IV p I como se muestra en la jigura 5.14a ..
Para los voltajes de la compuerta a lafuente Ves menores que (ms negativos que) el
nivel de estrechamiento, la corriente de drenaje es igual a OA (ID = OA), como
aparece en lajigura 5.14b.
Para todos los niveles de Ves entre O V Y el nivel de estrechamiento, la corriente ID se
encontrar en el rango entre IDSSY OA, respectivamente, como se encuentra en la
jigura 5.l4c.
Se puede desarrollar una lista similar para los jFET de canal-p.
D D
ves =- V ee
G
V ee
+
+
Vc,
1
S
I[)=O A VD!)
IVGGI~I vpl
(a) b)
D <
OmA_ln</DSS
Figura 5.14 a) Vcs " OV.lD "
G IDSS ; b) corte (ID" O A) VGS es
menor que el nivel de
+ estrechamiento; e) D se
encuentra entre OA ef.DSS
S
cuando VGS es menor o igual a O
V Y mayor que el nivel de
estrechamiento.
Ce)
En la ecuacin (5.2) existe una relacin lineal entre le e B" Si se duplica el nivel de 1H e le' se
incrementar tambin por un factor de 2.
Desafortunadamente. esta relacin Ilneal no existe entre las cantidades de salida y de
entrada de un JFET. La relacin entre ID Y Ves se encuentra definida por la ecuacin de Shock/e)':
variable de control
)2
.. 0
~ -
?es (5.3)
ID IDSS
Vp
con stantes
I T
El tnnino cuadrtico de la ecuacin dar por resultado una relacin no lineal entre ID Y Vcs' William Bradford Shockley (1910-
1989) coinvent el primer
produciendo una curva que crece exponencialmente con las magnitudes decrecientes de V cs'
transistor y formul la teora de
Para el anlisis en dc que ser desarrollado en el captulo 6. un sistema grfico ms que "efecto de campo" que se utiliz
matemtico ser, en general, ms directo y fci1 de aplicarse. Sin embargo. la aproximacin en el desarrollo de los
grfica requerir de una grfica de la ecuacin (5.3) con objeto de representar el dispositivo, y transistores y el FET. (Cortesa de
una grfica de la ecuacin de red que relacione las mismas variables. La solucin est definida AT&T Archives).
por el punto de interseccin de las dos curvas. Es importante considerar al aplicar la aproxima-
Shockley naci en Londres.
cin grfica que las caractersticas del dispositivo no sern afectadas por la red en la cual se Inglaterra PhD Harvard. 1936
utilice el dispositivo. La ecuacin de la red puede cambiar con la interseccin de las dos cur- Director del Transistor Physics
vas, pero la curva de transferencia definida por la ecuacin (5.3) permanece sin resu\tar afec- Department - BeU Laboratories
tada. Por tanto: Presidente de Shockley Transistor
Corp.
Las caractersticas de transferencia definidas por la ecuacin de Shockley no Profesor Poniatoff de Enginnering
resultan afectadas por la red en la cual se utiliza el dispositivo. Science en Stanforc University
Premio Nobel en fsica en 1956
Se puede obtener la curva de transferencia utilizando la ecuacin de Shockley o a partir de junto con los doctores Brattain y
las caractersticas de salida de la figura 5.lO. En la figura 5.l5 se proporcionan dos grficas Bardeen
1010
9 9
-8 IDs~ __ - Ves=OV
11
Ves =-3 v
VU _\=---4 V
Figura 5.15 Obtencin de la
5 10 15 20 25 curva de transferencia para las
caractersticas de drenaje.
- 0)2
e (5.4)
Ves) 2
ID = loss ( 1 - - -
Vp
=8mAI--- -l Y)'
( -4Y 8mA(1 - ~)' =8mA(0.75)2
= 8 mA(0.5625)
= 4.5 mA
como se muestra en la figura 5.15. Obsrvese el cuidado que se necesita tomar con los signos
negativos de Ves 'J Vp en los clculos anteriores. La prdida de un signo dara un resultado
totalmente errneo.
Debe resultar obvio a partir de lo anterior que dados Vos s y Vp (como normalmente se
proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier
nivel de Vcs' Recprocamente, utilizando lgebra bsica se puede obtener [a partir de la ecuacin
(5.3)] una ecuacin para el nivel resultante de Ves para un nivel dado de ID. La derivacin es
----:===----,
bastante directa y dar como re,:s.::ul:..:t"ad::.o=--_ _ _ _
Puede probarse la ecuacin (5.6) si se localiza el nivel de Ves que dar por resultado una
corriente de drenaje de 4.5 mA para el dispositivo con las caractersticas de la figura 5.15.
_ 12)2 __
1DSsC0.5)2
Ves =V p 0 ~) I DSS
= Vp 0- ~ - - IDSsI2)
IDSS
= Vp(l - -{65) = Vp(0.293)
Ves ID
O lDSS
O.3Vp 1DSS/2
O.5Vp l/Jss/4
Ve DmA
Solucin
Los dos puntos de la grfica estn definidos por
I DSS = 12 mA y
e ID = OmA y
En Ves = V p l2 =..{j V/2 =-3 V la corriente de drenaje est dada por ID =IDSs /4 = 12 mA/4=
= = =
3 mA. En ID I Dss /2 12 rnA/2 6 mA el voltaje de la compuerta a la fuente se encuentra
= =
determinado por Ves'" 0.3 Vp 0.3 (-6 V) -1.8 V. Los cuatro puntos estn bien definidos
sobre la figura 5.1 f- ::on la curva de transferencia completa.
12ID =/DSS=12mA
11
9
S
7
6
5
4
3
2
\lGS = Vp =-6 V
"'"
-6 -5 -4 -3 -2 -1 O VGS
Figura 5.16 Curva de transferencia
para el ejemplo 5.1.
Para los dispositivos de canal-p, la ecuacin (5.3) de Shockley puede todava aplicarse
exactamente como aparece. En este caso, tanto Vp como VGS sern positivos, y la curva tendr
la imagen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n
y los mismos valores limitantes.
Solucin
En Ves = Vp l2 = 3 VI2 = 1.5 V,lD= I Dss l4 = 4mA14= l mA. En ID = IDssl2 = 4 mAI2 = 2 mA,
Ves = 0.3 Vp = 0.3 (3 V) = 0.9 V. Los dos puntos de la grfica aparecen en la figura 5.17 junto
con los puntos definidos por medio de loss y Vp '
losS = 4 mA
Vp =3 V
Caracterstica
CARACTERSTICAS "APAGADO"
CARACTERSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la entrada"
(VDS = 15 Vde, Vos = O) 2N5457
(5.9)
Ntese la similitud en formato con la ecuacin de disipacin mxima de potencia para el tran-
sistor BJT.
El factor de prdida de disipacin se analiza con detalle en el captulo 3, pero por el
momento reconocemos que el valor de 2.82 m W/oC revela que el valor de disipacin decrece
en 2.82 mW por cada incremento en la temperatura de 1 oC arriba de 25 oC.
Caractersticas elctrcas
Las caractersticas elctricas incluyen el nivel de Vp en las CARACTERSTICAS DE APA-
GADO e lDSS en las CARACTERSTICAS DE ENCENDIDO. En este caso V p = VCs<,p"'do)
tiene un rango entre -0.5 a -6.0 e lDSS entre 1 y 5 roA. El hecho de que ambos tengan -una
variacin de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricacin. Las 2N2844
CPSULA 22-03. ESTILO 1:::
otras cantidades estn definidas bajo las condiciones que aparecen entre parntesis. Las carac-
To-n; (TQ-206AA)
tersticas de pequea seal se discuten en el captulo 9.
3 Drenaje
Construccin del encapsulado e identificacin de terminales (encapsulado)
Este JFET en particular tiene la misma apariencia que proporciona la hoja de especificaciones
de la figura S .18. La identificacin de las terminales tambin se proporciona directamente de-
bajo de la figura. Adems los JFET se encuentran disponibles en encapsulado de "sombrero
com~o,:S
alto", como se muestra en la figura 5.19 con su identificacin de tenninales. l Fuente
1/
1
\
\
5.5 INSTRUMENTACiN
Recuerde que, como se vio en el captulo 3, hay instrumentos disponibles para medir el nivel
de f3dc para el transistor BJT. Una instrumentacin similar no est disponible con objeto de
medir los niveles de I DSS y Vp . Sin embargo, el trazador de curvas presentado para el transistor
BJT puede tambin mostrar las caractersticas de drenaje del transistor JFET a travs del ajuste
adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal (en
volts) se han ajustado para mostrar las caractersticas completas, como se muestra en la figura
5.21. Para el JFET de la figura 5 .21. cada divisin vertical (en centmetros) refleja un cambio
de -mA en le' mientras que cada divisin horizontal tiene un valor de V. El paso del voltaje
es de 500 mV/paso (0.5 V/paso), lo que revela que la curva superior se encuentra definida por
VGS == OV, Yque la siguiente curva hacia abajo -0.5 V para el dispositivo de canal-no Con el uso
del mismo paso de voltaje la siguiente curva es -1 V, luego -1.5 V, Y finalmente -2 V. Al
dibujar una lnea a partir de la curva superior sobre el eje ID se puede estimar el nivel de I DSS de
cerca de 9 mA. El nivel de Vp se puede estimar si se observa el valor de Ves de la ltima curva
hacia abajo, pero tomando en cuenta la distancia ms pequea entre las curvas mientras VGS
se hace todava ms negativo. En este caso, V p es cierto que es ms negativo que -2 V Yquiz
Vp se encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen
muy rpidamente cuando se acercan a la condicin de corte, por lo que quiz Vp == -3 V es una
ves= ov
/
i
I lI 1
j
,
f
IDSS=9mA
1 \
-~ Sensibildad
Yt 1
,
i
!
!
!
I
!
i
vertical
ImA
por divisin
i".
,
I
!
!
,
,
,
-
/
Sensibilidad
i !
\
!
I
1
, "" horizontal
IV
I
:
por divisin
/7
!
.2
i j I I 500 rnV-
= -0.9 V) , por paso
'1.
(VGS
!
!
,
i
I " I
1---- L ____ ~--- .. f-- .._--_.- ---_..
-
1(, I
I
i
I
- -
I ,--
gm
~..
I
i
\
Ii 2m
-i 1
I
, por divisin
_._.-..~_.- - - I
ImA{
di" V i
I
,
I
\ 1 i
I,
,
\
" i- VGS =-2V
'-,--' V p =-3 v
IV
t.1iv
Figura 5.21 Caractersticas de drenaje para el transistor JFET 2N4416 como se presenta en
un trazador de curvas.
ID = IDSS 1
~ VV)'
-
GS
p
= 9 mA f _ -2 vV
~ -3 V!
_ 1 mA
como se fundamenta en la figura 5.21.
En Ves = -2.5 V la ecuacin de Shockley dar por resultadoI D =0.25 mA, con Vp = -3 V,
lo cual revela con claridad cuan rpido las curvas se contraen cerca de Vp ' La importancia del
parmetro gm y la forma en que se determina a partir de las caractersticas de la figura 5.21 se
describen en el captulo 8 cuando se examinen las condiciones de ac en pequea seal.
JFET BJT
(5.10)
{::} le" lE
{::} VSE " 0.7 V
Construccin bsica
La construccin bsica del MOSFET de tipo decremental de canal-n se proporciona en la
figura 5.23. Una placa de material tipo p est formada a partir de una base de silicio y se le
conoce como substrato, que es la base sobre la que se construye el dispositivo. En algunos
casos el substrato se encuentra conectado interiormente con la teoninal de la fuente. Sin em-
bargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por
resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las termi-
nales de fuente y compuerta estn conectadas por medio de contactos m~tlicos a las regiones
dopadas-n unidas por un canal-n como se muestra en la figura. La compuerta se encuentra
conectada tambin a una superficie de contacto metlico, pero permanece aislada del canal-n
por medio de una capa muy delgada de dixido de silicio (Si0 2). El SiO, es un tipo particular
(Drenaje)
D
Canal-n
Substrato
Substrato
,P
Regiones
S
(Fuente) dopadas-n
Adicionalmente:
Se debe a la capa aislante de SiOl del MOSFET explica la alta impedancia, muy
deseable, de entrada del dispositivo.
o
, .. -----
ss +
_ - - - - - - - - - - Ve.;, = -1 \"
_ - - - - - - - - - - - Ves =-2-V
I'-_____________ \/c;s= V,.. =-3 V
2
-4V T
-5 V
-6 -5 --4 -3 -1 \1 O o I VD.'
Vp Vp 0.3 V p Ves =Vp =-6V
2
En la figura 5.26, VGS tiene un voltaje negativo tal como -1 V. El potencial negativo en la
entrada tender a presionar a los electrones hacia el substrato de tipo p (cargas similares se
repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en
la figura 5.26. Dependiendo de la magnitud de la polarizacin negativa que aplica V cs' sucede-
r un nivel de recombinacin entre los electrones y los huecos que reducir el nmero de
electrones libres disponibles para la conduccin en el canal-n. Mientras ms negativa sea la
polarizacin, ms alta ser la tasa de recombinacin. El nivel resultante de corriente de drenaje
es, por tanto, reducida con la polarizacin negativa creciente de VGS como se muestra en la
figura 5.25 para VGS = -1 V, -2 V, Y as sucesivamente, hasta el nivel de estrechamiento de
-6 V. Los niveles resultantes de corriente de drenaje y la grfica de la curva de transferencia se
conduce exactamente igual a la descrita para el JFET.
Proceso de
recombinaci6n
G~---i
Substrato de
material-p
+) Huecos atrados a!
potencia! negativo
Contacto en la compuerta
metlico +
FIgUra 5_26 Reduccin de
portadores libres en el canal
Electrones repelidos por
el potencial negativo en debido a un potencial negativo
la compuerta en la terminal de la compuerta.
Para los valores positivos de VGS la entrada positiva atraer electrones adicionales (porta-
dores libres) desde el substrato de tipo p debido a la corriente de fuga inversa, y crear nuevos
portadores mediante la colisin resultante entre las partculas en aceleracin. Mientras el vol-
taje compuerta-fuente sigue aumentando en la direccin positiva, la figura 5.25 indica que la
corriente de drenaje se incrementar de manera acelerada debido a las razones listadas arriba.
Trace las caractersticas de transferencia para un MOSFET de tipo decremental de canal-n con EJEMPLO 53
IDss ~ !O mAy Vp = -4 V.
Solucin
En VGS = OV. ID = IDSS = lOmA
VGS = V =-4 V.
p ID ~ OmA
Vp -4V IDSS lOmA
VGS =
2
~
2
= -2 V, ID =
4
~
4
= 2.5 mA
17
IDSS 16
yen ID =
2
VGS ~ O.3Vp = 0.3(-4 V) = -1.2 V
15
14
todas las cuales aparecen en la figura 5.27.
Antes de graficar la regin positiva de V Gs ' se debe tener en cuenta que ID aumenta con
mucha rapidez con los valores mayores de V cs' En otras palabras, se tiene que ser conservador
con la seleccin de los valores que deben sustituirse en la ecuacin de Shockley. En este caso
se intentar + 1 V de la siguiente manera:
(, +IV\' ,
~ !O mA~ - -4 V) = 10 mA(l + 0.25)' ~ !O mA(1.5625) I DSS :
1
2 1
4 1
'" 15.63 mA 1
3
IDSS :
-1
la cual es lo suficientemente alta como para terminar la grfica. 2 4 1
1
1
-3 -2 -1 O +1 Yc;s
MOSFET de tipo decremental de canal-p v, 11:
LO.3V,
2
La construccin de un MOSFET de tipo decremental de canal-p es exactamente el inverso del que
aparece en la fIgura 5.23. Esto es. ahora existe un substrato de tipo n y un canal de tipo p, como lo figura 5.27 Caractersticas de
muestra la figura 5.28a. Las teITfnales permanecen como se encuentran identificadas, pero todas transferencia para un MOSFET de
las polaridades de los voltajes y las direcciones de las comentes estn invertidas, como 10 ilustra la tipo decremental de canaJ~n con
misma figura. Las caractersticas de drenaje podrian aparecer iguales que en la figura 5.25, pero ~)SS:. 10 mAy V p = -4 V.
9
8
____-----------~S=-l V
D
7
6 ~----------.,--- Ves;::: O V
5
4 __------------------ves =+\ V
G 0--_1,
+ n ss 3
2
. . .----------------ves = +2 V
'f~--------------_VGS = +3 V
Ves =+4 V
Ves =+5 V
-1 O 2 3 4 5 6 Ves O
Vp Ves = Vp = +6 y
-6
S (,) (b) (e)
con valores negativos de VDS' ID positiva como se indica (debido a que la direccin definida
ahora est invertida) y V GS con las polaridades opuestas como se muestra en la figura 5.28c. La
inversin en Ves traer como resultado una imagen de espejo (con respecto al eje ID) para las
caractersticas de transferencia como lo muestra la figura 5.28b. En otras palabras, la corriente
=
de drenaje aumenta desde el corte en VGS Vp en la regin positiva de Ves a 1DSS' y despus
c~mt.ina su crecimiento para valores negativos mayores de V GS. La ecuacin de Shockley
todava se aplica. pero necesita slo colocar el signo correcto tanto para V GS como para V p en
la ecuacin.
2N3797
/t~~."
VALORES NOMISALES MXIMOS
Clasificacin Smbolo Valor t;nidad
Voltaje drenajefuente Vos Vd,
2N3797 20
Vahaje comput'rta-fucme V GS JO Vdc
Corriente del drenaje 1, 20 mAdc 2 I ,,"'"OC I
Disipacin total del dispositivo @ TA = 25 "C P, 200 mW
Prdida de disipacin arriba de 25 oc 1.14 mWOC
MOSFET DE AUDIO DE BAJA
POTENCIA- - - - - I!
Rango de temperatura de la unin T; +175 oC
Rango de almacenamiento de temperatura dd Lanal T,t~ -6S a +200 oC CANAL-~-AGOTAM~
CARACTERSTICAS ELCTRICAS (T.. = 25 uc a meno~ que se especifique lo contrario)
I
I
(VDS = 10 V, Ves = +35 V)
2N3797 9.0 14 18
- SliNAL
CARACTERSTICAS EN PEQUENA
-
CARACTERISTICAS FUNCIONALES
Datos 'del ruido dB
(Vos = 10 V. Vos =0, f = 1.0 kHz. Rs = 3 megohms)
(1) Es[e valor en I~ corriente incluye tallto Ja COlTiente de fuga del FET como la corriente de fuga a,ociada con el contacto de prueba y sus conexiones cuando se mide bajo la, mejores
condIcione, alcanzildas.
Construccin bsica
La construccin bsica del MOSFET de tipo incremental de canal-n se ofrece en la figura 5.31.
Una placa de material tipo p se fonna a partir de una base de silicio y una vez ms se le Conoce
como substrato. De la misma forma que con el MOSFET de tipo decremental, el substrato
algunas veces se conecta a la tenninal de la fuente, mientras que en otros casos hay disponible
una cuarta tenninal para el control externo de su nivel de potencial. Las terminales de la fuente
y drenaje se conectan una vez ms por medio de contactos metlicos a regiones dopadas n,
pero se observa en la figura 5.31 la ausencia de un canal entre las dos regiones dopadas n. Esta
es la diferencia primaria entre la construccin de los MOSFET de tipo decremental y los de
tipo incremental: la ausencia de un canal como un componente construido del dispositivo. La
capa de SiO, an est presente para aislar la plataforma metlica de la compuerta de la regin
entre el drenaje y la fuente, pero ahora est simplemente separada de una seccin de material
de tipo p. Por tanto, la construccin de Un MOSFET de tipo incremental es bastante similar
a la de un MOSFET de tipo decremental, excepto por la ausencia de un canal entre las terminales
del drenaje y la fuente.
Regin
dopada-n
Sin canal
Contactos
metlicos
Substrato
G SS
Regin
S dopada-n
ss +
(5.11)
Estrechamiento (principio)
Reg.in de ag.otamiento
Substrato
tipop
(5.12)
Por tanto. es obvio que para un valor fijo de VT' mientras mayor sea el nivel de V cs' mayor ser
el nivel de saturacin para Vos' como se muestra en la figura 5.33 por la localizacin de los
niveles de saturacin.
II
10
9
7f-
6
5
~__---------------------------- Vos=+6V
4
o 5 V, 10 V 15 V ~ov 25V~
6V
(5.13)
Una vez ms, es el trmino cuadrtico que resulta de la relacin no lineal (curva) entre ID y
VGs ' El trmino k es una constante que, a su vez, es una funcin de la fabricacin del disposi-
tivo. El valor de k se puede calcular a partir de la siguiente ecuacin [derivada de la ecuacin
(5.13)] donde ID(encendido) y Ves(f':nccn(itr:U) son los valores de cada uno en un punto en particular
sobre las caractersticas del dispositivo.
k = ____~ID~(~'"~C~en~d~id~O~)____ (5.14)
(VGS(encendido) - VT)2
lOmA 10 mA 10 mA
k = ----=--=
(8 Y - 2 Y)' (6 Y)2 36 y,
= 0.278 X 1()-3 AN2
y una ecuacin general para ID para las caractersticas de la figura 5.34 da por resultado:
1[)(mA) ID (mA)
10 '10
9 9
8 8
--------7
7 \les=+7V
6 6
5 5
4 4
3 ---- _._--_._- 3
2 2
Ves =+4V
-------- Ves = +3 V
o 2
VT
3 4 5 6 7 8 VG; o 5 10 15 20 25\ vC,\,
v es =VT =2V
4 V)2
6 6
5 5
4 4
3 3
2 2
O 2 3 4 5 6 7 8 Ve; O 2 3 4 5 6 7 8 Ves
\/T V,
(a) (b)
l{)=(mAl
8
7
6
3
4
"
2
O 2 3 4 5 6 7 8 Ves
V,
(e)
y se obtiene un punto en el plano, como se muestra en la figura 5 .36b. Por ltimo se eligen
niveles adicionales de V GS y se obtienen los niveles resultantes de ID' En particular, para
=
Ves 6 V, 7 V Y 8 Vel nivel de ID es 2 mA, 4.5 mA y 8 mA respectivamente, como se
muestra en el diagrama resultante de la figura 5.36 c.
8 8
D
7 7
6 6
5 5
___- - - - - - - - - - Ves = -5 V
4 4
n -o SS 3 3
2 2
-5 -4 -3 -2 -1 O Vas O
+ VT
D
(a) (b) (e)
Figura 5.37 MOSFET de tipo incremental de canal-p con VT : 2 Vy k = 0.5 x 10--3 AjV2.
canal-n canal-p
JD JD s
G~1 G~1
ss
s s
JD JD
G~9s G~9s Figura 5.38 Smbolos para
a) MOSFET de tipo incremental
de canal-n, y b) MOSFET de tipo
(,) (b) incremental de canal-p.
CARACTERISTICAS "ENCENDIDO"
CARACTERSTICAS DE CONMUTACIN
=
Ves = 10 V. ID 3 mA. Los niveles que se dieron de VGS(Th), 1D(encendido)' y VeS(enccndido) permi-
ten determinar k a partir de la ecuacin (5.14) y escribir la ecuacin general para las caracters-
ticas de transferencia. En la seccin 5,9 se revisan los requerimientos de manejo de los MOSFET.
Solucin
D(mA)
o 2 3 4 5 6 7 8 9 10 11 12 13 J4 15 Ves
5.10 VMOS
Una de las desventajas del MOSFET tpico consiste en los reducidos niveles de manejo de
potencia (por lo general, menos de 1 W) comparado con los transistores BJT. Se puede superar
esta carencia de un dispostivo con tantas caractersticas positivas mediante un cambio en la
forma de construirlo de una naturaleza planar como la que se muestra en la figura 5.23, a una
con una estructura vertical como la que se seala en la figura 5.42. Todos los elementos del
MOSFET planar estn presentes en el FET vertical de metal-xido-silicio (VMOS) (por las ini-
ciales en ingls de Vertical Metal~Oxide-Silicon), la conexin de la superficie metlica a las
terminales del dispositivo, la capa de Si0 2 entre la compuerta y la regin de tipo p que se
encuentra entre el drenaje y la fuente con el objeto de crear el canal-n inducido (operacin en
Terminales de la fuente
conectadas de forma externa
Longitud efectiva
del canal
n+ n+(substrato)
Canal ms ancho
+ Figura 5.42 Construccin
D deunVMOS.
5.11 CMOS
Puede establecerse un circuito lgico muy efectivo al construir un MOSFET de canal-p y de
canal-n sobre el mismo substrato, como se muestra en la figura 5.43. Se observa a la izquierda
el canal-p inducido y a la derecha el canal-n inducido, para los dispositivos de canal-p y de
canal-n, respectivamente. La configuracin que se conoce como un arreglo complementario
de MOSFET, y se abrevia CMOS, tiene extensas aplicaciones en el diseo de lgica de compu-
tacin. La impedancia de entrada relativamente alta, las rpidas velocidades de conmutacin,
y los bajos niveles de potencia de operacin de la configuracin CMOS dan por resultado una
disciplina totalmente nueva que se le llama diseo lgico CMOS.
v,
\.. "encendido"
'----v
MOSFET de canal-p
'-.. _-v
,. encendido"
MOSFET de canal-n
p
Substrato de tpo n
Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efec-
tivo. De l~ misma mai.1era que se present para los transistores de conmutacin, un inversor es
un elemento lgico que "invierte" la seal aplicada. Esto es, si los niveles lgicos de operacin
son O V (estado O) y 5 V (estado 1), un nivel de entrada de O V dar por resultado un nivel de 5 V
Y viceversa. Se absenta en la figura 5.44 que ambas entradas estn conectadas a la seal de
entrada y los dos drenajes a la salida VO ' La fuente del MOSFET de canal-p (Q,) est conectada
directamente al voltaje aplicado Vss ' mientras que la fuente del MOSFET de canal-n (Q,) est
conectada a tierra. Para los niveles lgicos definidos arriba, la aplicacin de 5 V en la entrada
deben dar por resultado una salida aproximada de O V. Con 5 Ven Vi (respecto a la tierra). V GS,
= Vi Y Q, est "encendido", dando por resultado una resistencia muy baja entre el drenaje y la
fuente, como se muestra en la figura 5.45. Ya que Vi y Vss estn en 5 Y, Ves, = O V, lo cual es
menor que el VT necesario para el dispositivo y da por resultado un estado "apagado". El nivel
de resistencia resultante entre el drenaje y la fuente es muy alto para Q2' como se muestra en la
figura 5 AS. Una aplicacin simple de la regla del divisor de voltaje indicar que V u se en-
cuentra muy cerca de O V o en el estado O. estableciendo el proceso de inversin deseado. Para
=
un voltaje aplicado Vi de O V (estado O). Ves. O V Y Q, estar apagado con Vss , -5 V. =
encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentar un 'pequeo
nivel de resistencia y Q una gran resistencia y Vo == Vss = 5 V (el estado 1). Debido a que la
corriente de drenaje que fluye en cada caso est limitada por el transistor "apagado" en el valor
de fuga, la potencia que disipa el dispositivo en cada caso es muy bajo. En el captulo 17 se
presentan ms comentarios sobre la aplicacin de lgica eMOS.
V
GS
,_t V
;s=5V
+ ~ MOSFET
de canal-p
Q,
Q} apagado
oVu=OV R]VSS
V" = - - == O V (estado O)
+ (estado O)
R] + R~
Q] encendido
5V I MOSFET
(estado 1) L-~"""1 de cana!-n
+ Q,
Ves, -
... Figura 5.45 Niveles relativos de resistencia para
Figura 5.44 Inversor CMOS. VI'" 5 V (estado 1).
JFET
(canal-n) ID
1DSS
IG=OA,ID=ls
~:
'oss
I Dss .
- --2 R> 100 Mil
C;, (1 - 10) pF
vp I loss
-f--
I 4
I
:
(
V 2 vp V, 0.3 vp O
lo=IDSS 1-~eJ Ves
T
MOSFET
tipo decremental
(canal-n) lo=OA.ID =ls
rD
)
~~:
f Ri> lOlOQ
DSS
I DSS , C,: (1 - 10) pF
/
Vp I
I
I
I
I
I
(
ID=IDSsl-VpeJ
V ' I
V, O Ves Ves
MOSFET ID
tipo incremental Ic=OA./D=Is
,._--}:
(canaln) I
u
G 9JDVT
S
I D(~~"dido)
VGS(=ndido)
--------
I
R, > 10 1O .Q
C,: (1 - 10) pF
I
ID = k(Ves - Ves (n? :
/ D(cncend,do) O
k= V GS(Th) V GSlcnccndldo) Ves
(VGS(.ncendido) - VGS(Th?
Para PSpice se debe utilizar un formato especfico para introducir los parmetros JFET de
manera adecuada. El formato para un dispositivo de canal-p o n es el siguiente:
JI 3 4 JN
El formato es muy similar al que se usa para el transistor BJT. El nombre consiste de la
literal J, que es un designador para JFET, junto con el nmero l. Los nodos a los cuales se
conectan las terminales estn listados en el orden en que aparecen en el ejemplo anterior. Por
ltimo, se debe introducir el nombre del modelo con objeto de proporcionar una ubicacin que
definir los parmetros del JFET.
El siguiente es el formato para la descripcin del. modelo:
El .MODEL requerido es seguido por el nombre del modelo como se list en la instruccin
anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicara un
JFET de canal-p. Se puede especificar una seleccin de hasta 14 parmetros. Sin embargo,
para estos propsitos ser suficiente especificar VTO y BETA. VTO es el voltaje de umbral
que se especifica normalmente como Vp- BETA no es la f3 definida para los transistores BJT
sino la que se determina en la siguiente ecuacin:
(5.15)
Por ejemplo, si Vp = -4 V e 1DSS = 8 mA, se generarn los valores ')ue aparecen en la instruc-
cin anterior del modelo. Esto es. VTO =-4 Vy BETA =IDss/1 Vp l' = 8 mAl (4V)' =8 mAl
16 V' = 0.5 X 10-3 AN'.
Ambas instrucciones aparecern en un anlisis de PSpice que se desarrollar en el captu-
lo 6 en una configuracin de divisor de voltaje. Se debe empezar a reconocer la similitud de las
instrucciones utilizadas para tener acceso a los parmetros a la red. Continan las similitudes
para una amplia variedad de dispositivos, lo cual permite un ajuste relativamente fcil al an-
lisis de las redes que contienen una gran variedad de elementos.
9 1/
8'
1 -IV
7
I
6
1/ I
5 2V f--
4
_1
3 , -3V
2 ,
I 4V
I
SV ;;6 v
O 5 10 15 20 25 VDS (V)
5.5 Instrumentacin
18. Con el uso de las caractersticas de la figura 5.21, determine ID cuando Ves = --0.7 V Y VDS = 10 V.
19. Al referirse a la figura 5.21, se encuentran los valores de estrechamiento definidos por la regin
VDS < IVpl =3V?
20. Determine V p para las caractersticas de la figura 5.21 utilizando loss e ID en algn valor de VGS'
Esto es. slo sustituya en la ecuacin de Shockley y resuelva para Vp- Compare el resultado con el
valor supuesto de -3 V de las caractersticas.
Problemas 253
21. Utilizando IDSS = 9 rnAy Vp =-3 V para las caractersticas de la figura5.21, calcule lo cuando Ves =
-1 V usando la ecuacin de Shockley y comprela con el nivel que aparece en la figura 5.21.
22. a) Calcule la resistencia asociada con el JFET de la figura 5.21a para V GS = O V desde ID = O rnA
hasta 4 mA.
b) Repita el inciso a para Ves = -0.5 V desde lo = O mA hasta 3 mA.
c) Al asignar el nombre ru al resultado del inciso a y rd al resultado del inciso b, utilice la
ecuacin (5.1) para determinar r d y comprelo con el resultado del inciso b.
25
20
,1
o 5 10
38. Aumenta la corriente de un MOSFET de tipo incremental en la misma proporcin que un MOSFET
de tipo decremental en la regin de conduccin? Revise con cuidado el fonnato general de las
ecuaciones, y si sus conocimientos en matemticas abarcan el clculo diferencial, calcule dIDI
dVesY compare sus magnitudes.
39. Trace las caractersticas de transferencia de un MOSFET de tipo incremental de canal-p si Vr =
-5 V Y k = 0.45 X 10-3 AN2
40. Dibuje la curva de ID = 0.5 X 10-3 (\12 es) elD = 0.5 x 10- 3 (Ves -4)2 para Ves desde O a 10 V. Tiene
un impacto significativo VT = 4 V sobre el nivel de ID en esta regin?
5.10 VMOS
41. a) Describa con sus propias palabras por qu el FET VMOS resiste unos valores mayores de
corriente y potencia que la tcnica estndar de constrUccin.
b) Por qu los FET VMOS tienen niveles reducidos de resistencia del canal?
c) Por qu se desea un coeficiente positivo de temperatura?
5.n CMOS
* 42. a) Describa con sus propias palabras la operacin de la red de la figura 5.44 con Vi::; OV.
b) Si el MOSFET "encendido" de la figura 5.44 (con Vi::; O V) tiene una corriente de drenaje de
4 mA con VDS::; 0.1 V, cul es el nivel aprox.imado de resistencia del dispositivo? Si lo::;
0.5 pA para el transistor "apagado", cul es la resistencia aproximada del dispositivo? Su-
gieren los niveles de resistencia que suceder el nivel deseado de voltaje de salida?
43. Investigue en su biblioteca escolar la lgica eMOS y describa el rango de operaciones y de venta-
jas bsicas de esta tecnologa.
Problemas 255
CAPTULO
6.1 INTRODUCCIN
En el captulo 5 se estudi que para una configuracin de transistor de silicio se pueden obte-
ner los niveles de polarizacin al utilizar las ecuaciones caractersticas VBE = 0.7 V, le = f3'B e
le ::= lEo La relacin entre las variables de entrada y de salida la proporciona /3. la cual asumi
una magnitud fija para el anlisis que se llev a cabo. El hecho de que beta sea una constante
establece una relacin lineal entre le e lB. El duplicar el valor de lB duplicar el nivel de le y
as sucesivamente.
Para el transistor de efecto de campo la relacin entre las cantidades de entrada y de salida
es no lineal, debido al trmino cuadrtico en la ecuacin de Shockley. Las relaciones lineales
resultan en lneas rectas cuando se dibujan en una grfica de una variable en funcin de la otra,
mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron
para las caractersticas de transferencia de un JFET. La relacin no lineal entre ID Y VGS puede
complicar el mtodo matemtico del anlisis de dc de las configuraciones a FET. Una solucin
grfica limita las soluciones a una precisin de dcimas, pero resulta un mtodo ms rpido
para la mayora de los amplificadores. Debido a que el sistema grfico es por lo general el ms
comn, el anlisis de este captulo tendr una orientacin ms grfica en vez de tcnicas mate-
mticas directas.
Otra diferencia distintiva entre el anlisis de los transistores BIT y FET es que la variable
de entrada que controla un transistor BJT es el nivel de la corriente, mientras que para el FET
la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida contro-
lada es un nivel de corriente que tambin define los niveles importantes de voltaje del circuito
de salida.
Las relaciones generales que pueden aplicarse al anlisis en dc de todos los amplificadores
a FET son
(6.1)
(6.2)
(6.3)
256
Para los MOSFET de tipo incremental puede aplicarse la siguiente ecuacin:
(6.4)
Es particularmente importante observar que todas las ecuaciones anteriores son slo para
el dispositivo.' stas no cambian con cada configuracin de red. siempre y cuando el dispositi-
vo se encuentre en la regin activa. La red slo define el nivel de corriente y el voltaje asociado
con el punto de operacin por medio de su propio conjunto de ecuaciones. En realidad, la
solucin de las redes de BJT y de FET es la solucin de ecuaciones simultneas establecidas
por el dispositivo y la red. La solucin puede determinarse con el uso de un mtodo matemti-
co o grfico, hecho que se demostrar en las primeras redes a analizar. Como se mencion
anteriormente, el mtodo grfico es el ms popular para las redes FET y es el que utilizamos en
este libro.
Las primeras secciones de este capitulo estn limitadas a los JFET y al sistema grfico con
objeto de analizarlos. El MOSFET de tipo decremental se examinar despus con su rango
aumentado de puntos de operacin seguido por el MOSFET de tipo incremental. Finalmente,
se investigarn los problemas de diseo para probar los conceptos y procedimientos presenta-
dos en el captulo.
le ;o OA
y VR , = leRe = (OA)R e = OV
La cada de cero volts a travs de Re permite reemplazar VG por un corto circuito equivalente,
como el que aparece en la red de la figura 6.2 redibujado de manera especfica para el anlisis
en de.
V DD
RD
D+
D
I;"-----lf----o v;, G
G C, +
v, o------l V GS - s -
C, l' -.L
cc
+
--~ ~,
i
'='
V
ee
1'=' Figura 6.1 Configuracin de polarizacin fija.
257
El hecho de que la tenninal negativa de la batera est conectada en fonna directa al
potencial positivo definido VGS refleja bien que la polarizacin de VGS est colocada de manera
opuesta y directamente a la de VGG' Al aplicar la ley de voltaje de Kirchhoff en la direccin de
las manecillas del reloj en la malla indicada en la figura 6.2 se tiene
- VGG - VGS = O
y (6.5)
Debido a que VGG es una fuente fija de de, el voltaje VGS es de una magnitud fija, lo que da por
resultado la notacin "configuracin de polarizacin fija".
Ahora, el nivel resultante de corriente de drenaje ID lo controla la ecuacin de Shockley:
Ya que VGS resulta una cantidad fija para esta configuracin, su magnitud y signo pueden
sustituirse con facilidad en la ecuacin de Shockley, adems de calcular el nivel resultante de
VD' Este es uno de los pocos casos en que una solucin matemtica es muy directa para una
configuracin a FET.
En la figura 6.3 se muestra un anlisis grfico que hubiera requerido una grfica de la
ecuacin de Shockley. Es importante recordar que la eleccin de VGS = Vp /2 dar por resulta-
do una corriente de drenaje de 1DSS /4 cuando se grafique la ecuacin. Para el anlisis de este
captulo sern suficientes los tres puntos definidos por 1DSS' VP Yla interseccin recin descrita
con objeto de graficar la curva.
Red ...........
Punto Q -.............
(solucin)
Miliampermetro ID
Q \'CSQ
f~ I
+ -
Voltmetm
S
~'" de prueba negm
El voltaje del drenaje a la fuente de la seccin de salida puede calcularse si se aplica la ley
de voltaje de Kirchhoff de la siguiente manera:
y (6,6)
Recuerde que los voltajes de un sOlO subndice se refieren al voltaje en un punto respecto a la
tierra. Para la configuracin de la figura 6.2.
(6,7)
VDS = VD Vs
o VD = VDS + Vs = VDS +OY
Y VD = VDS (6,8)
Adems, Ves = Ve Vs
o Ve = VGS + Vs Ves + O Y
Y Ve = Ves (6,9)
El hecho de que VD = VDS Yque Ve = Ves parece obvio a partir del hecho de que Vs = O Y,
pero tambin se incluyeron las derivaciones anteriores con objeto de enfatizar la relacin que
existe' entre la notacin de doble subndice y de un solo subndice. Ya que la configuracin
necesit~,,\e dos fuentes de dc, su empleo est limitado, y no podr incluirse en la siguiente lista
de configuI:~ciones FET ms comunes.
G Ios s = lOmA
+ Vp =-8V
Ves S
IMn
2V
+
.". FIgura 6.6 Ejemplo 6.1.
Solucin
Mtodo matemtico:
a) Vcs ~ -VGG ~ -2V
Q
v),
~
-2
10 mA 1 - - -
-8 V
~ 10 mA(l - 0.25)' ~ 10 mA(0.75)' ~ 10 mA(0.5625)
~ 5.625mA
e) VDS ~ VDD - IrJl.D ~ 16 V - (5.625 mA)(2 kQ)
~ 16 V - 11.25 V ~ 4.75 V
d) VD ~ VDS ~ 4.75V
e) VG ~ VGS ~ -2 V
f) Vs ~ OV
[DSS= lOmA
9
8
7
6
- - ~ ID =5.6mA
5 Q
3 lDss=2.5mA
------"-
2 4
-8 -7 -6 -5 -4 -3 -2 -1 o
Vp Figura 6.7 Solucin grfica para
- =-4V
2 la red de la figura 6.6.
b) ID = 5.6mA
c) Vo~ = VOIJ - IdlD 16 V - (5.6 mA)(2 kQ)
= 16 V - 11.2 V = 4.8 V
d) VD VDS = 4.8 V
e) Ve = Ves = -2 V
f) Vs OV
Los resultados confinnan con claridad el hecho de que los sistemas matemtico y grfico
generan sol~cjgl}~S_ muy cercanas.
v, o----}r--~--o---..
c,
Para el anlisis en de los capacitares pueden reemplazarse una vez ms por "circuitos
abiertos", y el resistor Re puede cambiarse por un corto circuito equivalente dado que le = OA.
El resultado es la red de la figura 6.9 para el anlisis en dc.
La corriente a travs de Rs es la corriente de la fuente Is' pero Is = ID Y D
e
+
Para el lazo cerrado que se indic en la figura 6.9 se tiene que
n
vc,
s
-Ves - VR ; =0 +
y v,; Rs
Ves = -VRs
o (6.10)
En este caso podemos ver que Ves es una funcin de la corriente de salida ID' Y no fija en Agura 6.9 Anlisis en de de la
magnitud, como ocurri para la configuracin de polarizacin fija. configura.cin de a.utopo\ari2.acin.
ID = IDss(1 _ ~sj 2
( -Irfis)2
= 1DSS~ - ----v;:-
o
Al desarrollar el tnnino cuadrtico que se indica y al reorganizar los trminos. puede lograrse
una ecuacin de la siguiente fanna:
IJ) + K/ D + K 2 = O
Puede resolverse la ecuacin cuadrtica para la solucin adecuada de ID'
La secuencia anterior define el mtodo matemtico. El mtodo grfico requiere que pri-
mero se establezcan las caractersticas de transferencia del dispositivo como se muestra en la
figura 6.10. Debido a que la ecuacin (6.10) define una lnea recta en la misma grfica, prime-
ro se identifican dos puntos sobre la grfica que se localizan sobre la lnea y simplemente se
dibuja una lnea recta entre ambos puntos. La condicin ms obvia de aplicacin es ID = O A,
yaque da por resultado VGS = -Irfis = (O A)Rs = O V. Por tanto. para la ecuacin (6.10) se
define un punto sobre la lnea recta mediante ID = OAy VGS= O V, tal como aparece en la figura 6.10.
loss
4
/ VGS=OV,ID=OA(VGs=-lrfis)
__ ~~-L~L-~~ _ __
Vp Vp O \lGS f"lgura 6.10 Definicin de un punto
2 sobre la recta de autopolarizacin.
luego -1 R = _ IDs!?s
/Y'S 2
El resultado es un segundo punto con el objeto de dibujar la lnea recta como se muestra en la
figura 6.11. Luego se dibuja la lnea recta por medio de la ecuacin (6.10) y se obtiene el punto
loss
2
o
Figura 6.11 Trazo de la recta de
autopolarizacin.
estable en la interseccin de la lnea recta y la curva caracterstica del dispositivo. Los valores esta-
bles de ID Y de V GS pueden determinarse y utilizarse para encontrar las otras cantidades de
inters.
Puede calcularse el valor de VDS si aplicamos la ley de voltaje de Kirchhoff al circuito de
salida, lo que da por resultado
pero
y (6.11)
Adems:
(6.12)
(6.13)
y (6.14)
1M!>
ID (mA)
/ I D =8 mA, Ves =-8 V
~--"----
8
7
. ID"" 4 mA,Ves :::-4 V
Red- / :
4
3
2
VGS = -2,6V
Q
ID (mA)
8
7
5
4
3
I DQ = 2.6mA
2
figura 6.14 Trazo de las caractersticas del Figura 6.15 Clculo del punto Q para la red de
dispositivo para el lFET de la figura 6.12. la figura 6.12.
ID = 2.6 mA
o
!
e) La ecuacin (6.11): VDS = VDD - ID(R s + RD)
= 20 V (2.6 mA)( 1 kQ + 3.3 kQ)
20 V 11.18 V
= 8.82 V
d) La ecuacin (6.12): Vs = Irfls
(2.6 mA)(l kQ)
= 2.6V
e) La ecuacin (6.13): Ve = OV
f) La ecuacin (6.14): VD = VDS + Vs = 8.82V + 2.6V = 11.42V
o VD VDD - IDR D = 20 V - (2.6 mA)(3.3 kQ) 11.42 V
Solucin
Obsrvese la figura 6.16.
t 'n (mA)
Rs =100Q
J D = 4 mA. Ves == -0.4 V Punto Q
5
4
3
Punto Q
-6 -5 -4 -3 -2 -1 o Ves (V)
Ves(J=-4.6 V Figura 6.16 Ejemplo 6.3.
a) En el eje de ID.
IDQ =6.4mA
De la ecuacin (6.10).
b) En el eje de Ves.
VesQ =-4.6V
De la ecuacin (6.10).
ID
Q
=0.46 mA
Podemos observar cmo los niveles ms bajos de Rs acercan la recta de carga de la red
hacia el eje JD' mientras que los niveles ms altos de Rs acercan la recta de carga de la red hacia
el eje Ves'
\>-----1(,---0 v,
II
10
4../ D "3.8mA
3 Q
como se muestra en la figura 6.19. Al utilizar el punto de operacin de la figura 6.19 se obtiene
vGS Q
'" -2.6V
b) De la figura 6.19.
ID Q '" 3.8mA
c) VD = VDD - IrJiD
= 12 V - (3.8 mA)(1.5 kQ) = 12V - 5.7V
= 6.3V
d) Ve = OV
e) Vs = Irl's = (3.8 mA)(680 Q)
= 2.58 V
f) VDS = VD - Vs
= 6.3 V - 2.58 V
= 3.72 V
Ro
VDO
ro VDD VDl)
RD
R, R, R,
v, o )
c,
(
C,
oVo
Ve
+
.. ... +
lCi,=.OA
+ t- Ve;
t lo
I,
0+
1
R, R, R, Ve;
R, VR, R,
C,
(6.15)
(6.16)
El resultado es una ecuacin que todava incluye las mismas dos variables que aparecen
en la ecuacin de Shockley: V GS e f D' Las cantidades V G YRs estn fijas por la construccin de
la red. La ecuacin (6.16) es an la ecuacin para una lnea recta, pero el origen ya no es un
punto de la recta. No es difcil el procedimiento para dibujar la ecuacin (6.16) si se procede
como se indica a continuacin. Debido a que cualquier lnea recta requiere la definicin de dos
puntos, primero est el hecho de que en cualquier punto a lo largo del eje horizontal de la
figura 6.22 la corriente ID = O mA. Entonces, si se selecciona JD para ser igual a. O mA, en
esencia se est estableciendo en algn lugar sobre el eje horizontal. Puede calcularse la locali-
zacin exacta mediante la simple sustitucin de ID = OroA en la ecuacin (6.16) y encontrando
el valor resultante de Ves de la siguiente manera:
VGS = VG - f}?s
= Ve - (O mA)Rs
y (6.17)
El resultado especifica que siempre que se grafique la ecuacin (6.16), en caso de haber selec-
cionado f D = O mA, el valor de VGS para el dibujo ser de VG volts. El punto que se acaba de
determinar aparece en la figura 6.22.
I DSS
ID=OmA, vGs = vG
/'
-------4~---------+----------__~~---~
vp O +vo vos
Figura 6.22 Trazo de la ecuacin de la red para la configuracin mediante divisor de voltaje.
VGS = Ve - [Jis
OV = Ve - [Jis
e [D =Ve
-1 (6.18)
Rs vc;s=ov
El resultado especifica que las veces que se grafique la ecuacin (6.16), siempre que VGS = O,
el nivel de [D est determinado por la ecuacin (6.18). Esta interseccin aparece tambin en la
figura 6.22.
Los dos puntos definidos arriba permiten dibujar una lnea recta con objeto de representar
la ecuacin (6.16). La interseccin de la lnea recta con la cunra de transferencia en la regin a la
izquierda del eje vertical definir el punto de operacin y los niveles correspondientes de ID y
de Ves'
Debido a que la interseccin sobre el eje vertical se calcula mediante ID = VG I Rs y VG est
fijo debido a la red de entrada, los valores mayores de Rs reducirn el nivel de la interseccin
ID como se muestra en la figura 6.23. Parece muy obvio a partir de la figura 6.23 que:
Cuando aumentan los valores de R s dan por resullado valores menores eswbles de 1D'
as como valores ms negativos de Vcs'
Una vez que se han calculado los valores estables de [D, Y de VGS Q ' el anlisis restante de
la red puede desarrollarse de la manera usual. Esto es,
VDD
(6.22)
IR ,= [R ,=
R + Rz
el V S'
dl VDS'
e) VDG " 2.4 kQ
>2.1 MQ
I~~F
,( o V;,
5 ~F l- Vp =--4V
270 k.Q
>1.5 kn =
r: 20 ~F
_L
Figura 6.24 Ejemplo 6.5.
Solucin
(270 kQ)(l6 V)
2.1 MQ + 0.27 MQ
1.82 V
y VGS = VG - Irfls
= 1.82 V - [D(1.5 kQ)
ID=OmA:
VGS = +1.82 V
lo (mA)
8 (lDSS)
7
5
4
3
ID =2.4mA
2 Q
~ 10 = 1.21 mA(VGs = O V)
-4 -3 -2 -1 O 12 3
(Vp ) VGsQ =-1.8 V ve =1.82 V Figura 6.25 Clculo del punto Q para la
(lo=OmA) red de la figura 6.24.
La recta de polarizacin que se obtuvo aparece en la figura 6.25 con los valores del punto de
operacin
= 2.4mA
in'J
y Ves" = -1.8 V
b) VD = VDD - IfiD
= 16 V - (2A mA)(2. 4 kQ)
= 10.24 V
e) Vs = IDRs = (2A mA)(1.5 kQ)
3.6V
d) VDS VDD - ID(R D + Rs)
= 16 V - (2A mA)(2A kQ + 1.5 kQ)
6.64 V
o VDS VD - Vs 10.24 V - 3.6 V
= 6.64 V
e) Aunque raras veces se solicita, el voIta~e VDC puede determinarse as
VDe = VD - Ve
10.24 V - 1.82 V
= 8.42 V
~,lD
... Vos
S -Ves - [sRs + V ss = a
+ o Ves = Vss - [sRs
() R,~ 1.5 kQ
pero [s = 11)
y (6.23)
El resultado es una eCtlacin muy similar en su formato a la ecuacin (6.16) que puede
sobreponerse a las caractersticas de transferencia, empleando el mismo procedimiento de la
Figura 6.27 Clculo de la ecuacin ecuacin (6.16). Para este ejemplo.
de la red para la configuracin de la
figura 6.26.
Para Ves = a v,
a = lav - ID (1.5kQ)
lOV
e = 6.67mA
1.5kQ
Los puntos que se obtienen para la grfica estn identificados en la figura 6.28.
ID (mAl
9 (IDSS)
8
3
2
ID = 6,9mA
Q
VesQ =-O.35V
= 30 V - 22.77 V
7.23 V
e) VD = VDD - loRD
= 20 V - (6.9 mA)(1.8 kQ) = 20 V - 12.42 V
= 7.58 V
d) VDS = VD - Vs
o Vs = VD - VDS
= 7.58 V - 7.23 V
= 035 V
Para el MOSFET de tipo decremental de canal-n de la figura 6.29. determinar: EJEMPLO 6.7
a) lDQ y VGS,.
b) VDS' 18 V
FIgura 6.29 Ejemplo 6.7.
>1.81d1
110MO
OMU
750 O
+1 V)'
=6mAl---
-3 V~ 6 mA ~ + ~)' = 6 mA(l.778)
= 10.67 mA
La curva de transferencia que result aparece en la figura 6.30. Si seguimos de acuerdo con la
manera que se describi para los JFET, se tiene:
10 MO(l8 VJ
Ecuacin (6.15): = 1.5 V
lOMO + 1l0MO
Ecuacin (6.16): VGS = VG - l"Rs = 1.5 V - I D (750 O)
lo (mAl
V 1.5 V
-G= - - - = 2mA
Rs 750 O
En la figura 6.30 aparecen tanto los puntos de la grfica como la recta de polarizacin obteni-
da. El punto de operacin resultante:
I DQ '" 3.1 mA
VGS Q = -O.S V
Solucin
a) Los puntos de la grfica son los mismos para la curva de transferencia como se muestra en
la figura 6.31. Para la recta de polarizacin,
Iv (mA)
---- JD =7.6mA
Q
-3 -2 -1 O ,, 2 Ves
Vp V GS =+0.35 v Figura 6.31 Ejemplo 6.8.
VGS 1.5 V
VG 1.5 V
ID = - = - - - = lOmA
Rs 150 Q
La recta de polarizacin est incluida en la figura 6.31. Notamos en este caso que el punto de
operacin estable da por resultado una comente de drenaje que excede 1DSS con un valor posi-
tivo para VGS. El resultado:
I DQ = 7.6 IDA
V GSQ = +0.35 V
6.2kQ
( o t~,
v, 0>---)11-----.-------'1---4
1MQ
2.4 kQ
--------
Solucin
a) La configuracin de autopolarizacin da por resultado
como la que se obtuvo para la configuracin JFET. estableciendo el hecho que VGS debe ser
menor que cero volts. Por tanto, no existe la necesidad de graficar la curva de transferencia
para los valores positivos de VGs ' aunque en esta ocasin se hizo para completar las caractersticas
de transferencia. Un punto de la grfica para las caractersticas de transferencia de VGS < OV es
I DSS 8mA
ID ~-- ~ ~ 2mA
4 4
Vp -8 y
Y VGS ~ ~ ~ -4Y
2 2
VGS ~ +2 Y
En la figura 6.33 aparece la curva de transferencia que se obtuvo. Para la recta de polarizacin,
en VGS ~ O Y, ID ~ O mA. Al elegir V Gs = -6 V se obtiene
VGS --6 Y
I ~---= ~ 2.5 mA
D R 2.4kU
s
El punto Q resultante:
I DQ = 1.7 mA
VGsQ ~ -4.3 V
b) VD = VDD - loRD
= 20 Y - (1.7 mA)(6.2 kU)
9.46 V
6
5
4
3
_2_--ID =1.7mA
1 Q
El siguiente ejemplo utiliza un diseo que tambin puede aplicarse a los transistores JFET.
A primera vista aparece algo simple, pero a menudo causa cierta confusin cuando se analiza
por primera vez debido al punto de operacin especial.
Solucin
La conexin directa entre las terminales de la compuerta y la fuente requiere que
20V
1.5 kQ
Debido a que Ves est fija en OV, la comente de drenaje debe ser I DSS (por definicin). En otras
palabras.
D
VGS Q = OV
e ID Q = lOmA
~
+
Por tanto, no existe la necesidad de dibujar la curva de transferencia y
= 5V
figura 6.34 Ejemplo 6.10.
, I
/ V GS., "YGS
lD=OmA VGS(~ncendido) - "
(6.25)
Ya que las hojas de especificaciones por lo general proporcionan el voltaje del umbral y un
nivel de corriente de drenaje (1 D(enCendido), as{ como su nivel correspondiente de VG5(encendido)'
pueden definirse dos puntos de inmediato como lo muestra la figura 6.35. Para completar la
curva, primero tiene que determinar la constante k de la ecuacin (6.25) a partir de los datos de
las hojas de especificaciones mediante la sustitucin en la ecuacin (6.25) y resolviendo para
k de la siguiente manera:
1D(encendido)
y k = ---==='---- (6.26)
(VGS(encendido) - VGS(Thj)2
Una vez que k est definida, pueden calcularse otros niveles de ID para los valores selecciona-
dos de V cs. Por lo general, un punto entre V GS(Th) y VGS(encendido) y uno un poco mayor que
Ves(encendido) ofrecern una cantidad suficiente de puntos para graficar la ecuacin (6.25) (ob-
srvense IDI e IDzen la figura 6.35).
y (6.27)
,-------<r-------H(-----o~,
,--------<1 D
D +
O-----)I---______----o--t~l
G
'1,
-:;:
(6.28)
Se obtiene una ecuacin que relaciona las mismas dos variables como la ecuacin (6.25),
permitiendo graficar cada una en el mismo conjunto de ejes.
Debido a que la ecuacin (6.28) es la de una lnea recta, puede emplearse el mismo proce-
dimiento que se describi con anterioridad, para calcular los dos puntos que defnirn el trazo
sobre la grfica. Sustituyendo ID = O mA en la ecuacin (6.28) se obtiene
(6.29)
(6.30)
Las grficas definidas por las ecuaciones (6.25) y (6.28) aparecen en la figura 6.38 con el
punto de operacin resultante.
2ill
~---+---I~(---o ~,
I ~F
10 Mn.
v, O>--U)--
I~F
-+----191
... "'''',
Figu'ra.6.39 Ejemplo 6.11.
Solucin
Grfica de la curva de transferencia: Se definen de inmediato dos puntos como se muestra
en la figura 6.40. Resolviendo para k:
6mA 6x 10--3
; -----; Nv 2
('<l V - 3 V)2 25
12
11
10
9
8
7
1D(coccndido) - - 6
5
4
3
2
como aparece tambin en la figura 6.40. Los cuatro puntos son suficientes para grafiear la
curva total para el rango de inters como se muestra en la figura 6.40.
Ves ~ V DD - Id'D
= 12 V - 1D(2 kQ)
La ecuacin (6.30):
y VGS = 6.4 V
Q
IO=mA
12
1\
\0
9
8
7
Voo 6
RD
5
4
ID =-2.7SmA-3
Q 2
o 2 3 4 5 8 9 10 11 12
(VDD )
D
o (6.32)
o (6.33)
Debido a que las caractersticas son una grfica de''ID en funcin VcS' y que la ecuacin
(6.32) relaciona las mismas dos variables, pueden graficarselas dos curvas en la misma grfica y
hacer el clculo de la solucin en la interseccin de ambas. U~ vez que se conocen 1DQ Y Veso'
pueden entonces calcularse todas las cantidades restantes de la'red, tales como VDS' VD Y VS.
\
EJEMPLO 6.12 Determinar ID" VGsQ ' as como VDS para la red de la figura 6.43.
4QV
3 k!l
22k!l
2N4351
VGs(Th) = 5 V
G ID (encendido) = 3 mA
+ Y Vos (encendido) = 10 V
18 M.o.
0.82 ill
30
VG
- = 21.95
Rs 20
Figura 6.44 Determinacin del punto Q para la red del ejemplo 6.12.
Dspositivo:
1D(encendido)
La ecuacin (6.26): k
3mA
- - - - - - = 0.12 X IQ-3 NV2
(lOY - 5 Y)'
e ID = k(V GS - V GS(Th2
ID=6.7mA
Q
VGsQ = 12.5 V
{'f
In
RIJ ID,\)
JFET
con polarizacin fija _i RG
VDS
VCSQ::O -VCiG
Iv
d""
1055
JFET Ro
P"UIO~
Ves = -lrfis
con autopolarizacin - - 1'0
VDS = Voo -IARo - RsJ
Re Rs
Vp:v-G.I' O Ve;
ID
.{
In
rJ- ~
lD'\S
Ro
Vos = Y ss - loRs Vss
Compuena comn
JFET VDS = V:){) + Vs.\. - lo(Ro + Rs) PuulO
R,
-Vss V, O V5_\ Ves
d'"
Punto Q lo
""" f>S~
Ro
JFET
(Ves ,,=
OV)
Yc;sQ= O V
ID(i == Ivss ) /VesQ ::;; O V
~
O Ves
lo
d"
V(;S = -l,/?\ loss
JFET VD = V DO
(Ro = O a) Vs = loRs -ro
Re Rs PunIOQ':J)
Vos = VOD - IsRs
I o
,
VplV'GS Ve;
d'"
MOSFET ID
de tipo decremental Punto Q
Ro
-(Todas las configu.raciones Voso = -VCG
~
arriba de los caso, positivos VOS = VOD -loRs
donde VGS " + voltaje)
POlarizagin fija Voo
V, 01 V"" Ve;
Va' ID
tf
MOSFET de tipo R~VDD R'
=---
~OQ
R] RD
decrementa! Ve
'7
RI - R 2
Polarizacin mediante Ves = Vo -lsRs
divisor de voltaje R2 R
s Vos = Vuo - lo(R D + Rsl
V, O Ve Ve~
CC
VOD lo
~
MOSFET de tipo Ro Ves = VDS Ro
incremental VGS = VDD -loRD D(encc
Configuracin por Ro
retroalimentacin O Vesnl V VDD Ves
GSfcncend,dol
ve ID
S
V _ R;:YDD
~
MOSFET de tipo
G - RT + R2 R.
incremental R Ro
Ves = Ve; - 10ft!>
Polarizacin mediante
divisor de voltaje R: Rs
O VesiTl'ti Ve Ves
r-----------------~r-016V
2.7 ka
82kn
1Mn
p= 180
24kQ
1.6kn
Solucin
A partir de la experiencia pasada, ahora se sabe que VGS es, por lo general, una cantidad im-
portante para determinar o escribir una ecuacin con objeto de analizar las redes con JFET. Debido
a que Ves es un valor para el cual no es obvia una solucin inmediata, se dar nfasis a la confi-
guracin del transistor bipolar. La configuracin mediante divisor de voltaje es una donde
puede aplicarse la tcnica aproximada (/3RE =(180 x 1.6 kQ) =288 H.l > IOR, =240 kQ), lo
cual permite un clculo de VB utilizando la regla del divisor de voltaje en el circuito de entrada.
Para VB:
24 kQ(l6 V)
= 3.62 V
82kQ + 24kQ
VE = VB - V BE = 3.62 V - 0.7 V
= 2.92 V
/D:/s:/e
y VD : 16 V - /D(2.7 kQ)
: 11.07 V
La pregunta sobre cmo calcular Ve no es tan obvia. Tanto VCE como VDS son cantidades
desconocidas que evitan que se establezca una relacin entre VD Y VeO de VE y VD' Un examen
ms cuidadoso de la figura 6.45 indica que Ve est relacionado a Vs mediante Ves (suponiendo
que VRc : O V). Si puede encontrarse VGS' se podr conocer VB , y calcularse Vea partir de
Luego surge la pregunta acerca de cmo encontrar el valor de ~sQ a partir del valor
estable de ID' Los dos valores se encuentran relacionados mediante la ec~cin de Shockley:
y Vese puede detenninarse bajo un esquema matemtico al resolver VesQ y sustituir los valores
numricos. Sin embargo, se regresa al mtodo grfIco para trabajar slo en el orden inverso
que se utiliz en las secciones precedentes. Primero se trazan las caractesticas de transferen-
cia del JFET como se muestra en la figura 6.46. Luego se establece el nivel de 1DQ por medo de
una lnea horizontal como se muestra en la misma figura. Luego se determina VGSQ al dibu-
jar una lnea desde el punto de operacin hacia el eje horizontal, dando por resultado
El nivel de Ve:
: 7.32 V
ID (mA)
12 'DSS
10
2
- ID =1.825 mA
--~~~~~~~~
-6 -5 O
Q
Figura 6.46 Clculo del punto Q
Vp
para la red de la figura 6.45.
,---------~-o16V
3.6kf1
470 k.Q
fi= 80
2.4 kQ
Solucin
En este caso no existe una trayectoria obvia para determinar un valor de vohaje o de corriente
para la configuracin a transistores. Sin embargo, al revisar el JFET con autopolarizacin,
puede derivarse una ecuacin para VGS y as calcular el punto de operacin estable resultante
con la ayuda de tcnicas grficas. Esto es,
VGS = -2.6 V
Q
ID (mA)
8 lDSS
le 1 mA 7
e lB = - = - - = 12.5 J1A
f3 80 6
5
VB = 16 V - lB(470 kQ)
4
= 10.125 V
1. 1.61 mA
l--I D =lmA
Q
y VE ~ VD ~ VB - VBE -4 -31-2 -1 O
Vp !
~ 10.125 V - 0.7 V VGS =-2.6 V
Q
V
Rdesconocida = 1R (6.34)
R
donde VR e IR a menudo son parmetros que se localizan en forma directa a partir de los valores
de voltaje y corriente especificados.
EJEMPLO 6.15 Para la red de la figura 6.50 estn especificados los niveles de VDQ Y de 1DQ' Calcular los valores
necesarios de RD y de Rs' Cules son los valores estndar ms cercanos disponibles en el
mercado?
20V
t IDQ = 2.5 mA
RD
20V - l2V 8V
y = = - - = 3.2ka
2.5mA 2.5mA
_-_(V-"G""SQ,--) -(- 1 V)
Rs = - - - = 0.4ka
2.5 mA
ID (mA)
6lDSS
5
4
3
.... ---ID =2.5mA
2 Q
- 1
-3 -2 -1, o
Vp ,
V
GSQ
= -1 V
Para la configuracin de polarizacin mediante divisor de voltaje de la figura 6.52, calcular el EJEMPLO 6.16
valor de Rs si VD = 12 V Y VGsQ = -2 V.
r-------------.-~16V
Solucin
Ei nivel de VG se determina de la siguiente forma: 1.8kO:
91 ill
47 kQ(l6 V)
VG = = 5.44 V 0------0 12 V
47 ka + 91 ka
~ _ _ _....t--
VDD - VD +
con ID =
RD
47kQ
16V - 12V
= = 2.22mA
1.8 kQ
Luego se escribe la ecuacin para VGS y se sustituyen los valores conocidos:
-
~
--
~
._------
~
----------------------------------------------
EJEMPLO 6.17 Para la red de la figura 6.53 estn especificados los niveles de
1D{encendido}" Determine los valores de VDD Y de Rv'
VDS e ID como VDS = iVDD e ID =
10 M.o. VGS(eN:rodido) = 6 V
JD(enco:lldido) ::: 4 mA
VOS(rh) =3v
\
Figura 6.53 EjeIlll'lo 6.17.
Solucin
Con ID == 1D(encendido) :;;; 4 mA Y VGS;;::: VGS(encendido) :;;; 6 V, para esta configuracin,
VDS = V GS = +VDD
y 6V = iVDD
de tal forma que VDD = 12 V
R = V RD = V DD - VDS = V DD - iVDD +V
DD
D = ----'=--
ID 1D(encendido) 1D(encencido) 1D{encendido)
6V
y = -- = 1.5kQ
4mA
Hasta ahora el anlisis se ha limitado slo a los FET de canal-n, Para los FET de canal-p se
necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones
definidas de comente, como se muestra en la figura 6.55 para los diversos tipos de FET.
Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente
de alimentacin es un voltaje negativo que consume corriente en la direccin indicada. En
particular, se observa que contina la notacin de doble subndice para los voltajes tal
como se defini para el dispositivo de canal-n: V GS' VDS' y as sucesivamente. Sin embar-
go, en este caso VGS es positivo (positivo o negativo para el MOSFET de tipo decrementa!)
y VDS negati va.
h+
VDS
+
VGS
tls
Rs O Vp VGS
VDD
ID
tlD
lDss
RD
=R
+
I~ VDS
+
VGS _
R,
Rs
O
., ,.
tls VG Vp VGS
-VDD
RD
tlD
RG +
VDS
+
Figura 6.55
VGS
1
Configuraciones de cana.l-p.
VGS
1.8k!l
'-_____+-+t/s
~F Figura 6.56 Ejemplo 6.18.
Solucin
20kQ(- 20 V)
- - - - - = -4.55 V
20 kQ + 68 kQ
Ve - Ves + Irfis = O
y Ves = Ve + Irfis
Seleccionando ID = O mA se tiene
Ve -4.55 V
ID = - - = - = 2.53mA
Rs 1.8 kQ
que tambin aparece en la ligura 6.57. El punto de operacin estable que se obtiene a partir de
la figura 6.57:
ID, = 3.4 mA
Ves, = 1.4 V
/D (mAl
ID=3.4mA.--
Q
= -20 V + 15.3 V
= -4.7 V
!.L IVpl
vGO
I DSS m=-- M=m x
IVpl
Rs IDss
cin para las configuraciones. Las ecuaciones de m y de M son las siguientes, con \/G tal como
se defini por medio de la ecuacin (6.15).
IVpl (6.35)
m=---
IDssRs
(6.36)
R2 VDD
con VG =
R + R 2
Es importante tener en cuenta que la belleza de este mtodo se debe a que ya no es necesario
trazar la curva de transferencia para cada anlisis, a que la sobreposicin de la recta de
polarizacin resulta mucho ms sencilla y a que son menos los clculos. El uso de los ejes m y
M se explica mejor mediante unos ejemplos que utilicen dichas escalas. Una vez que ha queda-
do claro el procedimiento, es mucho ms rpido el anlisis y ms preciso tambin.
Calcular los valores del punto de operacin estable tanto de ID como de VGS para la red de la EJEMPLO 6.19
fIgura 6.59.
16V
3.9Hl
0.05 ll'
I o V,
V; --...,)11----,----..
0-0
0.05 ~F
lMO
1.6kO 40 ll'
Solucin
Calculando el valor de m, se obtiene
IVpl 1-3VI
m = - - = - - - - - - = 0.31
IDssRs (6 mA)(1.6 kQ)
La recta de autopolarizacin definida por Rs se grafica al dibujar una lnea recta desde el
origen y a travs del punto definido por m = 0.31, as como se muestra en la figura 6.60.
El punto Q obtenido:
0.18 y -0.575
5
-1 H--,-- ~ .. +--1
2
..J __ _
_.~ ~
H- j, ,,-,-~
0.2
t PuntOQ:_'J'~~I016~9):_ T ~~t :1:-;:
+ -++ m O.3f~'~
, '
EJEMPLO 6.20 Calcule los valores en el punto de operacin de ID Y VGS para la red de la figura 6.61.
~--------~~--~18V
2.2kO
91OkO
1.uF
......---1:'(1------<0 V,
Vi 0-0-_~:):~---+---11-
1.uF 1-
220kO
: 1.2 kO
La determinacin de VG
(220 kQ)(l8 V)
~ = 3.5 V
910 kQ + 220 kQ
Al encontrar M se tiene
M ~ m x I
VG
~ 0.625 (3.5 V) ~ 0.365
vpl 6V
Ahora que se conocen m y M, puede dibujarse la recta de polarizacin sobre la figura 6.60.
Entonces, se observa que aunque los valores de IDSS y Vp son diferentes para las dos redes,
puede utilizarse la misma curva universal. Primero se encuentra M sobre el eje M como se
indica en la figura 6.60. Despus se dibuja una lnea horizontal hacia el eje m, yen el punto de
interseccin con el eje se aade entonces la magnitud de m, como lo muestra la figura. Con el
punto que se obtuvo sobre el eje m y la interseccin sobre M, se dibuja una lnea recta para
intersecar la curva de transferencia y as definir el punto Q.
Esto es, y
W 8V
2.2kQ
9!OkQ
VTO_V __ 6V
p
220kQ
m
1.2kQ
********.************************.*******.***************************.
VDD 2 O 18V
Rl 2 1 910K
R2 1 O 220K
RD 2 3 2.2K
RS 4 O 1.2"
J1 3 143M
.MODEL JK KJF(VTO--6V BETA-.222E-3)
.oc VOD 18 18 1
.PRINT OC V(l,4} I(RO)
.OPTIONS NOPAGE
EllO
I?ar~metros son capturados, segn aparecen en la figura 6.63, de igual fonna que en los captulos
previos con el JFET introducido, usando los formatos descritos tambin en el captulo 5. El
voltaje que se solicita como V(l,4) es VGS y la corriente I(RD) es ID . Se observa cmo son
similares los resultados con los del ejempl6 6.20 con ID = 4.24 rnA (ejmplo 6.20) e ID = 4.23
mA (PSpice), y VGS = -1.56 V (ejemplo 6.20) y VGS Q = -1.57 V (PSpice). Q
Q Q
procedimiento para inicializar la red con los enunciados VIEWPOINTS e IPROBE. El JFET
J2N3819 aparece dentro de la biblioteca eval.slb de la caja de dilogo Gel Part, la cual se
seleccion mediante la secuencia Draw - Get New Part - Browse. Cuando se elige en la
biblioteca, la Descripcin (Descriplion) que aparece sobre la lista en la caja de dilogo, se
BASIC
Si se utiliza un lenguaje como BASIC, entonces es necesario encontrar una solucin comn
mediante el empleo de tcnicas matemticas para las ecuaciones que se definieron por la red y
el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo est descrito por la
ecuacin de Shockley (6.65b):
(6.37)
R2 VDD
con VG = (6.39)
R + R2
Ipss
V, --)1--+--'" v,
R,
IDssRs
---V2 +
V2
p
GS
(1 - 2IDS sRs)
Vp
Ves + (lDSSRS - VG) = O
'-~ '--.-----" ~
a b e
-b -lb' - 4ac
2a
siendo la solucin real aquel valor de VGS que caiga dentro del rango entre Oy Vr El programa
probar desde luego, el valor de b2 - 4ac, indicando que no existe solucin en caso de tener un
valor negativo. Luego, los voltajes del drenaje y la fuente son
(6.40)
Vs = IvRs (6.41)
y VDS = VD - Vs (6.42)
En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se
utilizan en el mdulo 11000. En la figura 6.66 aparece el listado del programa junto Con una
ejecucin con los mismos valores utilizados en el anlisis PSpice. Una vez ms es importante
notar la correspondencia tan cercana entre los resultados.
TABLA 6.2 Ecuaciones y enunciados TABLA 6.3 Ecuaciones y variables del programa
para el mdulo 11 000 para el mdulo 11000
vG=--VDD
R2
R +Rz
GG = (R2/(Rl + R2)) , DD
VG
VS
VD
Vs = l"Rs VS=ID'RS GG
vGs=vG-VS GS=VG-VS DD
GS
Vz=
-B-W V2 = (-B - SQR(D))/(2' A)
2A
VD= VDD-1aRD VD=DD-ID' RD
VS=ID'RS
DS=VD-VS
RUN
This program provides the de bias calculations
for a JFET or depletion MOSFET
yoltage-divider eonfiquration.
tnter tha following circuit data:
Rl (use lEJO if open)=? 910E3
R2 =? 220E3
RS-? 1.2E3
RD-? 2.2El
301
.-r;
-------
PROBLEMAS 6.2 Configuracin de polarizacin fija
1. Para la configuracin de polarizacin fija de la figura 6.67:
a) Trazar las caractensticas de transferencia del dispositivo.
b) Sobreponer la ecuacin de la red en la misma grfica.
e) Calcular IDQ y VDSQ '
d) Con la ecuacin de Shock.ley, resuelva IDQ y luego localice VDSQ ' Comprela con las solucio-
nes del inciso c.
12 V
IMn
2.2kl
lvss = 10 rnA
+ Vp =-4.5 V
IMl
3V
b) VDS. 14 V
e) VcC.
1.6 kl
VD =9 V
+
VDS IDSs=8mA
Vp =-4 V
20V 18 V
2.2kil 2kil
VD
1 Mil
2 Mil
4V-
Figura 6.70 Problema 4. Figura 6.71 Problema 5.
18 V
1.5 kil
I pss = lOmA
Vp =-4 V
I Mil
750il
* 7. Determine IOQ para la red de la figura 6.72 utilizando un mtodo puramente matemtico. Esto es,
establezca una ecuacin cuadrtica para ID Y seleccione la solucin compatible con las caracters-
ticas de la red. Comprela con la solucin que se obtuvo en el problema 6.
8. Para la red de la figura 6.73, calcule:
a) VesQelo '
V
b) VDS' VD' G y Vs'
9. Dada la medcin Vs = 1.7 V para la red de la figura 6.74, calcule:
a) I
DQ
b) VGsQ'
c) I Dss'
d) VD'
e) VDS'
Problemas 303
* 10. Encuentre para la red de la figura 6.75:
a) ID'
b) VDS'
C) VD"
d) VS'
12V 18 V 20V
2.2kil 2kil
v, = 1.7 V
I Mil I Mil
1.6kil
0.51 kil 0.68 kn
Figura 6.73 Problema 8. Figura 6.74 Problema 9. FIgura 6.75 Problema lO.
IDSS=6mA
vp =-6 v
14 V 2.2kil
0.39 kil
b) ID Q Y VDS'
Q
e) VD y Vs' 20 V
d) V DS Q '
910kil
IDSS= lOmA
Vp =-3.5 V
LIHl
13. a) Repita el problema 12 con Rs = 0.51 ka (aproximadamente e150% del valor de 12). Cul es
el efecto de un Rs menor sobre ID Y VGS ?
. Q Q
b) Cual es el menor valor posible de Rs para la red de la figura 6.77?
750 kQ
+
Vo
.t- VDS
+ 1-
VOS Vs -
91 kQ
0.68 kQ
b) VDS Y VD'
* 18. Calcule para la configuracin de la figura 6.82: 4V
a)
b)
ID Q y Ves'
VDS Y Vs.
Q
l +
2kQ
14 V 18 V
-3V
1 MQ
0.43 kQ 0.39 kQ
... -4V
Problemas 305
6.6 MOSFET de tipo incremental
19. Para la configuracin de la figura 6.83 calcule:
a) IDa
b) VeSQyVDSQ'
e) VD y Vs
d) VDS-
20. Calcular para la configuracin mediante divisor de voltaje de la figura 6.84:
a) y V GSQ '
[Da
b) VDyVs.
24 V
22 V
2.2 kQ
1.2 kQ
lOMQ
*lDQ
~IDQ VGS(Th) = 3 V
ID(meendido)== 5 mA
1MQ + VaS(Th) =4 V
VG5(cncendido) == 6 V
VDSQ VGS(=udid<l) == 7 V +
1f)(cncendidQ) = 5 mA VesQ
+
VGSQ
6.8MQ
0.75kQ
0.51 kQ
...
figura 6.83 Problema 19. figura 6.84 Problema 20.
d) lB.
e) VD.
f) Ve r-------~--------~--~20V
$ J.J kQ
>330kQ
>
91kQ
r....
L:: ~= 160
lB
FE VD
flDQ
.1- IDss=6mA
+ 1- Vp =-6V
VasQ
>
18kQ ~
>I.2kQ
, .
306 Captulo 6
*
Polarizacin del FET
Figura 6.85 Problema 21.
* 22. Detennine para la red combinada de la fgura 6.86:
a) VB' Vc'
b) VE'
e) lE' le ID'
d) lB'
e) Ve> Vs VD' >
2.2 kQ
f)
g)
VCE'
VDS'
: 40 kQ
v, Vc
+
r p= lOO
.... VCE
~ 10 kQ
~ lE
1.2 kQ
6.9 Diseo
* 23. Disee una red de autopolarizacin empleando un transistor JFET con lvss = 8 rnA Y Vp = -6 V
para obtener un punto Q en 1D = 4 mA utilizando una fuente de 14 V. Asuma que J.. D = 3RS Y use
los valores estndar. Q
* 24. Disee una red mediante divisor de voltaje empleando un MOSFET de tipo decremental con 1DSS
= 10 mA y Vp = -4 V para obtener un punto Q en 1DQ = 2.5 mA utilizando una fuente de 24 V.
Adems. fije Ve = 4 Vy utilice RD = 2.5R s con R = 22 MQ. Utilice los valores estndar.
25. Disee una red como la que aparece en la figura 6.39 empleando un MOSFET de tipo incremental
con VGS(Th) = 4 V, k =0.5 x 10--3 AJV2 para obtener un punto Q en 1DQ = 6 mA. Utilice una fuente
de 16 V Y valores estndar.
12 V 12 V 12V
4V !--oOV +
1MQ 1 Mil 12 V 1 Mil
1kQ
Problemas 307
'" 27. Aunque las lecturas de la figura 6.88 por principio sugieren que la red/st comportndose de
forma adecuada. deterrnine una causa probable del estado indeseable d\a red.
'" 28. La red de la figura 6.89 no est operando de manera adecuada. Cul es la causa especfica de su
falla?
20V 20V
2kQ
2.2kQ
330kQ 330kQ
14.4 V
3.7V-r---......
6.25 V
75kQ 75 kQ
l ill 1 ill
...
F"lgura 6.88 Problema 27. F"lgura 6.89 Problema 28.
-IBV -16V
2.2kQ 2kQ
IMn
VGSml) =-3 V
1D(tllCeDdido) = 4 mA
IMn VGS(eocendido) = -7 V
0.51 ill
37. Desarrolle un anlisis con PSpice (DOS) de la red del problema 15. Calcule I DQ , VesQ y VDS Q
Problemas 309
CAPTULO
Modelaje de
transistores
bipolares
7.1 INTRODUCCIN
En el captulo 3 se presentaron aspectos como la construccin bsica, la apariencia y las
caractersticas del transistor. En el captulo 4 se examin con detalle la polarizacin de de. En
este apartado se examinar la respuesta de ac en pequea seal del amplificador a BJT mediante
la revisin de los modelos que se utilizan con ms frecuencia para representar al transistor en el
dominio senoidal en ac.
Uno de los primeros intereses en el anlisis senoidal en ac de las redes de transistores es la
magnitud de la seal de entrada, porque sta detenninar si deben aplicarse las tcnicas de
pequea sealo de gran seal. No existe una lnea divisoria entre ambas, pero la aplicacin y
la magnitud de las variables de inters relacionadas con las escalas de las caractersticas del
dispositivo, por lo general, establecen con claridad cul mtodo es el adecuado, La tcnica de
pequea seal se presenta en este captulo y las aplicaciones de gran seal se examinan en el
captulo 16.
Existen dos modelos que se utilizan con frecuencia en el anlisis en ac de pequea seal
~
de redes de transistores: el modelo re y el equivalente hlbrido, Este captulo presenta no slo
ambos modelos, sino que define el papel de cada uno y la relacin que hay entre ambos.
311
una seal relativamente pequea al mecanismo de control puede ocasionar una oscilacin mucho
~ I~
M"anismo Itr v:" ~1
de control
i
,.
mayor en el circuito de salida. Para el sistema de la figura 7.2 el valor pico de la oscilacin est
controlado por el nivel de de establecido. Cualquier intento de exceder el lmite establecido
por el nivel de dc dar por resultado un "recorte" (aplanado) de la regin pico de la seal de
i~JE
salida. Por tanto, y en general, el diseo adecuado del amplificador requiere que los componentes
de y en ac sean sensitivos a los requerimientos y limitaciones del otro.
Sin embargo, en realidad es una fortuna que los amplificadores de pequea seal a
transistores puedan considerarse lineales para la mayora de las aplicaciones,
permitindose el uso del teorema de la superposicin para aislar el anlisis dc del
anlisis ac.
Una vez que se determina el circuito equivalente en ac, se puede reemplazar en el esquema
el smbolo grfico del dispositivo por este circuito y pueden, entonces, aplicarse los mtodos
bsicos del anlisis de circuitos ac (anlisis de mallas, anlisis por nodos y el teorema de
Thvenin) para determinar la respuesta del circuito.
Hoy en da, ~xisten dos importantes corrientes de pensamiento respecto al circuito
equivalente que sustituir al transistor. Durante muchos aos tanto las instituciones industriales
como las educativas se apoyaban mucho sobre los parmetros h'bridos (los cuales sern
presentados en breve). El circuito equivalente de parmetros hbridos sigue siendo muy popular,
aunque ahora debe compartir su utilizacin con un circuito equivalente que se deriv
directamente a partir de las condiciones de operacin del transistor: el modelo r,. Los fabricantes
continan especificando los parmetros luaridos para una regin de operacin en particular en
sus hojas de especificaciones. Los parmetros (o componentes) del modelo r, pueden deri-
varse de manera directa a partir de los parmetros hbridos. Sin embargo, el circuito luarido
equivalente se condiciona por estar limitado a un conjunto en particular de condiciones de
operacin si se debe considerar como preciso. Los parmetros del otro circuito equivalente
pueden determinarse para cualquier regin de operacin dentro de la regin activa y no estn
limitados por el conjunto nico de parmetros proporcionados en las hojas de especificaciones.
En contraste, el modelo r, fracasa por no considerar el nivel de impedancia de salida del
dispositivo, ni en el efecto de retroalimentacin de la salida a la entrada.
Debido a que ambos modelos se emplean en forma extensiva en la actualidad, los dos se
examinan con detalle en este texto. En algunos anlisis y ejemplos se requerir el modelo
hbrido, mientras que en otros se utilizar el modelo r, de manera exclusiva. Sin embargo, en el
texto se harn todos los esfuerzos para mostrar cun relacionados estn los dos modelos, y
cmo el aprovechamiento de uno conduce al aprovechamiento natural del otro.
En un esfuerzo para demostrar el efecto que tendr el circuito equivalente en ac sobre el
siguiente anlisis, se debe considerar el circuito de la figura 7.3. Es importante asumir por el mo-
mento que ya est determinado el circuito equivalente de ac en pequea seal. Debido a que
slo se est interesado en la respuesta en ac del circuito, todas las fuentes de de se pueden
reemplazar por un potencial equivalente de cero (corto circuito) debido a que slo aproximan
el nivel de de (estable) del voltaje de salida y no la magnitud de la excursin de la salida en ac;
esto est claramente expuesto en la figura 7.4. Los niveles de dc fueron importantes slo para
determinar el punto de operacin Q adecuado. Una vez que stos se fijaron, se pueden eliminar
los niveles de de del anlisis en ac de la red. Adems, se seleccionaron el par de capacitores de
acoplamiento el y e 2 y el capacitar de desvo e 3 para tener una pequea reactancia a fa
frecuencia de la aplicacin. Por tanto, para cualquier propsito prctico, pueden sustituirse
mediante una trayectoria de baja resistencia o por un corto circuito de polarizacin; pero es
Re
R
e e,I o
+
R,
V,
+r
'\
-.L
+
Vi
R,
E
RE
le 3
Vo
Re
R
e + ,
B
+ V,
R, E
+ Vi R,
V, '\ Figura 7.4 La red de la figura 7.3
evidente que esto ocasionar un "corto" del resistor de polarizacin RE" Recuerde que los
capacitores asumen un equivalente de "circuito abierto" bajo condiciones de estado de de
estable, lo que permite un aislamiento entre los estados de los niveles de de y las condicio-
nes estables.
Si se establece una tierra comn y se reorganizan los elementos de la figura 7.4, R I Y R 2
estarn en paralelo, y Re aparecer de colector a emisor como lo muestra la figura 7.5. Debido
a que los componentes del circuito equivalente del transistor que aparecen en la figura 7.5
+ --li
B
Circuito equivalente de
ac en pequea seal
para el tran~istor e -lo
+
R,
-
Zi
Vi VD
+ RII R, E Re
Z,
V, '\
-.... .. ..
Figura 7.5 Redibujo de la figura 7.4 para el anlisis en ac y pequea seal.
-
1,
- 1,
-
+
-
+
V; Sistema de dos V,
z puertos Z,
Impedancia de entrada, Z
Para el lado de la entrada, la impedancia de entrada 2 est definida por la ley de Ohm de la
siguiente forma:
(7.1)
Adems:
No se puede emplear un hmetro para medir impedancia de entrada en pequea
seal debido a que ste opera en el modo de dc.
v-v.
S I
(7.2)
y (7.3)
--
+
Zi V Sistema de dos
puertos
..
-
Rfueotc
..,. +
+ 600 Q
r Zi = 1.2 ka
I
Vs lOmV V, Amplificador
De este modo slo el 66.70/0 de toda la seal de entrada est disponible en la entrada. Si 2i fuera
slo de 600 n, entonces 11'. ;-~(l0 rnV); 5 mV o el 50% de la seal disponible. Desde luego.
si 2; 8.2 kn, v. ser del '93.2% de la seal aplicada. Por tanto, el nivel de la impedancia de
, "
entrada puede tener un i~pacto significativo sobre el nivel de la seal que alcance el sistema (o
amplificador). En las sigulentes secciones y captulos se demostrar que la resistencia de entrada
en ac es dependiente en eH caso de que el transistor est en la configuracin de base comn,
emisor comn, o de cole4tor comn y la colocacin de los elementos resistivos.
EJEMPLO 7.1 Para el sistema de la figu a 7.9, calcule el valor de la impedancia de entrada.
R,cmor
V,
+1
'\, 2mV
IkU
- Zi
vi = J.2m~
t
I
Sistema de dos
puertos
-1 l'
Figura 7.9 Ejemplo 7.1.
Solucin'
v, - V, 2 mV - 1.2 mV 0.8 mV
; ; ; 0.8 !lA
Ikn Ikn
V, 1.2 mV
y Z= - = = 1.5 kQ
li 0.8 !lA
Impedancia de salida, Zo
La impedancia de salida;naturalmente se define en el conjunto de terminales de salida, pero
esta definicin es un pocp diferente cuando se trata de la impedancia de entrada. Esto es:
La impedancia de s~lida se determina en las terminales de salida viendo hacia atrs
al sistema con la seial aplicada igual a cero.
Por ejemplo, en la tlgura 7.10 la seal aplicada se hace cero volts. Para determinar 2 0 , se
aplica una seal, Vs' a las:tenninales de salida y se mide el nivel de Vo con un osciloscopio o un
DMM sensible. Luego s<t calcula la impedancia de salida de la siguiente manera:
1 = V-V
___o (7.4)
0
Rsensor
316
y
--
-"AA
'C,":'
+
--
lo _1 +
Sistema de
dos puertos VD
Z"
'VV
- I
Figura 7.10 Determinacin deZo.
En particular, para las frecuencias en el rango bajo a medio (normalmente::; 100 kHz):
La impedancia de salida de un amplificador a transistor BJT es resistiva por
naturaleza y, dependiendo de la configuracin y la colocacin de los elementos
resistivos, Zo puede variar desde unos cuantos ohms a un valor que puede exceder los
2MQ.
Adems:
No se puede utilizar un hmetro para medir la impedancia de salida en pequea seal R P:'\r3 Ro R L
debido a que el hmetro trabaja en el modo de de. L ILIR o
Calcular el nivel de impedancia de salida para el sistema de la figura 7.12. EJEMPLO 7.2
Sistema de dos
puertos
+
-- z,
Vo = 680 mV
20kil
Solucin
Vo 680 rnV
Y 20 = = = 42.5 kQ
1o 16 )lA
Ganancia en voltaje, Av
Una de las caractersticas ms importantes de un amplificador es la ganancia en voltaje en
pequea seal, como se detennina mediante
I =:, I
Av (7.6)
Vo !
;-1 (7.7)
Vi RL '" 00 Q (circuito abierto)
--
Z
+
Vi
+
Para el sistema de la figura 7.13 que tiene una resistencia de fuente Rs' el nivel de Vi
debera determinarse primero utilizando la regla del divisor de voltaje antes de calcular la
ganancia V/Vs. Esto es,
ZV
, ,
v., ;
Z, + Rs
v., Z,
con
V., Z + R ,
Vo V, Vo
y Al',
V, V, V,
Vo Z
de tal forma que A,. ; A.\- :-"L (7.8)
V, Z + R,
-IL--_--<>-~ o
Solucin
v, V, 7.68 V
Y Vi = 24 rnV
V, A \} t"L 320
V, - Vi 40 rnV - 24 rnV
b) 1, = 13.33 j1A
R, 1.2 kQ
V, 24 rnV
e) Zi = = 1.8 kQ
1, 13.33 LA
Zi
d) A
"
= AV
NL
Z., + R,
1.8 kQ
= (320)
1.8 kQ + 1.2 kQ
= 192
Ganancia en corriente, A
La ltima caracterstica numrica que ser tratada es la ganancia en corriente definida mediante
(7.9)
Aunque por lo general sta recibe menor atencin que la ganancia en voltaje, es, sin embargo,
una cantidad importante que puede tener un impacto significativo en la efIciencia total de un
diseo. En general:
Para los amplificadores a BJT, la ganancia en comente normalmente vara desde un
nivel apenas inferior a 1 hasta un nivel que puede exceder los 100.
Vi V,
l, = e lo =
Zi
o
+ -li
Vi .......
Amplificador
BIT
- l,
Z,
Figura 7.15 Determinacin
de la ganancia de corriente
e>------ cargada.
li V/Z V,RL
Zi
y Ai ~ -A , (7.10)
RL
Relacin de la fase
La relacin de la fase entre las seales senoidales de entrada y de salida es importante por una
variedad de razones prcticas. Afortunadamente:
Para el transistor amplificador tipico a frecuencias que permiten ignorar los efectos
de los elementos reactivos, lS seales de entrada y de salida estn o bien lS(f' fuera de
fase o en fase.
Resumen
Hasta aqu se han presentado los parmetros de importancia primaria de un amplificador: la
impedancia de entrada 21' la impedancia de salida Zf)' la ganancia de voltaje Av> la ganancia de
corriente A i Y la relacin de la fase resultante. Otros factores. tales como la frecuencia aplicada
en los extremos bajo y alto del espectro de frecuencias. afectarn algunos de estos parmetros.
pero esto se discutir en el captulo 11. En las siguientes secciones y captulos. todos los
parmetros se determinarn para una variedad de redes de transistores para pennitir una
comparacin de las ventajas y de las desventajas de cada configuracin.
t
-----=--..0 e
le = al,.
--
1,
B~------------~--------------~B b~------~----~------------~b
(b)
de la figura 7 .16b establece el hecho de que le = ale' apareciendo la corriente de control!e del
lado de la entrada del circuito equivalente como se detennin en la figura 7 .16a. Por tanto. se
ha establecido una equivalencia en las tenninales de entrada y de salida con la fuente controlada
de corriente, proporcionando as un vnculo entre las dos; una revisin inicial hubiera sugerido
que el modelo de la figura 7 .l6b es un modelo vlido del dispositivo real.
En el captulo 1 se analiz cmo la resistencia en ac de un diodo puede detenninarse por
medio de la ecuacin r" = 26 mVI1D , donde ID es la corriente de dc a travs del diodo en el
punto Q (estable). Esta misma ecuacin se puede utilizar para encontrar la resistencia en ac
del diodo de la figura 7 .16b si slo se sustituye la corriente del emisor de la siguiente manera:
26 mV
r,'= .----- (7.11 )
1E~
.-1------00 --
1,
t le = al~
Debido al aislamiento que existe entre los circuitos de entrada y de salida de la figura 7.17, es
obvio que la impedancia de entrada Z para la configuracin de base comn de un transistor
es simplemente re' Esto es,
z. = r I
L--.-'-'_::....'-' CH
(7.12)
Para la configuracin de base comn, los valores tpicos de Z varan desde unos
cuantos ohms hasta un mximo de aproximadamente 50 .0..
=
Para la impedancia de salida, si se hace cero la seal, entonces 1, O A e 1, al, a = =
(O Al = O A, obtenindose una equivalencia de circuito abierto en las terminales de la salida.
El resultado es que para el modelo de la figura 7.17,
(7.13)
/e (mA)
Pendiente :: .!....
/ r" I=4mA
4~__----------~--------~
3~ ________________~lE = 3 mA
IE= 2 mA
2b------------------
y V, , , = IeTe
IZ
Vo aIeRL
as que A, =
V, 1,r,
aRL RL
y A, - (7.14)
r, r,
ICB
Para la ganancia en comente,
1o -1, al
A, = =
li 1, 1,
y A, = -a '" -1 (7.15)
ICB
o
+ -/,
Vi
o
- Z,
Amplificador
BIT de base
comn
+
- 1,
E 0---'-----_ _-" ,------="--0 e
le
e
- 1,
0---_--, Ir---------~~~DC
1,
f 1e = al,
Figura 7.20 Modelo aproximado para la configuracin de base comn para un transistor npn.
Para una configuracin de base comn de la figura 7.17 con lE = 4 roA. ex:= 0.98, y se aplica EJEMPLO 7.4
una seal en ac de 2 m V entre las tenninales de la base y el emisor:
a) Calcular la impedancia de entrada.
b) Determinar la ganancia en voltaje si se conecta una carga de 0.56 kQ a las terminales de
salida.
e) Encontrar la impedancia de salida y la ganancia en corriente.
Solucin
26 mV 26 mV
a) re ~ - - - ~ - - - ~ 6.5 Q
lE 4 mA
2 mV
-- ~ 307.69 !lA
6.5 Q
Vo ~ I,R L ~ o:I,R L ~ (0.98)(307.69 !lA)(0.56 kQ)
~ 168.86 mV
vo 168.86 mV
y A ,. ~ ----~ 84.43
V; 2 mV
O a partir de la ecuacin (7.14).
(0.98)(0.56 kQ)
A, ~ ~ 84.43
r, 6.5 Q
el 2 0
" 00 Q
lo
A; ~ - - ~ -o: ~ -0.98 como se defini por medio de la ecuacin (7.15)
1,
E E eo-----------~------------------_oe
1') lb)
Figura 7.21 a) Transistor BJT en emisor comn; b) modelo aproximado para la configuracin de la
figura 7.21a.
(7.16)
1, = 1, + lh = f3lb + lb
Sin embargo, debido a que la beta en ac por lo general es mucho mayor que 1, se emplear la
siguiente aproximacin en el anlisis:
r---------,
(7.18)
VI Vbe
Z:;;; ;;:
l lb
El voltaje Vbe est a travs de la resistencia del diodo como se muestra en la figura 7.22. El
nivel de r, an est detenninado por la corriente dc lE. Al aplicar la ley de Ohm da
oc
I
~ le = f3Jb
b
+
V
-
1=l"
V..
V
r.
En esencia, la ecuacin (7.19) establece que la impedancia de entrada para una situacin
como la que se muestra en la figura 7.23 es beta veces el valor de re" En otras palabras, un
elemento resistivo en la terminal de emisor se refleja en el circuito de entrada mediante b ~-----t
un factor de multiplicacin {3. Por ejemplo, si re = 6.5 Q como en el ejemplo 7.4 y {3 = 160
(muy normal), la impedancia de entrada se ha incrementado a un nivel de
Z '" {3r, = (160)(6.5 a) = 1,04 kQ
Para la configuracin de emisor comn, los valores tpicos de Z definidos mediante e o---------+---~e
j3re estn en el rango desde unos cuantos cientos de ohms al rango de los kilohms con
tlgura 7.23 Impacto de re sobre
valores mximos de aproximadamente 6 a 7 kilohms.
la impedancia de entrada.
Para la impedanca de salida, las caractesticas de inters son el conjunto de salida de la figura
7.24. Se observa que la pendiente de las curvas se incrementa en la corriente del colector; mientras
mayor es la pendiente, menores el nivel de impedancia de salida (Z). El modelo re de laflgura 7.21
no incluye una impedancia de salida, pero si sta se encuentra disponible de un anlisis grfico
o de las hojas de especificaciones, se puede incluir como lo muestra la figura 7.25.
e
t le (mA)
_ _---,,--_ _-0
~endiente = ...!-.
10 '01"-....
8
_ _ _L-_ _--o e
6 20IJ.A
figura 7.25 Inclusin de ro en el
circ.uito equivalente de transistor.
4 ~ ____ -IO~A
2 - _ - - - - : : : : : : - - - - - 1, = O ~A
- '-- 1
Pendiente:::: -
r'2 FI.gura 7.24 Definicin de ro para
O !O 20 la configuracin de emisor comn.
' - -_ _0 __0_--'
Z = r I CE
(7.20)
y (7.21 )
El signo negativo resultante para la ganancia de voltaje revela que los voltaje de salida y de
entrada estn fuera de fase por 1800
La ganancia de corriente para la configuracin de la figura 7.26:
y (7.22)
Empleando los hechos de que la impedancia de entrada es [3r" la corriente del colector es [3lh' y
la impedancia de salida es ro' el modelo equivalente de la figura 7.27 puede ser una herramienta
til en el siguiente anlisis. Para los valores nonnales de los parmetros, la configuracin de emisor
comn puede considerarse con un valor moderado de impedancia de entrada, una alta ganancia de
voltaje y de corriente, y una impedancia de salida capaz de incluirse en el anlisis de la red.
-lb
~ P'.
I 4
f31, 4 "
e
e
4
e
Figura 7.27 Modelo re para la
configuracin de emisor comn.
EJEMPLO 7.5 =
Dados [3 120 e lE = 3.2 mA, para una configuracin de emisor comn con ro = ~ Q, calcular:
a) Z,.
b) A, si se aplica una carga de 2 kQ.
c) A, con la carga de 2 kQ.
ID
c) A, = = f3 = 120
1,
M'mImo
. Mximo
Impedancia de entrada
(lc = 1 mA de, VCE = lOV de, f e:: 1 kHz) 2N4400 h" 0.5 75 kQ
Admitancia de salida
= 1 mA de, Va - = 10 V de,
{le f e:: 1 kHz) he, LO 30 1 ~S
se emplea para proporcionar cierta medida de la impedancia de salida. Debido a que las hojas
de especificaciones proporcionan los parmetros hbridos y que el modelo hbrido contina
recibiendo mayor atencin, es muy importante que el modelo hbrido se cubra con cierto detalle
en este libro. Una vez desarrollado, sern muy aparentes las similitudes entre los modelos re e
hbrido. De hecho, una vez que se hayan definido los componentes de uno para un punto de
operacin en particular, estarn disponibles de forma inmediata los parmetros del otro.
La descripcin del modelo equivalente hbrido dar principio con el sistema general de
dos puertos de la figura 7.29. El siguiente conjunto de ecuaciones (7.23) es slo una de las
muchas fannas en que se pueden relacionar las cuatro variables de la figura 7.29. Sin embargo,
es el que ms se utiliza en el anlisis de circuitos de transistores, por lo que se tratar en fonna
detallada en este captulo.
-1,
1 00---'-- -
+
- Q
Q
- 1,
<> - - --'----<>0 2
+
,
t'oo---- -.------.-------------02'
Figura 7.29 Sistema de dos puertos.
(7.23a)
[o = h2 !i + h22 Vo I (7.23b)
Los parmetros que relacionan las cuatro variables son llamados parmetros h, por la
palabra "hbrido". Se eligi este trmino debido a que la mezcla de variables (Ve l) en cada
ecuacin ocasionan un conjunto "hbrido" de unidades de medicin para los parmetros h. Se
puede entender mejor 10 que representan los diversos parmetros h y cmo puede determinarse
su magnitud mediante el aislamiento de cada uno examinando la relacin resultante.
Si de forma arbitraria se hace V, = O(poniendo en corto circuito las terminales de salida),
al resolver h ll en la ecuacin (7.23a), se obtendr lo siguiente:
~i ohms (7.24)
Ji ivo=O
Esta relacin indica que el parmetro h ll es un parmetro de impedancia con las unidades de
ohms. Debido a que se trata del cociente del voltaje de entrada entre la corriente de entrada
estando en cono circuito las tenninales de salida, se llama parmetro de impedancia de entrada a
corto circuito. El subndice 11 en h II indica el hecho de que el parmetro se calcul mediante
un cociente de cantidades medido en las terminales de entrada.
Si se hace Ji igual a cero abriendo las terminales de entrada, se obtendr 10 siguiente para
h 12 :
Por tanto, el parmetro h 12 es el cociente entre el voltaje de entrada y el voltaje de salida con la
corriente de entrada igual a cero. No tiene unidades, ya que se trata de un cociente entre los
valores de los voltajes, y se llama parmetro de la relacin de voltaje de transferencia inversa
a circuito abierto. El subndice 12 de h 12 revela que el parmetro es una cantidad de transferencia
calculada mediante un cociente entre mediciones de entrada y de salida. El primer dgito del
1
h 21 = " sin unidad (7.26)
1, ' ti" =0
Obsrvese que ahora se cuenta con el cocient~ de una cantidad de salida a una cantidad de
entrada. Ahora se utilizar el trmino directo en lugar de inverso como se aplic para h l '2: El
parmetro h 21 es la relacin de la corriente de salida a la corriente de entrada con las terminales
de salida en corto circuito. Este parmetro. as como h 12 no tiene unidades debido a que se
trata del cociente entre valores de comente. De manera formal se llama parmetro de la relacin
de transferencia directa de corriente a corto circuito. El subndice 21 indica una vez ms que
se trata de un parmetro de transferencia estando la cantidad de salida en el numerador y la
cantidad de entrada en el denominador.
El ltimo parmetro. h 22 . se puede encontrar una vez ms al abrir las terminales de entrada
para hacer 11 = O Y resolviendo h22 en la ecuacin (7.23b):
+
v,
de la figura 7.32 es de una naturaleza ms prctica porque relaciona los parmetros h con el cociente
resultante que se obtuvo en los ltimos prrafos. La eleccin de las literales es obvia a partir del
siguiente listado:
h ll ~ resistencia de entrada (input) ~ h
h l2 -t relacin de voltaje de transferencia inversa (reverse) --7 hr Figura 7.31 Circuito equivalente
hbrido de salida.
o
+-
v,
Ii h,
'\IV'>I
h,Vo
+1
'\, ~ h, h,
- 1,
8 -
lb
-- -
1,
e ~
lb
hi~
+
V",
l,~
+
V"
+ * +
V", ~,
E 1, ~
e
(a) (h)
Figura 7.33 Configuracin de emisor comn: a) smbolo grfico; b) circuito equivalente hbrido.
E -
1,
+
--
+
1,
V,b V'b
+
-lb~
V",
8
b e
(a) (h)
F'tgura 7.34 Configuracin de base comn: a) smbolo grfico; b) circuito equivalente hbrido.
--
1,
-- --
1, 1;
---- - 1,
~ J j hI,
i ;~ ~ .~ ~
j
hfl, v,
o-
Figura 7.35 Efecto de la eliminacin de hre y de hoe Figura 7.36 Modelo equivalente hbrido aproximado.
del circuitc equivalente hbrido.
lb
bO-':""---.,
r--I:~oc --
1,
-lb
bo-:'---.,
e~ ________-4________
f
~
hk1b
________ ~e
--- eO-----------4-________4-______ ~e
(a)
e~
--
1,
__________,
,.-------,-<>c --
1,
e e
1,
,.=:::P=-------.,
I~C
1,
b>--_ _ _...J
... hfb lb
-- tal,
11-..--_--001,
1 bo----...J
"\. .,/ '. \:,3'
(b) \.' "-
Figura 7,37 Modelo hbrido contra re: a) configuracin de emisor comn; b) configuracin de base
,
,",''':''
Comn.
(7.29)
y
A partir de la figura 7.37b.
hj , = [3"
I
h ,h = r, (7.30)
Y
hjb = -ex '" -1 (7.31 )
En particular, se observa que el signo negativo en la ecuacin (7.31) se toma en cuenta por el
hecho de que la fuente de corriente del circuito hbrido equivalente estndar apunta hacia abajo
en lugar de la direccin real como se muestra en el modelo re de la figura 7.37b.
EJEMPLO 7.6 Dados lE =2.5 mA, hj , = 140, ho , = 20 J.1.S (J.1.mho) y hah =0.5 J.1.S, calcular:
a) El circuito hbrido equivalente para de emisor comn.
b) El modelo r, para base comn.
Solucin
26 mV 26 mV
a) r, = = = lOA Q
lE 2.5 mA
h ie = [3r, = (140)( 1004 Q) = 1.456 kQ
ro = = = 50kQ
20J.1.S
Obsrvese la figura 7.38.
-
bo-----,
/,
h,,' 1.456 ill
r----------r--------------~c
I
't
140/, f ~=50kO
h~
Figura 7.38 Circuito equivalente
hbrido de emisor comn para los e < > - -_ _ _ _ -------+--1 ->0---------0 e
parmetros del ejemplo 7.6.
b) r, = lOA Q
ex ;: 1, ro = = - - - = 2 MQ
hob 0.5 J.1.S
Obsrvese la figura 7.39.
--
/,
" ~ 10.40
/, " 'o=2MO
e
h ie =
av, (}v.ve _ t.v be I (ohms) (7.32)
di, = oih = llib \/u=constante
h,e =
; av b, _ t.v b, I (sin unidad) (7.33)
avee = llv ce ls=constante
di o di ==
; _ _,_O
(sin unidad) (7.34)
di, ai/
di o
hoe = (siemens) (7.35)
*La derivada parcial av/a;, proporciona una medida del cambio instantneo en Vi debido a un cambio instantneo
en i,.
H- _+60 lA
6 +50 1'A
3 ~ 1 / Punto Q
IJJ~ = +20 J..lA
Aie 2 '- I B -+15...A
'- lBl = +10 ..tA
1
I ~ lB = O IlA
.-l I L "'-... 1
O 5 (8.4 V) 10 15 20 U CE(V
En la figura 7.40 se seleccion el cambio en i/) para extenderse desde I SI hasta lB: a lo
largo de la lnea recta perpendicular en VCE. El cambio correspondiente en i{" se encuentra ms
adelante mediante el dibujo de lneas horizontales a partir de las intersecciones de
I BI e I Bl con VCE::; constante respecto al eje vertical. Todo lo que resta consiste en la sustitucin
de los cambios resultantes de i h e i l " en la ecuacin (7.34); esto es.
t . (2.7 - L7) mA
,. I =
111 h vel:" =conMante (20 - 10) J.1A
10-3
= = 100
10x 10-6
En la figura 7.41 se traza una lnea recta tangente a la curva de lB a travs del punto Q para
establecer una lnea en JB::; constante. como lo requiere la ecuacin (7 .35) para h oe. Se seleccion
un cambio en v CE y se calcula el cambio correspondiente en ic mediante el dibujo de unas
lneas horizontales al eje vertical en las intersecciones sobre la lnea en que lB =:: constante.
Sustituyendo en la ecuacin (7.35). se obtiene
ie (mA)
7- +60 J..lA
6 +50 lA
5 +40 lA
"
4
~ +30 IlA
I~
1
1 lB -
, 1 "'-....1 1
O 5 7V 10 15 20
"
0.1 X 10-3
= - - - = 33 )1A/V = 33 X 10-6 S = 33 )1S
3
Para determinar los parmetros h ie Y h re primero debe encontrarse el punto Q sobre la
entrada o las caractersticas de base como se indica en la figura 7.42. Para h ie , se dibuja una
lnea tangente a la curva en VCE = 8.4 V a travs del punto Q, para establecer una lnea en VCE
= constante como lo requiere la ecuacin (7.32). Luego se seleccion un pequeo cambio en
vbe ' dando por resultado un cambio correspondiente en lb' Si se sustituye en la ecuacin (7.32),
se obtiene
(733 - 718) mV
Ih,1
= /lv b , I =
!:J.i b vCE =constante (20 - 10) )lA
15 X 10-3
= = 1.5 kQ
10x 10-6
jB(~A)
VCE=OV
VCE =lOY
CE=20V
30
:-- VCE == 8.4 V (con stante)
20
PuntoQ __ 1
15 Ai b = 10 ~
-
lO -
L /
I
I
0.6
El ltimo parmetro, h", se puede encontrar: primero al dibujar una lnea horizontal a
travs del punto Q en lB = 15 )lA. Despus, la seleccin natural consiste en elegir un cambio en
vCE y encontrar el cambio que resulta en vBE como lo muestra la figura 7.43.
Sustituyendo en la ecuacin (7.33), se obtiene
Para el transistor cuyas caractersticas aparecieron en las figuras 7.40 a la 7.43, el circuito
hbrido equivalente en pequea seal es el que se muestra en la figura 7.44.
30
20
Punto Q ~ t.u,," == 20 V
15 f--------------'CIH-- 18 = 15 ~ (constante)
lO
1,
~ 1.5 kQ(h"J
b o-----.IVV\.".---..,I
+ +
r-----~-----~--oc
+
VI><
4 X 10-4 V,.,. '\,
I ~ 33 pAN
e 0 _ _ _-----'-
(.IlnYr)
IL______l______oe (h,,,J
Figura 7.44 Circuito hbrido
equivalente completo para un
transistor que contiene las
caractersticas que aparecen en las
figuras 7.40 a 7.43.
Como se mencion con anterioridad. pueden hallarse los parmetros hbridos para
las configuraciones de base comn y de colector comn empleando las mismas ecuaciones
bsicas con ias variables y caractersticas adecuadas.
La tabla 7.1 lista los valores tpicos de los parmetros para cada una de las configuraciones
para el amplio rango de transistores disponibles hoy en da. El signo negativo indica que en la
ecuacin (7.34) cuando una cantidad creci en magnitud. dentro del cambio seleccionado,
la otra disminuy en magnitud.
TABLA 7.1 Valores tpicos de los parmetros para las configuraciones de emisor
comn, colector comn y base comn
h, 1 kn 1 kn 20 n
h, 2.5 x IO~
50
= 1
-50
3.0 X \0-'
-0.98
hj
h 25 I1AN 25 ~AN 0.5 ~AJV
IIh ,. 40 kQ 40 kn 2 :vIQ
20
lc = 1 mA
VCE == 5V
T=25C
f=tkHz
~---hit'
OOO~ ~ h~
0.02
! ! ! ! !
0.01
O.t
I
0.2 0.5 2 5
!
10 20 50
Ic(mAl
Figura 7.45 Variaciones de los parmetros hbridos respecto a la corriente del colector.
3000
2000
\000
700
500 h h" h"
"
300
lE = 1 mA 200
cE
V T=250(
=5V --\00 t-------------~~==~~~~~~~;;~~~
h, l
t= 1 kHz 70 hit!
50
30L-~~--~--L-~----L-~~~--~--~--__
0.2 0.5 2 5 10 20 50 JOO VCE (V)
de 0.5(50) = 25 hasta 1.5(50) = 75 con un cambio de le desde 0.1 mA hasta 3 mA. Sin embar-
go, debe considerarse el punto de operacin cuando le = 50 mA. Ahora la magnitud de h re es
aproximadamente 11 veces, igual a cuando se defini en el punto Q, una magnitud que no
pennite eliminar 'este parmetro del circuito equivalente. El parmetro hoe es aproximadamente
35 veces su valor nonnalizado. Este incremento en hoe disminuir la magnitud de la resistencia
de salida del transistor a un punto donde puede acercarse a la magnitud del resistor de carga.
Por tanto, no existira una justificacin para eliminar hoe del circuito equivalente sobre una
base aproximada.
En la figura 7.46 se)ndica la variacin en magnitud de los parmetros h sobre una base
normalizada ron los cambios en el voltaje del colector. Este conjunto de curvas se normaliz
en el mismo punto de operacin del transistor estudiado en la figura 7.45, de tal fcnna que
/
puede establecerse un comparacin entre los dos conjuntos de curvas. Se nota que h ie y h fe
son relativamente estables en magnitud, mientras que hoe y h re son mucho mayores a la izquierda
ya la derecha del punto de operacin seleccionado. En otras palabras, hoe y h re son mucho ms
sensibles a los cambios en el voltaje del colector, de lo que son hie y hfe'
Es interesante observar a partir de las figuras 7.45 Y 7.46 que el valor de he es el que tiene
cambios mnimos. Por tanto, el valor especfico de la ganancia de corriente, sea h fe o [3, puede,
sobre una base aproximada y relativa, considerarse constante para el rango de la comente y el
voltaje del colector.
El valor de h" =f3r, vara de manera importante con la corriente del colector, como era de
esperarse, debido a la sensibilidad de r, hacia la corriente del emisor (lE '" le)' Es por esto una
cantidad que debe determinarse 10 ms cercana posible a las condiciones de operacin. Para
los valores abajo del VCE especificado, hre es casi constante, pero aumenta de manera considerable
para valores ms altos. Por fortuna, para la mayoria de las aplicaciones tanto la magnitud de h re
como la de hoe pueden a menudo ignorarse, porque so::J. muy sensibles a la corriente del colector
y al voltaje del colector al emisor.
En la figura 7.47 se grafic la variacin en los parmetros h debido a los cambios en la
temperatura de la unin. El valor de normalizacin se tom a temperatura ambiente: T = 25 nc.
La escala horizontal es lineal y no una escala logartmica como la que se utiliz en las figuras
7.45 y 7.46. En general, todos los parmetros aumentan en magnitud con la temperatura; sin
embargo, el parmetro menos afectado es hoe' mientras que la impedancia de entrada hie cambia
con mayor rapidez. El hecho de que h, cambiar desde el 50% de su valor normalizado a
-50 oC hasta 150% de su valor normalizado a +150 oC, indica que la temperatura de operacin
debe considerarse con cuidado en el diseo de circuitos de transistores.
2.0
le = l mA 1.5 L~::::::'--- h,
~' =5V
T= 25' C "-1.0
f=lkHz
0.7
0.5
0.4
t
O.3."-__h~"~I____~I__+--L____~I______LI____~I______~.
Figura 7.47 Variaciones de los
-100 -50 O 25' 50 100 150 200 T ('C)
parmetros hbridos respecto a la
Temperatura ambiente temperatura.
v~~
"'~
FBJT
.~-'
3 2
nombre (+N) (-N) no'mbre de magnitud del
"---'--.~
fuente controlada la fuente de multiplicador
por corriente voltaje para la fuente
controladora controlada controlada
El nombre (hasta siete caracteres) asignado a la fuente controlada est seguido por los nodos
positivo y negativo para la fuente. La literal V debe aparecer antes del nombre de la fuente de
voltaje de dc estableciendo la direccin de la corriente de control. La fuente de voltaje debe
estar en el mismo circuito en serie que la corriente de control y polarizada, de tal fonna que se
establezca una corriente en la direccin opuesta de la corriente de controL Se requiere la direccin
opuesta porque en PSpice la corriente de una fuente independiente de voltaje est definida para
tener una direccin opuesta a la "presin" aplicada de la fuente. Su magnitud es de OV, en caso
de que su nico propsito sea el de establecer la direccin de la corriente de control. El ltimo
factor del formato es el factor de multiplicacin para la fuente de corriente controlada. Debido a que
la definicin de la fuente de volUUe debe ser parte de la red que aparece en el archivo de entrada, una
lnea por separado debe definir el nombre, la polaridad y la magnirud de la fuente de de.
Se utilizar el modelo de la figura 7.48 para la configuracin del transistor de base comn.
Para la configuracin del transistor de emisor comn se emplear el modelo de la figura 7.49.
V sensor
--------~------oc r-------~----~c
1~lb r
('
I
0::=-
h" ..
~----------~------~------~~----~.h
I
eo-------------__--------~~--------__------~e
Figura 7.48 Modelo de base comn para PSpice. Figura 7.49 Modelo de emisor comn para PSpice.
EJEMPLO 7.7 Escriba el archivo de entrada para el amplificador de emisor comn de la figura 7.50. solicitando
la magnitud y el ngulo de la fase del voltaje de salida V o '
~/h Re
120l h 4.7 ka
Solucin
En la figura 7.51 aparece el archivo de entrada de la figura 7.50. Las primeras dos lneas
describen las dos fuentes de lared con un ngulo de 0 que no est incluido en la descripcin de
la fuente de ac, debido a que se trata del valor implcito cuando nO se especifica. Se define la
impedancia de entrada f3r e en la tercera lnea y la fuente de comente controlada en la siguiente
lnea. Comprese la descripcin de la fuente de comente controlada con la hecha anteriormente de
las fuentes CCCS. La impedancia de salida es de 40 kQ entre las terminales 3 y O. el resistor Re
es la resistencia de colector del diseo. La frecuencia seleccionada para el anlisis en ac (se
debe especificar una frecuencia) es de 1 kHz y la siguiente lnea solicita la magnitud y el
ngulo de fase del voltaje de salida V o ' Recurdese que el comando .OPTIONS NOPAGE
elimina parte del material superfluo en el archivo de salida.
Figura 7.51 Anlisis por medio de PSpice para la red de emisor comn de la figura 7.50.
A,.. =
VI =
_0
630.9 mV
= 315.45
" I,Vi 1 2 rnV
un nivel que caer cuando se conecte una carga. Los resultados tambin indican un cambio de
fase de 1800 entre V v y Vi tal como se esperaba para la configuracin de emisor comn.
c"
(
+
Re
Problemas 341
8. Dada la configuracin BJT de la figura 7.53, calcular:
a) Vi'
b) Z
e) A,,,,
d) A",
+
v,
I
- -
li=IO~A
A
O,6kQ
Zi
+
V,
Amplificador a
+
~= 3.6 V
\
18mV transistor BJT
-,
+
l 12rnV
IkQ
-- Zi
,
1
+
V = 4 rnV Amplificador a
+
V,
~
RL
1o
0.51 kQ
transistor BJT
I - -
Figura 7.54 Problema 9.
14. Dados [E (de) = 1.2 mA, (3= 120 Y r, =40 kQ. dibujar los:
a) Modelo hbrido equivalente de emisor comn.
b) Modelo re equivalente de emsor comn.
e) Modelo hbrido equivalente de base comn.
d) Modelo re equivalente de base comn.
15. Dados he = 2.4 kQ, he ~ 100. h" = 4 x l<r' y h" = 25 pS. dibujar los:
a) Modelo hbrido equivalente de emisor comn.
b) Modelo re equivalente de emisor comn.
c) Modelo hbrido equivalente de base comn.
d) Modelo re equivalente de base comn.
16. Redibujar la red de emisor comn de la figura 7.3 para la respuesta en ac con el modelo hbrido
equivalente aproximado sustituido entre las terminales adecuadas.
17. Redibujar la red de la figura 7.55 para la respuesta en ac insertando el modelo re entre las terminales
adecuadas. Incluir ro.
18. Redibujar.la red de la figura 7 .56 para la respuesta en ac insertando el modelo re entre las tenninales
adecuadas. Incluir ro'
Re
V EE -vcc
R8 C
RE Re
Ce Ce
~e
+
v, '\,
B
E
+ r.
'\,
R,
1
V,
~ ...
Figura 7.55 Problema 17. FIgura 7.56 Problema 18.
19. Dados los valores tpicos de hC = 1 kQ, h rc = 2 x 1()-4 y Av = -160 para la configuracin de entrada
de la figura 7.57:
a) Determinar Vo en trminos de V"
b) Calcular lb en trminos de Vi'
c) Calcular lb si se ignora h re Vo. +
d) Precisar el porcentaje de diferencia en lb con la ayuda de la siguiente ecuacn:
lb(sin h ) - b(con h re )
% en diferencia en lb = re x 100%
lb(sin h re )
e) Es vlido el mtodo de ignorar los efectos de h,e Vo para los valores tpicos utilizados en este
ejemplo? Figura 7.57 Problemas 19,21.
Problemas 343
20. Dados los valores tpicos de R L == 2.2 ka y ho~' = 20 pS, resulta una buena aproximacin ignorar
los efectos de 1/hoe sobre la impedancia total de carga'? Cul es el porcentaje de diferencia en la
carga total sobre el transistor utilizando la siguiente ecuacin?
21. Repetir el problema 19 empleando los valores promedio de los parmetros de la figura 7.28 con
A,.~-180.
22. Realizar otra vez el problema 20 para R L = 3.3 ka y el valor promedio de hoe en la figura 7.28.
* 35. a) Al revisar las caractersticas de la figura 7.45, cul parmetro cambi lo menos posible para
el rango completo de corriente del colector?
bl Cul fue el parmetro que observ ms cambios?
e) Cules son los valores mximo y mnimo para lfhoe? Es una buena aproximacin llhoJ\
RL == R L ms adecuada con los valores altos o bajos de la corriente del colector?
d) En qu regin del espectro de corriente es ms adecuada la aproximacin hreVce == O?
+
--
J,
:
1
'.
~
Jo
+
~ =4 mV llL '\., '. 20n
t O.98fc 50kQ RL 2.2kQ Vo
38. Escriba el archivo de entrada para la red de emisor comn de la figura 7.59 Y solicite:
a) La magnitud y la fase de Vo '
b) La magnitud de lo'
e) La magnitud de la comente Ir (y comprela contra 1).
d) La magnitud de la comente de entrada lb'
+ I
I
--
lb
:
t 1
'. ti" +
1
lOrnY '\., 2kQ h"
f lOOfb h~
RL 3.3 kn V"
hl.
I 1
I I 20 S
BASIC
39. Repita el problema 37 utilizando BASIC.
40. Repita el problema 38 utilizando BASIC.
Problemas 345
CAPTULO
Anlisis a pequea
seal del transistor
bipolar
- ] r-.........................................
L
8.1 INTRODUCCIN
Los modelos de transistores que se presentaron en el captulo 7 se utilizan ahora para llevar a cabo
un anlisis en ac a pequea seal de las configuraciones estndar de redes de transistores. Las redes
analizadas representan la mayora de aquellas actualmente utilizadas en la prctica. Las
modificaciones a las configuraciones estndar se examinarn con relativa facilidad una vez
que se revise y entienda el contenido de este captulo.
Debido a que el modelo r, es sensible al punto real de operacin, ser el modelo primario
para el anlisis que se desarrollar. Sin embargo, para cada configuracin, se examina el efecto
de la impedancia de salida como es proporcionado por el parmetro hoe del modelo equivalente
hbrido. Para demostrar las similitudes que existen entre los modelos, se dedica una seccin al
anlisis a pequea seal de las redes BJT que nicamente utilizan el modelo hbrido equivalente.
El anlisis de este captulo no incluye una resistencia de carga RL o la resistencia de la fuente
R,. Se reserva el efecto de ambos parmetros para un mtodo para sistemas en el captulo 10.
El anlisis por computadora incluye una breve descripcin del modelo de transistor
empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad
de los sistemas de anlisis por computadora, los cuales estn disponibles en la actualidad y lo
relativamente fcil que resulta capturar una red compleja e imprimir los resultados deseados.
Se incluye un programa en BASIC para permitir una comparacin entre el uso de un paquete
de programas y un lenguaje de computacin.
346
JL
RB
J,
-
v, o-----}t---+-<>---!
- B
e,
z,
...
Figura 8.1 Configuracin de Figura 8.2 Red de la figura 8.1 despus
polarizacin fija de emisor comn. de eliminar los efectos de Vco el y e2-
-
1,
l -- h1,
+
-
Z, b e
+
...
/3r;
~
.,
fllb
...
"
Re
--
z,
V,
1-
...
El siguiente paso consiste en calcular /3, re y ro' La magnitud de f3 por lo general se obtiene
mediante una hoja de especificaciones o por medicin directa utilizando un trazador de curvas
o mediante un instrumento para probar transistores. Debe determinarse el valor de re a partir de
un anlisis en de del sisterna~ por su parte, la magnitud de rose obtiene por lo general mediante
la hoja de especificaciones o de las caractersticas. Suponiendo que se hayan determinado f3, r,
y ro_ se obtendrn las siguientes ecuaciones para las caractersticas importantes de dos puertos
del sistema.
Z: La figura 8.3 revela que
ohms (8.1 )
Para la mayor parte de las situaciones, R B es mayor que f3r, ms de 10 veces (se debe
recordar a partir del anlisis de los elementos en paralelo que la resistencia total de dos resistores
en paralelo siempre es menor y muy cercana a la ms pequea en caso de que una sea mucho
mayor que la otra), lo cual pennite la siguiente aproximacin:
Zi ;:
'------'RB
f3r, I 2= lO/3r,
ohms (8.2)
~
Si ro ;?:
I Zo Rc11ro
IZ o
"R c I r,,~ !ORe
(8.4) Figura 8.4 Determinacin. de Zo
para la red de la figura 8.3.
de manera que
y (8.5)
(8.6)
Se observa la ausencia explcita de 3 en las ecuaciones (8.5 y 8.6), aunque se reconoce que 3
debe utilizarse para determinar re'
A i : La ganancia de corriente se calcula de la siguiente manera:
Al aplicar la regla del divisor de corriente a los circuitos de entrada y de salida,
(r)(3lb) lo r,3
1, e =
ro + Re lb ro + Re
(RB)(l) lb RB
con lb = o =
RB + 3r, li RB + 3r,
El resultado es
lo 3RBro
A, = -
li (r)(R B)
y Ai - 3 (8.8)
1" > IORe R, > IOP'.
La complejidad de la ecuacin (8.7) sugiere que puede desearse el retorno a una ecuacin
como la ecuacin (7.10) la cual emplea Ao y Z,. Esto es,
(8.9)
Relacin de la fase: El signo negativo para Av en la ecuacin obtenida indica que ocurre
un cambio de fase de 1800 entre las seales de entrada y de salida, como se muestra en la figura
8.5.
t Yo
Re I
Re
P-tr.
~,
O t V,
figura 8.5 Demostracin del
I
cambio de fase de 1800 entre las
formas de onda de entrada y
salida.
3kQ
470 Iill
~ 1,
-
1;
V; o-----} 1--+-----1
10
(
~F
-
o ~,
-
z,
10 ~F
Solucin
a) Anlisis en DC:
eeV BE
- V l2V - 0.7V
B = ---""---""- --c~-- = 24.04}lA
470kQ
lE = (/3+ l)lB = (101)(24.04 .LA) = 2.428 mA
26 mV 26mV
r =-- = = 10.71 Q
, lE 2.428 mA
b) {3r, = (100)(10.71 Q) = 1.071 kQ
Z; = RB 11 {3r, = 470 kQ 111.071 kQ = 1.069 kQ
e) Zo = Re '" 3 kQ
3kQ
= -280.11
10.71 Q
e) Dado que RB ~ 10{3r,(470 kQ> 10.71 kQ)
A; ;: f3 = 100
B
f3R ro (100)(470 kQ)(50 kQ)
_----.:~-"---- = --.:...-.:...-_-'-.:.-.:...-_-
(ro + Rc)(R8 + f3r,) (50 kQ + 3 kQ)(470 kQ + 1.071 kQ)
= 94.13 vs. lOO
Como verificacin:
Z, -(-264.24)( 1.069 kQ)
A. = -A - = = 94.16
, ~ Rc 3 kQ
la cual difiere ligeramente debido slo a la precisin que se lleva a travs de los clculos.
Vee
V,
Re
R,
e {----<o v,
-li
V, o-----}
B
e,
---
-Zi
e,
R,
E
RE CE
Z,
--
li
b
11
1b e
~I h
+ +
-
Zi
Vi R, R, ~ Pr, /JI, 'o Re V,
~
- e e Z, -
..... ~
R'
'*'
Figura 8.8 Sustitucin del circuito equivalente re en la red equivalente de ac de la figura 8.7.
(8.10)
Zo = RJ ro I (8.12)
(8.13)
Va Rellro
y A, = - = (8.14)
Vi r,
la cual se nota que es una rplica exacta de la ecuacin que se obtuvo para la configuracin de
polarizacin fija,
Para ro;" lOR e
(8.15)
A i : Debido a que la red de la figura 8.8 es tan similar a la de la figura 8.3, excepto por el
hecho que R' = R, 11 Rz = RB , la ecuacin para la ganancia de corriente tendr el mismo formato
que la ecuacin (8.7). Esto es,
(8.16)
lo f3R'r o
Ai = -
1, ro(R' + f3r,)
lo f3R'
y Ai = - - (8.17)
li R' + f3r e
ro ~ lOR c
y (8.18)
(8.19)
22 v
56Hl
10 ~F
-
V; o---}l~-+-----1
/,
-z,
8.2 kQ
Solncin
(8.2 kO)(22 V)
Vcc = = 2.81 V
56 kO+ 8.2 kO
e) Z" = Re = 6.8kQ
Re 6.8 kQ
d) A, = - - = - - - = -368.76
r ,. 18.44 Q
e) La condicin R' 2 10[3r,. (7.1 S kQ 2 1O( 1.66 kQ) = 16.6 kQ no est satisfecha.
Por tanto,
[3R' (90)(7.15 kQ)
A := - - - = - - - - - - = 73.04
R' +[3r, 7.15 kQ + 1.66 kQ
f) Z, = 1.35 ka
Zo = Re 11 r" = 6.8 kQ 1150 kQ = 5.98 ka vs. 6.8 kQ
Re 11 ro 5.98 kQ
A, = - =- = -324.3 VS. -368.76
18.44 Q
La condicin:
r" 2 lOR e (50 kQ;o, 10(6.8 kQ) = 68 kQ)
No est satisfecha. Por tanto,
A, = _ _...:[3_R_'r..c.,,_ _ = _ _ _
(9_0)_O_._15_k_Q_)(_5_0_kQ_)_ _
(r" + Re)(R' + [3r) (50 kQ + 6.8 kQ)(7.15 kQ + 1.66 kQ)
64.3 VS. 73.04
Existi una diferencia considerable en los resultados de Z(). A\, y A debido a que no se
satisfizo la condicin ro;;::: 1ORe-
Sin desvo
En la figura 8.10 aparece la configuracin ms bsica de las que no poseen desvo. El modelo
re equivalente se sustituy en la figura 8.11, pero se observa la ausencia de la resistencia ro' Si
se considera el efecto de ro' el anlisis ser mucho ms complicado; sin embargo, en la mayora
de las situaciones se puede ignorar su efecto; por tanto. no se incluir en el siguiente anlisis.
y su efecto se discutir ms adelante en esta seccin.
La aplicacin de la ley de voltaje de Kirchhoff alIado de la entrada de la figura 8.11 dar
por resultado
~r I
e
- --
: pr, /5l,
Z,
R.
Zb
t h .- Z.
Vi Re
V.
e
figura 8.10 Configuracin Figura 8.11 Sustitucin del circuito equivalente re en la red
polarizac}n de emisor comn. equivalente de de la figura 8.10.
- Z.
Zb = f3re + (f3 + I )RE
y (8.21)
Fagura 8.12 Definicin de la
impedancia de entrada de un Debido a que RE a menudo es mucho mayor que re' la ecuacin (8.21) puede reducirse an
transistor con un resistor de ms a
emisor sin desvo. (8.22)
(8.23)
=
Zo: Al hacer Vi cero, lb O Y f3lb puede reemplazarse mediante un equivalente de circuito
abierto. El resultado es
(8.24)
V,
lb ~
Zb
y Vo = -loRe = -f3l bR e
= -f3( ;.) Re
R
con A, = -'i... = f3 e (8.25)
Vi Zb
(8.27)
e lb B R
- = ---"---
li R B + Zb
adems,
lo = f3 l b
e
y (8.28)
o
"
ElJ
A = -A-'
, 'R
e
(8.29)
(8.30)
(8.31 )
Z,
o'
(8.32)
Sin embargo, ro re y
Zo:' Rcl1ro[' + f3 r ]
I + f3 e
RE
Zo = Re I
L-...:._ _"'----' Cualquier nivel de r"
(8.33)
~
r ] Re
1+-:- +-r-
Av = ~= o o
(8,34)
Vi
V, Re
+-
ro
(8.35)
' -___
V'-, _ _ _Z,-h--1r" 2: JURe
A, (8.36)
Con desvo
Si RE de la figura 8.10 est en desvo mediante un capacitor CE de emisor, el modelo re
equivalente completo puede sustituirse. dando por resultado la misma red equivalente que la
figura 8.3. Por tanto. pueden aplicarse las ecuaciones (8.\) a (8.9).
Para la red de la figura 8.13, sin CE (sin desvo). calcular: EJEMPLO 8.3
a) re'
b) Z. _ 20 V
e) Zo'
d) A,.
e) Aj'
470kQ
10 ..F
Vi e __ )1-4----1
1, el
0.56kQ
1ICE 10 ~F
Solucin
Vee-VBE 20Y-O.7Y
a) De: lB = = = 35.89 ;.,A
+ ({3 + I)R E 470kfi + (12\)0.56 kU
RE
h = (f3 + l)I. = (121)(46.5 ;.,A) = 4.34 mA
26mY
y r, = = = 5.99.0
4.34 mA
J[
b) La prueba de la condicin ro;" IO(R e + RE)'
40 k!l 2: 10(2.2 k!l + 0.56 ill)
40 k!l 2: 10(2.76 k!l) = 27.6 k!l satisfecha
Por tanto,
Zb == f3(r, + RE) = l20(5.99!l + 560 O)
= 67.92k!l
y Z; = RBllzb = 470 k!l1167.92 k!l
= 59.34kl
e) Zo = Rc = 2.2kl
d) ro;" IOR e est satisfecha. Portanto,
A, = _Vo f3R_c =
== __ _-,-O_20,..:),;",(2_.2_k:-!l...:..)
V; Zb 67.92 k!l
= -3.89
comparado con -3.93 cuando se utiliz la ecuacin (8.27): Av '" -RR E .
EJEMPLO 8.4 Reptase el anlisis del ejemplo 8.3 cuando CE est en su lugar.
Soluciu
d) A, = _ Re
r,
2.2k!l
= - 5.99!l = -367.28 (un incremento significativo)
EJEMPLO 8.5 Para la red de la figura 8.14, encontrar (mediante las aproximaciones adecuadas):
a) re.
b) Z,.
e) Zo'
d) A".
e) A;
tI,
2.2 kO
90kl
o
+
-
e,
V, e I p =210J,,= 50 kQ
1,
-z,
e,
IOkl
0.68 kQ
I
1.. eE
T
z,
...-J
'=' Figura 8.14 Ejemplo 8.5.
Solucin
-
z.
-
'~
+
"
2.2 kil
+
~
10kQ 90kl
0.68k!l
Las condiciones de prueba tanto de ro ;:;: IO(R e + RE) como de ro ;:;: IOR e se satisfacen. El
empleo de las aproximaciones adecuadas dan
Z (8.47kO)
e) A = -A~ Re = -( -3.24) 2.2 kO
= 12.47
--
el
V, o-}I---"----I
--
Zi
li
-
Z,
_1, B
V, 0--)1----+-<>--1
el' e,
-Z,
RE
E?--;---!!----o ',
~
f
t 1,
=
Ar 1 por lo general es buena. A diferencia del voltaje del colector, el voltaje est en fase con
la seal VI' Esto es, tanto Vo corno VI mantendrn sus valores pico positivos y negativos al
mismo tiempo. El hecho de que Vo "siga" la magnitud de Vi con una relacin dentro de fase
acredita la terminologa emisor-seguidor.
En la figura 8.17 aparece la configuracin emisor-seguidor ms comn. De hecho. debido
a que el colector est conectado a tierra para el anlisis en ac. en realidad es una configuracin
de colector-comn. En la parte final de esta seccin aparecern otras variaciones de la figura
8.17 que tienen la salida en emisor con Vo ;::: V-
La configuracin de emisor-seguidor se utiliza con frecuencia para propsitos de aco-
plamiento de impedancia. Presenta una alta impedancia en la entrada y una impedancia baja en
la salida, la cual es directamente opuesta a la configuracin de polarizacin fija estndar. El
efecto que se obtiene es muy similar al que se logra con un transformador, donde se acopla una
carga con la impedancia de la fuente para obtener una mxima transferencia de potencia a travs
del sistema.
Al sustituir el circuito equivalente rl! en la red de la figura 8.17 se obtiene la red de la
figura 8.18. El efecto de ro se examinar ms adelante en la seccin.
+
-- 1,
e
--
z,
v,
+
\
(8.37)
y (8.40)
Zo: La impedancia de salida se describe mejor al escribir la ecuacin para la comente lb:
Vi
lb = -
Zb
Vi
le = (f3 + I)h = (f3 + 1)-
Zb
Sustituyendo por Z/) se obtiene
le = ~-,,(f3_+,--l,-)V-,-i_
f3r, + (f3 + l )RE
1 = -:-:--:-::--~
Vi _____~
o , [f3r,/(f3 + 1)] + RE
(f3+l)~f3
pero
f3r e f3re
---~--=r
y
f3+1 f3 <
V
de manera que le == ----'-'-- (8.4l)
re + RE
REVi
v=
" RE + re
Vo RE
Y A,. :-: (8.44)
V, RE. + re
(8.45)
o
1, RB + Zh
e lo = -, = -({3 + l)h
o -lo = -({3 + 1)
lh
R
=-({3+1) B
R B + Zb
y debido a que ({3 + 1) "" {3,
(8.46)
o (8.47)
Relacin de la fase: Como se indic por medio de la ecuacin (8.44) y algunas discu-
siones anteriores de esta seccin, tanto Vo como VI se encuentran en fase para la configuracin
emisor-seguidor.
Efecto de ro:
Z:
({3+ I)R
E
Z" {3r, + -'----"- (8.48)
(8.49)
Z
o'
(8.50)
z,,=,REllr, I (8.51 )
Cualquier r"
y A, = ---"---
RE
re + RE
I (8.53)
' - -_ _ _ _ _--' ' . ~IOR,
12 V
f
220 ill
--
10 ~F
v,~I-~--I {3 = 100. ro =00 Q
li
-- Z, 3.3 kQ
Solucin
a) lB = R
B
+ ({3 + I)R
E
l2V-O.7V
= 220 k!1 + (101)3.3 k!1 = 20.42pA
h=({3+ 1)/.
= (101)(20.42 .tA) = 2.062 mA
26mV
r, = = 2.062 roA = 12.61 n
364 captulo 8 Anlisis a pequea seal del transistor bipolar
J[
b) Zh {3r, + ({3 + I)R E
=
= (100)(12.61 fl) + (101)(3.3 kfl)
= 1.261 kfl + 333.3 kfl
= 334.56 kfl == (3R E
Z, = RBI!Zb = 220 kfili334.56 kfl
= 132.72 ka
e) Z" = REllr, = 3.3 kfi1112.61 fl
= 12.56 a == r,
Vo RE 3.3 kfl
d) A, = V, = RE + r, = 3.3 kfl + 12.61 fl
= 0.996 ==1
(100)(220 kfi) = _ 9.67
e) A, == =
220 kfi + 334.56 kfl 3
contra
Z,
A = -A , - = -(0.996)
( 132.72 kfl) = -40.06
, , RE 3.3 kfl
f) Al verificar la condicin ro 2 lOR E , se tiene
25 kfl ;", 10(3.3 kfl) = 33 kfl
la cual no se satisface. Por tanto,
Portanto, aunque no se satisface la condicin ro ;::: 10R E, los resultados para Zo y Av son los
mismos y nicamente Z es un poco menor. Los resultados sugieren que para la mayora de las
aplicaciones se puede obtener una buena aproximacin de los resultados reales slo con el
hecho de ignorar los efectos de ro para esta configuracin.
La red de la figura 8.21 es una variacin de la red de la figura 8.17, la cual utiliza una
seccin de entrada divisor de voltaje para establecer las condiciones de polarizacin. Las
ecuaciones (8.37) a (8.47) se pueden cambiar con slo reemplazar RB por R'; R 1\ R2
La red de la figura 8.22 tambin proporciona las caractersticas de entrada/salida de
un emisor-seguidor. pero incluye un resistor colector Re En este caso RE se reemplaza una
vez ms por la combinacin en paralelo de R 1 YR2 . La impedancia de entrada Z y la impe-
dancia de salida Z() no se afectan entre s, porque Re no se refleja en las redes equivalentes
v, o \)
r
\
1-+~---1
--
z
-- l'--
1,
~.------~--~~.
1"
+
-- ~RL
1,
,
=Jl"
I
--
1,
e
~ tI.
+
e
-
+
V,
~
Z,
RE E.
vi..f.
B
l
--
z,
I
"
t al"
i
R, ~:, Z
"
Figura 8.23 Configuracin de base comn. Figura 8.24 Sustitucin del circuito equivalente r~ en la red
equivalente de ae de la figura 8.23.
(8.54)
(8.55)
y (8.56)
1" (8.57)
con A = = - a", -1
1,
Relacin de la fase: El hecho de que Aves un nmero positivo indica que tanto V(J como
Vi se encuentran en fase para la configuracin de base comn.
Efecto de ro: Para la configuracin de base comn, ro = l/h oh est por lo general en el
rango de los megaohms y es ms grande que la resistencia en paralelo Re como para permitir la
aproximacin ro 11 Re == Re
Solucin
V EE - V BE 2 V - 0.7 V 1.3 V
a) lE ~ ~ ~ -- ~ 1.3 mA
RE 1 kO 1 kO
r ~ 26mV ~ 26mV ~ 200
e lE l.3 mA
b) Z ~ REllr, ~ 1 kOl120 O
= 19.61 fi == re
e) Zo=R e =5kfi
Re 5kO
d) A '" - = - - = 250
, re 20 O
e) A = -0.98"" -1
Re
r-'V\RFI\r-t--,-t_J"-;~ V o
e el
-
J,
Vi o-----J f--~-<>--I
- 8
Zo
e,
- - 8 - RF +
+
h +
-
J,
l'
Vi
Z,
.Br,. Jlb
tc~v " Figura 8.27 Sustitucin del
circuito equivalente Te en la red
':' ':' equivalente de ac de la figura 8.26.
J' = Vo - Vi
RF
con Vv = -loRe
e lo = f3lb + l'
Debido a que /3Ib es mucho mayor que r,
lo '" f3l&
y Vv = -(f3l blRc = - f3I}1c
pero
Re = Re
pero Re es por 10 general mucho mayor que re y 1 +
f3r,
de tal fOnTIa que z=
,
I + f3R e
RF
r
o Zi = " (8,58)
Re
-+
13 RF
Zo: Si se hace Vi cero como se requiere para definir Zo' la red aparecer como se muestra
en la figura 8.28. El efecto de f3rl' se elimina y RF aparece en paralelo con Re y
(8.59)
v, =O
Figura 8.28 Definicin de Zo para la
configuracin de retroalimentacin en
colector.
Vo Re
y A, = - = (8.60)
V, r ,
Vi + VRF ~ Vo = O
e
Ih f3 r , + (lh - l)R F + (,Re = O
Utilizando lo '" f3lh' se tiene
lo
13({3r, + RF + f3R c ) = IiRF
e I" = -=--~{3"-R-,,F,--I,--,--c---
{3r, + R, + f3R c
Ignorando f3r, y comparar con RF y f3R e
A, = ~ = f3R F (8.61 )
li RF + f3R e
lo
y A.=- (8.62)
, I,
1+
Rell ro
RF
Zi = (8.63)
-+-+
1 Rell ro
f3r, RF RFre
Zi=--:----
1 Re
-+--
f3r, RFr,
(8.651
(8.67)
A:,.
(8.68)
(8.69)
Re
1+-
RF
' -_ _ _ _ _ _- ' r,o?: ORe
(8.70)
V, ~
__
Z,
--
/;
IO~F
10 ~F
f3 =200. r,/=ooQ
......
Z"
Solucin
A:
I
- [~I
RF
+ ~ ] (roR~)
re
- [ 1 +
180k!1
1 ] 2.38 k!1
11.21!1 ( )
A" = --'---r--'c-- - 2.38 k!1
1+~1R 1+ '::"":-'-...,-
R, 180 k!1
2
- [5.56 X 10- 6 - 8.92 X 10- )(2.38 k1)
1 + 0.013
Z,
A, = -A" Re
617.7 !1
= -(-209.56)-Z-.7-k-:!1-
Para la configuracin de la figura 8.30. las ecuaciones (8.71) a (8.74) determinarn las
variables de inters. Las derivaciones se dejan como un ejercicio al final del captulo.
Re
~_'VRVF'V-+t!..l_,-If----<> v,
-
v,
1,
o---::- f---"-----I
C,
-
-
z,
C,
z,
RE
Z '"
[-i
------=----
j
+ _(_R=.E_;_F_R-,C':"')
(8.71)
z
"
(8.72)
A'
"
(8.73)
1
A"'----- (8.74)
-+
f3
-
c,
v, o-:---ll
-
z,
1,
Figura 8.31 Configuracin
de retroalimentacin de de
en colector.
+ --
1,
:::lV'
te, t"--
I
+
~',
~
Z,
v, RF , fJJ, Re
'" ',
1 ... ... v
R'
I
I
"F
z" Figura 8.32 Sustitucin del circuito
equivalente Te en la red equivalente
de ac de la figura 8.3!.
(8.75)
zo'
(8.76)
(8.77)
A'
"
R' ~ r"ll RF,I\ Re
y V" = -f3I"R'
y V = -{3~ Vi R'
o {3rl"
de tal forma que
V rJRF,IIRc
A,. = - " =- (8.78)
Vi r,
V RF,IIR c
A, =o- ; (8.79)
V, r, I r" ~ JOR(
Rf/i lh = RF ,
In = o
RF , + {3r,. li RF , + {3r,
y para el lado de salida utilizando R' = ro 11 R F ,
R' {3lh
lo = R + Re o = -::-:'R'{3
-'-.:::..,-
R' + Re
1
La ganancia de corriente
A. = lo = lo Jh
I Ji Ih Ji
R' {3 RF ,
R/ + Re RFr + f3r('
Debido a que RF,es por lo general mucho mayor que f3re RF, + f3r e == RF I
y A,--=
lo i3Rt:(r"IIR,.)
\ .
, - li - l4';(r"IIR F , + Re)
o (8.82)
-- r...
O.OlmF
1,
--
IOmF
z,
Figura 8.33 Ejemplo 8.10.
Solucin
Vcc - VBE
a) oC: lB =
RF + {3R c
12 V - 0.7 V
=~~~~~~--~
(120 kf1 + 68 kf1) + (140)3 kf1
11.3 V
= 608 kf1 = 18.6 .tA
+
--
1,
=nI, 1,
+
--
/JI,
120kU f3r,
~
-
1.395 k.Q 140 lb
r" 68 kU lkU
V, 30kl V,
z,
... 1 ... ...
z,
Figura 8.34 Sustitucin del circuito equivalente re en la red equivalente de ac de la figura 8.33.
30 kQ ~ 10(3 kQ) = 30 kQ
RF,\!R c 68 k!1113 W
A\.=-
r,
= 9,920
2.87 kO
=:::;-
9.920
'" -289.3
--
l,
>h~
t h"lb
h~
e
r------r----~c
Varios de los parmetros del modelo hbrido estn especificados en una hoja de datos o
mediante el anlisis experimental. El anlisis en de asociado con el uso del modelo re 00 es una
parte integral del empleo de los parmetros hbridos. En otras palabras, cuando se presenta el
problema. los parmetros tales como h ie , hfe h ib , y as sucesivamente, se especifican. Sin
embargo, debe tenerse en cuenta que los parmetros hbridos y los componentes del modelo re
estn relacionados mediante las siguientes ecuaciones tal como se discuti a detalle en el captulo
7: hle = f3r e, jhe = 13, hoe = llro , hfb =-a y hb = re (obsrvese el apndice A).
Re ~ 1"
(
-
o
1,
C, +
0-)1---+----1 h"
hje Z"
+ e,
V"
v,
Figura 8.37 Configuracin de
polarizacin fija.
+ z, --
1,
T.l -h 1,
+
V, Ro: 1 : Re
-
h" hJ,> hOl? V
- I z, -
Figura 8.38 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac de
la figura 8.37.
emisor comn. Comprense las similitudes aparentes con la figura 8.3 y el anlisis del modelo
Las semejanzas sugieren que el anlisis ser muy similar y los resultados de uno pueden
1;:.
(8,83)
Z" (8,84)
con Vo = -h,-'
v
,eh. R'
"
(8.86)
~ 330 k!2
_)f-I_+---_---1 (
+---11---
h;. = 120
h". = 1.175k!2
Z"
0
-
V"
Solucin
- 1,
z,
'
-:F.
ha,'=: 20 !lA/V
~R
/, i
v, o
-z,
ll--+----i
el
- z"
Z = R'II he (8.87)
(8.88)
(8.90)
V; o )1-------1
1,
--
z,
figura 8.41 Configuracin de
polarizacin en emisor sin desvo.
(8.91)
y
(8.92)
Z,:
(8.93)
y ~ (8.94)
~
(8.95)
Configuracin emisor-seguidor
Para el emisor-seguidor de la figura 8.42 el modelo de pequea seal igualar la figura 8.18
con f3r" ;; h ie y f3;; h f{' Las ecuaciones obtenidas sern, por tanto. similares.
l:
(8.97)
(8.98)
1,
v, e
-
---.- )
z,
lQ: Para Z() la red de salida definida por las ecuaciones obtenidas aparecer como se
muestra en la fgura 8.43. Al revisar el desarrollo de las ecuaciones en la seccin 8.5 y
Z" - RE II~
h (8.99)
1<'
h"
1 .... he
VV\ o
'e -
+ +
I Z"
v, '\, lt;
I l o
Figura 8.43 Definicin de Zo para la
configuracin de emisor-seguidor.
A~: Para la ganancia de voltaje se puede aplicar la regla del divisor de voltaje a la figura
8.43 de la siguiente manera:
hfc R8
A, = (8.101 )
RB + Zb
Z,
o A, = -A - (8. I 02)
r RE
+ --
J,
h i/ hfl,
--
f,
L +
V, --
z, RE
V
cc
Vo -
Zo
-
---"-'-h-:;'
-- + -J,- '--1
z, v" z,.
t
Figura 8.45 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac de
la figura 8.44.
Z, (8.103)
;8.104)
lo
A, = (8.106)
1,
1,
o I lr--~--~.
--
+
z, h", = - 0.99
hin =: 14.3.Q
h"b= 0.5 ~N .
3.3 kQ
IOV
- Z"
Solucin
d) Ai == hfb = -1
Las configuraciones restantes de las secciones 8.1 a 8.8 que no se analizaron en esta seccin
se dejan como un ejercicio para la seccin de problemas de este captulo. Se supone que el
anlisis anterior revela las similitudes en el mtodo utilizando los modelos re O el hbrido
equivalente aproximado y eliminando, por tanto, cualquier dificultad real cuando se analicen
!as redes restantes de las secciones previas.
- -- 1"
--
1,
+ +
V,
R,
+
I\
-
-
Z,
v,
C>--
Transistor
v"
Z"
RL
-
1,
+
=tI"
~I +
=;- 1"
-
h,
+
-
R,
+ Z
V, h,.V" "v t h,l" l/f
"
~;,
Z"
RL
V, I\
-1 I
Figura 8.48 Sustitucin del circuito equivalente hbrido completo en el sistema de dos puertos de la
figura 8.47.
Se observa que la ganancia de corriente reducir el resultado deA i ::: hfen caso de que el factor
hoRL sea suficientemente pequeo comparado con uno. .
(8.108)
En este caso se obtendr la forma familiar de Al'::: -hrRL/h en caso de que el factor (h/l()-
hhr)R L sea 10 suficientemente pequeo comparado con h i.
Vi = hl + hrVo
Sustituyendo V, = -I"R L
se tiene VI = hl - hrRLlo
lo
Dado que A=-
I li
lo = Al
de manera que la ecuacin anterior se convierte en
Vi = hJi - hrRLAl
Al resolver la relacin Vi/..
, , se obtiene
y sustituyendo
h
A = -:I-+-h"-,-,R=-L-
V,
se obtiene Z (8.109)
1,
1= -h,Vo
I Rs + h
Sustituyendo esta relacin en la siguiente ecuacin que se obtuvo a partir del circuito de salida
se tiene
y (8.110)
En este caso la impedancia de salida se reducir a la fonna familiar de Zo = 1/h o para el transistor
cuando el segundo factor del denominador es suficientemente ms pequeo que el primero.
EJEMPLO 8.13 Para lared de la figura 8.49, calcule los siguientes parmetros empleando el modelo equivalente
hbrido completo y compare los resultados obtenidos por medio del modelo aproximado.
a) Z y Z;.
b) A,
e) A I =1//
o I
yA'=nr
I () I
d) Zo (dentro de Re) y
Z;, (incluido Re)' 18 v
>470Hl 4.7 kQ
R'~: + --
J,
Q ......
+f
v, '\
1Hl
_
z',
v, -Z
-1L-______~--------~~~------~------<
pA
1.6kQ.h" "" 2x 1O-4./1,}(. = 20v
Solucin
Ahora que estn derivadas las ecuaciones bsicas para cada cantidad, el orden en que se calculan
es arbitrario. Sin embargo, a menudo es una cantidad til la impedancia de entrada y por tanto
se celcular de manera inicial. El circuito equivalente hbrido de emisor comn completo se
sustituy y se volvi a dibujar la red como se muestra en la figura 8.50. Se obtendr un circuito
Thvenin equivalente para la seccin de entrada de la figura 8.50 en el equivalente de entrada
de la figura 8.51 debido a que ETh" V, Y RTh" R, = I kQ (un resultado debido a que R B =
470 kQ es mucho mayor que R, = 1 kQ). En este ejemplo RL = Re e 1, est definida como la
Z,:
+ .
.!.
Z L6kn
=i)l"
~l -- Z,;
~
~
R, Iko. +
+ V, 470'k12
"v 2xIQ-lV"
~ 110lb 50kQ
4,7ko.~
"v
:l
V,
-1 - -1 I
Thwnin
t:i.gun. S.S(} Sus.t\tudn del drc.ui.t0 e<:'\i\valente hbdo c.offi?letQ en la red e<.'u\'lalente de ac de la
figura 8.49.
-
RJlkQ
,
- --(
9 Z/
::
+
1,
z,
h
"
I
--
z,;
1
-.::...
I~
z"
hr~ v" hQi' =50kO:
~
hIl
v, "v 2x 1()-4 v" llorb h"" =20pS
4.7 kn
v,
"v
-1 -1
Figura 8.51 Reemplazo de la secci de entrada de la figura 8.50 mediante un circuito equivalente
Thvenin,
corriente Re igual que en los ejemplos anteriores de este captulo, La impedancia de salida 20
que est definida mediante la ecuacin (8.110) es slo para las terminales de salida del transistor.
No incluye los efectos de Re Z~ simplemente es la combinacin en paralelo de Zo y Re La
configuracin que se obtiene en la figura 8.51 es una rplica exacta de la red definida en
la figura 8.48 y pueden aplicarse las ecuaciones derivadas anteriormente.
contra 110 mediante el simple empleo de IzV Ya que 470 kQ Z,.I;= J" y A;= 100.55
tambin.
Vo
d) La ecuacin (8.110): Z =~ = -~--~~--
o lo ho , - [h,h"J(h" + R,)]
1
=~--------~~---------
20 J-S - [(110)(2 X 10 4)/( 1.6 ka + 1 k!1) J
= ------'----
J 1.54 J-S
= 86.66 kfi
el cual es mayor que el valor detenninado mediante l/ho,' = 50 kQ.
Z~ = RcllZo = 4.7 k!11186.66 ka = 4.46 kfi
contra 4.7 kQ utilizando slo Re
A partir de los resultados anteriores se observa que las soluciones aproximadas para Al
y Z son muy cercanas a las calculadas con el modelo equivalente completo. De hecho, an
A se diferenci por menos del 10%. El valor alto de Zu slo contribuy a la conclusin an-
terior que Z() a menudo es tan alto que puede ignorarse comparado con la ca.rga aplicada. Sin
embargo, se debe considerar que cuando existe la necesidad de determinar el impacto de hrl'
y de huI" debe utilizarse el modelo equivalente como se describi arriba.
La hoja de especifIcaciones de un transistor en particular proporciona los parmetros de
emisor comn, tal como se observ en la figura 7.28. El siguiente ejemplo utlizar los mismos
parmetros de transistor que aparecen en la figura 8.49 con una configuracin pnp de base
comn para presentar e1 procedimiento de conversin de parmetros y enfatizar el hecho de
que el modelo equivalente hbrido mantiene la misma distribucin.
EJEMPLO 8.14 Para el amplificador de base comn de la figura 8.52, calclese los siguientes parmetros
empleando el modelo hbrido equivalente completo y comprese con los resultados obtenidos
utilizando el modelo aproximado.
a) Z, y Z;.
b) A,yA;'
el A,.
d) Zo y Z~.
h".= 1.6kQ h/ r == J 10
hr l'=2x 10-:' h,,,,=20).l.S
lo
-- --
J~ -- -- t"~~
+ 1; 1,
-
3kl
V, Vo
z; z, Zo z;
I\
r
V, 6V l2V
Los parmetros hbridos de base comn estn derivados de los parmetros de emisor comn
empleando las ecuaciones aproximadas del apndice A.
, _ =
h'b '" _h:c.. 1.6 kn = 14.41 n
1 + h". 1 + 110
Se observa lo cercano que estn las magnitudes con los valo::-es detenninados por medio de
1.6kn
-'------ = 14.55 n
110
(1.6 kn)(20 ,tS)
- 2 X 10- 4
1 + 110
-h r, -110
hfb == = = -0.991
1 + hf , 1 + 110
ho , 20 ,tS
hob == = = 0.18 p5
1 + h(, 1 + 110
R,
1
~ 1 kll
-- --
;
z;
1,
z,
,
o
+1,- ~+
h;b
! .-:-
~
-1 -
Zo
=7)/0
Zo
o
+
+ ]kQ V,
0.883 x 104 VI)
hrb Ve "v t -0.991 le
hfb 1,.
h ob =O.18IlS ~ 2.2 kQ Vo
V,
I\
i
-
Thvenin b b
0.295 .tS
= 3.39 Mil
contra 5.56 MQ utilizando Z(/ == l/hobo Para Z: como se defini mediante la figura 8.53:
Z~ = Rcllzo ~ 2.2 kn113.39 MO = 2.199 kil
contra 2.2 kQ utilizando Z; == Re
Polarizacin fJja: Medio (1 kQ) Medio (2kQ) Alto (-200) Alto (lOO)
\
\l cc
RB
Re ~
hll~" I I
~ Re ll ,,, I ~ 1_ R; ',-1 11 I ~
3R B r"
f-o - [E] ~~ "
(r" + Rc1(R + f3r,.l
,....
(R"2lO,Br,l (r,,2: 10 Re) ~[}] ~0
(r" 2: 1ORe
V,,;::: \O Re) RH"2 IO/3r)
Polarizacin m\!- \/cc Medio (1 kQ) Medio (2 kQ) A\to (-200) Alto (50)
diante divisor
Re ,
de voltaje R,
f-o
~I R,IIR,II~". I I
= Re ll " I = 1_ Re ll , 1 ~
{J(R, 11 R,)'"
" (', + Re)(R, 11 R, + /3,,)
...
t'" ~~
R,
RE nCE
(ro "2 lORe )
~[}]
,
-
(J(R, 11 R,)
R, 11 R, + /3".
(r,,;::: 10 Re)
,.. (r,,"210R e )
PolarizaCIn de
emisor Sin RBr-Evee
Alto (100 kQ) Medio (2 kQ) Bajo (-5) I Alto (50)
I
~ RBllz I ~ ~ 1- ,,:eRc-1 ~
derivacin: b
~
\
rn
RlJ + ZI,
Z, =. /3(r,.+REl (cualquier
)"
nivel de rol
=IRe ll /3RE I -
R.:
Emisor-seguidor Alto (lOO kQ) Bajo (20 Q) Bajo (=.1) Alto (-50)
\/ec
Re
) ~I RBllzb I ~~ ~
G@ RE ..- r,. -
[iB
.... Z) == f3(r,. + RE) =\3] Ro + Zb
f-o
= IR B II/3R E I (R lc r)
=[0
RE
+ (RE r)
Base comn Bajo (20 Q) Medio (2 k.Q) Alto (200) I Bajo (-1)
=8]
1
o
RE
Vu
U1
i~ee
Io
~
(RE
~
=GJ
r,)
~
~ =[iJ "
RF Re ,
" =hIIRF\ =
/3RF
~
1 Re
-+-- (ro;::: ORe)
=t=J
"
RF + f3Re
/3
(r" ~ tOR e )
RE (r" ~ ORe
RF Re) =[E
I
8.12 Solucin de problemas 391
J[
dc como ac. En la mayora de los casos, una red que se encuentra operando correctamente en el
modo dc tambin se comportar adecuadamente en el dominio ac. Adems, una red que pro-
porciona la respuesta de ac esperada est polarizada como se plane. En una instalacin de
laboratorio se aplican tanto las fuentes de como ac y se verifica la respuesta de ac en varios puntos
de la red mediante un osciloscopio como se muestra en la figura 8.54. Se observa que la punta
negra (tierra) del osciloscopio est conectada directamente a tierra y la punta roja se mueve de
un punto a otro dentro de la red. con lo cual se obtienen los patrones que aparecen en la figura
8.54. Los canales verticales estn en el modo ac para eliminar cualquier componente de dc
asociado con el voltaje en un punto en particular. La pequea seal de ac aplicada a la base se
amplifica al nivel que aparece del colector a la tierra. Se observa la diferencia en las escalas
verticales para los dos voltajes. No existe una respuesta en ac en la terminal del emisor debido
a las caractersticas de corto circuito del capacitar en la frecuencia establecida. El hecho que 'l/o
se mida en volts y vi en milivolts sugiere una ganancia grande del amplificador. En general,
aparece que la red se encuentra operando de forma adecuada. Si se desea. puede utilizarse el
multmetro en el modo dc para verificar VBE y los niveles de Va- VCE Y V E con objeto de revisar
si caen en el rango esperado. Desde luego, ei osciloscopio tambin puede utilizarse para comparar
los niveles de de tan slo con cambiar al modo de dc para cada canal.
vcc
C, v,
!---U(-~'
'\ o
C,
~(mv~
O~t
No es necesario decir que una respuesta pobre en ac puede deberse a una variedad de
motivos. De hecho, puede haber ms de un rea con problema en el mismo sistema. Sin embargo,
afortunadamente con el tiempo y la experiencia puede predecirse la probabilidad de problemas
en algunas reas, de modo que una persona experimentada puede aislar las reas problemticas
con cierta rapidez.
Por lo general, no hay nada misterioso acerca del proceso general de solucin de problemas.
Si se decide seguir la respuesta en ac, resulta ser un buen procedimiento el comenzar con la
seal aplicada y avanzar a travs del sistema hacia la verificacin de cargas en los puntos
crticos a lo largo de la trayectoria. Una respuesta inesperada en algn punto supone que la red
se encuentra bien hasta dicha rea, definiendo entonces la regin que debe investigarse ms
a detalle. La forma de la onda que se obtiene en el osciloscopio ayudar con toda seguridad 1"
definicin de los posibles problemas con el sistema.
Si la respuesta para la red de la figura 8.54 es como aparece en la figure 8.55. la red tiene
un problema y probablemente se trata del rea del emisor. No se espera respuesta a travs del
c,
I(
+ i 0:-0 V!
V, '\.,
Figura 8.55
Formas de onda obten!das a partir de un problema en el rea del emisor.
emisor y la ganancia del sistema que est definida mediante vI) es mucho menor. Se recuerda
que para esta configuracin la ganancia es mucho mayor en caso de que RE se desve. La
respuesta que se obtiene sugiere que REno est en desvo por el capacitor y las conexiones
tennnales del capacitor y el mismo capacitor deben ser verificados. En este caso una verificacin
de los niveles de de probablemente no aislarn el rea del problema debido a que el capacitor
tiene un equivalente de "circuito abierto" para de. En general. un conocimiento previo sobre
qu esperar. una familiaridad con la instrumentacin y. lo ms importante. la experiencia. son
los factores que contribuyen al desarrollo de un mtodo efectivo en el arte de la solucin de
problemas.
QXISTOR 9
-~ 7 QMODEL
requerido
1'------'
nombre
~--'
nodo nodo
~--'
nodo
'-=--'-"/
nombre
del de la del del modelo
colector base emisor de que estar
transistor definido
mediante la
siguiente lnea
Existen otros parmetros en esta lnea, cuya explicacin rebasa las necesidades de este libro.
aunque a veces se hace referencia a ellos en el manual PSpice.
La siguiente lnea que se necesita para definir el transistor es la lnea del modelo. la cual
tiene el siguiente fonnato bsico:
Re 6.8 kll
R, 56 k!l
C
0 v"
o C 0B
r~F
~=90
1 0
+
V,:= \ mVLO a '\, R, f
8.2 ka
E
RE l.5 ka C E = 20 ~F
-1
[OJ
Figura 8.56 Definicin de los nodos para un anlisis por medio de PSpice de la configuracin
mediante divisor de voltaje.
Hasta ahora. las primeras ocho lneas del archivo de entrada de la figura 8.57 deben resultar
bastante familiares y legibles. Luego se define el transistor en las dos lneas siguientes y
QMODEL es el nombre del modelo del tninsistor. Se observa en el rengln del modelo que
beta se especific como de 90. Pero, no se especific un valor de IS para demostrar el impacto
sobre los resultados obtenidos. La segunda corrida incluir el nivel sugerido de IS para propsitos
de comparacin. El comando .PRINT solicita tanto la magnitud como el ngulo de la fase para
el voltaje de salida del colector a la tierra. Como se requiri para la fuente de ac. se seleccion
una frecuencia de 10kHz para la corrida. El nico impacto real de la frecuencia aplicada ser
sobre los elementos capacitivos y su efectividad como corto circuitos equivalentes para el
anlisis en ac.
Una vez que se ha capturado el archivo de entrada, se ejecuta PSpice y se enumera una
lista de parmetros del modelo BJI. Se puede ver que f3 (BF) es 90 e l, (IS) tiene el valor
implcito de 1 x lO"" pA. NF (el coeficiente de emisin de corriente directa), BR (la beta
inversa mxima ideal) y NR (el coeficiente de emisin de corriente inversa) toman el valor
implcito de uno. Las ltimas tres cantidades definen el comportamiento del modelo de una
manera que escapa a las necesidades de este libro y que tendr un impacto despreciable sobre
el anlisis actual en pequea seal.
Por tanto, PSpice est diseado para llevar a cabo un anlisis de automtico de la red. Los
resultados son
v, = VE = 1.9285 V
V1 = Ve = 2.7089 V
V3 = Ve = 13.354 V
V, = V aterrizado tpara o.c) = OV
V, = Vee = 22 V
Luego el archivo de salida ofrece la corriente de la fuente para Vce con el nivel de dc de la
fuente de ae. V" de 0.0 A. La potencia total disipada por los resistores y el transistor es de
35.6 mW.
Despus se proporcionan otros niveles de de para las redes tales como lB = 14.1 p.A. le =
1.27 mA(eomparado contra 1A1 mAen el ejemplo 8.2). y VBE =0.78 V (el cual excede el nivel
de 0.7 V utilizado en el ejemplo 8.2). Debe tenerse en mente el nivel de V BE cuando se repasen
los resultados al fijar (. en 5 x 10- 15 A en la siguiente corrida. Los valores de de VBC y VCE
VCC 5 O OC 22V
RBl 5 2 56K
RB2 2 08.21<
llE 1 O 1.5K
Re 5 3 6.8K
el 4 2 lOUY
CE 1 O 20UF
VS 4 o AC 1MV o
01 3 2 1 QMOOEL
.MODEL QHODEL NPN(BF=90)
.OP
.AC LIN 1 lOKH lOKH
,PRINT AC \'1'1(3,0) VPC3,O)
.OPTIONS NOPAGE
.END
BJT MOOEL PARAMETERS
QMODEL
NPN
15 lOO.aooaOOE-la
BF 90
NF 1
BR 1
NR 1
Figura 8.57 Anlisis por medio de PSpice de la configuracin mediante divisor de voltaje de la figura
8.56 con IS '" valor implcito.
VCC 5 O OC 22V
RBl 5 2 56K
RB2 2 O 8.2K
RE 1 O L5K
Re 5 3 6.8K
el 4 2 lOUF
CE 1 o 20UF
VS 4 o AC lMV o
Ql 3 2 1 QMODEL
.MODEL QMODEL NPN(BF=90 15=5E-15)
.OP
.AC LIN 1 lOxa lOKH
.PRI~ AC VM(l,O) VP(l,Q)
.OPTIONS NOPAGE
.ElID
QMODEL
NPN
IS S.OOOOOOE-15
BF 90
NF 1
SR 1
NR 1
figura 8.58 Anlisis por medio de PSpice de la confguracin mediante divisor de voltaje de la figura
8.56 con 15", 5 x lD-1S A.
8.2. En especial se observa que VBE ahora es de 0.68 Y, el cual se compara de manera muy
favorable con el valor fijo aproximado de 0.7 V. Por tanto, para el anlisis de pequea seal
que se desarroll en este libro mediante el uso de PSpice, IS se especificar como 5 x 10- 15 A.
+
---l-VCC
Rl
Re AC=ok
MAG=ok
22V 6.8< '3.1090
I
56k PHASf=ok
2.6 79'
01
e 02N2222 .9911
t""-~i-c-,~p
Figura 8.59 Red de la figura 8.56
VS~~.
'mvy ~r 8.~~ ~
RE
15k t j'20u F
+
despus de la aplicacin de PSpice
para Windows.
La fuente senoidal es una parte (New Part) que aparece en la librera source.slb como
VSIN. Al oprimir dos veces la fuente sobre el esquema aparece una lista de atributos que
deben seleccionarse. Para el ejemplo,
Despus de cada entrada debe asegurarse de guardar los atributos (Save the Attribute) antes
de dejar la caja de dilogo.
El smbolo de la impresora se obtiene de la librera specal.slb de la caja de dilogo de Get
Part como VPRINTl. Cuando se coloca sobre el esquema, especifica el voltaje en el punto
que ser impreso en el archivo de salida (.out). Al oprimir dos veces el smbolo sobre el esquema.
se produce una caja de dilogo PRINTl en la cual deben hacerse las siguientes selecciones
con objeto de obtener la magnitud y el ngulo de la fase del voltaje de salida:
AC=ok
MAG=ok
PHASE=ok
Las selecciones anteriores pueden listarse jumo al smbolo de la impresora sobre el esquema
con slo oprimir la opcin cambiar despliegue (Change Display) y seleccionando el nombre
del despliegue (Display Value) y el nombre (Name) para cada una.
Se insertan los tres puntos de vista (VIEWPOINTS) mediante la siguiente secuencia:
Draw - Get New Part - Browse - special.slb - VIEWPOINT. Cada uno se coloca en su
lugar y luego se oprime para rntroducirlos al sistema. Cuando se han colocado los tres. el
proceso se completa al oprimir el botn derecho del mouse.
Antes de ejecutar el programa deben definirse los nodos que sean iguales a los representados
en la figura 8.56 de forma que puedan compararse los resultados. En general, cuando se construye
una red, se colocan todos los elementos similares tales como el resistor antes de cambiarse a
otro elemento como el capacitar. El resultado es que puede no haber un orden lgico para los
nodos en la lista neta. Para ajustar los nodos asociados con cada elemento. simplemente se
selecciona anlisis (Analysis) y luego examinar lista neta (Examine Netlist). El resultado que
se obtiene consiste de una lista de los elementos y los nodos asignados a cada uno. Los nodos
asignados para cada elemento pueden cambiarse despus por medio de una sencilla secuencia
de insertarlborrar hasta que concuerden con aquellos de la figura 8.56. Cuando se ha completado,
se sale del listado. Surgir un texto que; pregunta si se desean guardar los cambios, lo cual es
hora el caso.
Ahora se est listo para desarrollar el anlisis mediante la seleccin de Analysis seguido
por la inicializacin (Setup). Dentro de la caja de dilogo de Setup se elige (barrido de ac)
(Ae Sweep) aunque la intencin sea la de trabajar con una nica frecuencia. Despus de
oprimir dos veces la caja AC Sweep, deben tomarse algunas decisiones acerca de la frecuencia
aplicada. Se selecciona tipo de barrido ac lineal (Linear AC Sweep Type) junto con lo siguiente:
Total Pts. =1
Start Freq. = 10 kHz
End Freq. = 10 kHz
...............................................................................
.....
R RE O $N 0001 LSk
e-CE OSN:OOOI2Ouf
R:R2 oSN_OOO2 8,2k
<LQI SN_oooJ SN_OOO2 SN_OOOI Q2N=-X
V Vs. $N 00040 AC huV
+SlN o JmV 10kHz o o o
C_C SN_OOO4SN_OOO2 lOuF
R_RI SN_OOO2SN_OOOS S6i<
R Re SN 0003 SN OOOS 6.11k
V=Vc:c SN)OOSOOC22V
..........................................................................
.....
NODE VOLTAGE NODE VOLTAGE :'ItQDE VOLTAGE NODE
vOLTAGE
($N_OOO3) Z2 0000
O.OOOE+OO
-1653E"()3
..............................................................
.....
BIPOLAR. JUNCfION TRANSIStQR.S
NAME Q..Ql
MOPEL Q2N2222~X
I8 \.99E-OS
le 1.31E~3
VBE 6.77E-OI
VBC 1.04E+01
VCE 1.l1E+Ol
BETAOC 6.SBE-+o}
GM 5.03E..02
RPl 1.42E+03
R.X I.OOE+Ol
RO 6.46E.~
CBE 5.80E~11
CBC 2.9OE~12
CBX O.OOE+OO
CJS O.OOE-+OO
BETAAC 7.l5E+OI
Fr 1.32E+08
...............................................................
Se observa que los nodos listados tienen los mismos valores numricos que los que apa-
recen en la figura 8.56. Luego. siguen los parmetros del modelo BJT (BJT MODEL
PARAMETERS). los cuales indican el valor seleccionado de 90 para la beta dc y 5 X 10- 15
para IS. Se proporcionan los niveles para los varios nodos: luego se igualan los valores que
aparecen con los puntos de observacin (VIEWPOINTS) de la figura 8.56. El siguiente listado
de transistores bipolar es de unin BIPOLAR JUNCTION TRANSISTORS proporciona
una variedad de niveles de de y de parmetros de la red. Se observa que ahora la beta de de es
de 65.8 con la beta de ac de 71.5 en lugar del valor capturado de 90. La versin para Windows
ajusta la beta segn las condiciones de operacin. Por tanto. los resultados de ac sern un poco
diferentes de los obtenidos con anterioridad al emplear el modelo re' Si se requiriera una similitud
exacta. no se seleccionara el smbolo del transistor sino que se insertara en la red el transistor
del modelo re con una fuente de corriente controlada y los niveles de resistores adecuados. La
respuesta en ac indica que la magnitud del voltaje ac de salida es de 3()7.3 mV con un ngulo
de la fase de 177.9 comparado contra 334.0 mV y 177.7 de la versin para DOS de PSpice.
Los capacitares presentes crearon un cambio de fase menor a 180.
Si se desea una impresin del voltaje de salida. puede utilizarse la opcin Probe. El primer
paso consiste en regresar a la opcn de anlisis (Analysis) seguido por la seleccin de
inicializacin (Setup). Ahora se selecciona la opcin (Transient) transitorio y se desactiva el
barrido (AC Sweep) recin utilizada. Al oprimir dos veces la caja Transient. pueden hacerse
decisiones acerca del anlisis que debe desarrollarse. El periodo de la seal aplicada de 10kHz
es de 0.1 ms o 100 ps. La opcin del intervalo de impresin Print Step se refiere al intervalo
de tiempo entre la impresin o graficacin de los resultados del anlisis transitorio. Para el
ejemplo. se selecciona I ps para ofrecer 100 puntos por ciclo. El tiempo final (Final Time) es
el ltimo instante en que se calcular la respuesta de la red. La seleccin es de 500 fls o 0.5 ms
para proporcionar cinco ciclos completos. Se eligi no imprimir el retardo (No-Print Delay)
\ (\ .~.
... \.
,!
"3.2V-
13. av \
,,
'.
\
., ,,
\ , \ :
:'2 .av --
V v \./ \;
0' lOOus 200...,s 40C,,!>
" V(Ql:cl
TlIr.e
El rango del eje y se seleccion automticamente para mostrar con claridad la forma completa de
la onda. Se muestran cinco ciclos completos de la forma de salida de la onda (con 100 puntos
de datos para cada ciclo) dentro del periodo de tiempo seleccionado de cinco periodos completos de
la seal aplicada. El valor entre los picos de la forma de onda es de aproximadamente 13.42 V -
12.81 V =0.61 V, como resultado un valor de pico de cerca de 0.61 V / 2 =0.305 V =305 m V, el
cual se encuentra muy cercano al valor impreso con anterioridad.
Si debe hacerse una comparacin entre los voltajes de entrada y de salida en la misma grfica,
puede utilizarse la opcin aadir eje (Add Y-Axis) Y dentro de la seleccin del men de graficacin
(Plot). Despus de seleccionarse, debe regresarse al comando Trace para utilizar la opcin ADD
(aadir) una vez ms. Esta vez puede procederse con la lista de Alias Names, la cual incluye
V(Vs:+) como una opcin. Tomar esta opcin dar por resultado las formas de ondas de la figura
8.62, la cual incluye una escala para cada forma de onda a la izquierda de la grfica.
Se aadieron los textos en los diagramas al elegir la opcin herramientas (Tools) de la lista
del men seguido por la etiqueta (Label) y texto (Text). Una vez que se selecciona Text,
aparece una caja de dilogo que solicita el texto que aparecer en la grfica. Despus de teclear
.l',\
? \, /\ ..
i\
, .,
1).2V :lV I ----~----~----.,_.
,
,l. ,
I
.. ..
Ve (oC)
-,1 - --.:.---{ "-~
['
,,
lJ JV
..
:2 8V "'
8:11V
..
\/ .Y \~./ ---_.\/
...
"V . \)
,.
V
\
\ :
.. ve
.
".
~ Q V(Ol:c) :::
100\.1s
V(Vs:+:
200",0 3CCus 4001:'; ?OCUS
Vs (contra) y oprimir la opcin OK, aparecer Vs en la pantalla y podr colocarse donde sea
necesario. De la misma manera se colocaron las etiquetas restantes en la grfica. Las lneas se
aadieron al seleccionar otra vez la opcin Tools y luego la opcin lnea (Jine). Aparecer un
lpiz y utilizando la misma tcnica que la que se emplea para las lneas en los trabajos de arte,
pueden aadirse las lneas que se muestran. Se observa la relacin fuera de fase entre las dos
fonuas de onda y el hecho de que Ve se encuentra sobre un nivel de de 13.1 V.
En caso de desear dos grficas por separado, puede seleccionarse la opcin Plot y
seleccionar Add Plot (aadir grfica). Al seleccionarse aparecer otra grfica esperando que se
tome la siguiente seleccin por medio del regreso a la opcin Trace y Add de V(V s:+) a partir
de la lista de Alias. El resultado que se obtiene es el par de grficas de la figura 8.63 que
! .OmV .
,
,,
\. !
SSL:>;:-
-l.O::V -
V (Vs:':
l3.W~ ..
/~\
13 .2V '
\\ \\
/
,1
\\ /\
\j
\
\
\
\ /
/
/
12 av . .~ .. .,
3CO\J~ 40Cu" ~CO\J"
" Y(Q1:c)
13 .<,v:
:\
13 .ov.
:\ i
\ !
\
-. \)
12.8V+"_._ ... V"
,/
\
.\J. .v.
-- '
\ /
O, lOOu~ 200u, 3COu~ 4~Ou~
o V(Ql,c)
Al, (75. OOOu, 13.421) A2, (125. ooo~, ~2. sel7) DlFF (111 , (-50. OOCu, 613.907:1'1
BASIC
El programa BASIC de la figura 8.65 analizar la configuracin de polarizacin mediante
divisor de voltaje de la figura 8.56 con las caractersticas adicionales de que tambin puede
proporcionar una solucin en caso que una porcin del resistor del emisor no presente desvo
y pueda tambin incluir los efectos de una resistencia fuente y de carga. La resistencia del
emisor se ha designado como RE: en caso de no estar en desvo y RE" en caso de tener desvo.
10 REM *****-**********************************************
20 REM PROGRAM 8.1
30 REH ******************** ***.*** *.** ***.*******
40 REM 83T AC ANA1YSIS
50 REM USING re ANO BETA PA,AAMETERS
60 REM * * -*** * * * *
70 REH
100 CLS
110 PRINT ftThis program performs the ac ealeulations"
120 PRINT nfor a 8JT vOltage-divider using the re and beta parameters."
130 PRINT
140 PRINT "Enter the following eireuit data:"
150 PRINT
160 INPUT "RB1=";Rl
170 INPUT "RB2:";R2
190 INPUT "Re-"iRe
190 INPUT "Unbypassed emitter resistance, RE1-dEl
200 INPUT "Bypassed emitter resista~ce, RE2=";E2
210 PRINT
220 INPUT "Beta-"BETA
230 INPUT "Supply voltage, VCC-";CC
240 INPUT "Load resistance, RL=" RL
250 INPUT "Source reslstance, RS-";~S
260 INPUT "Source voltage, VS-"VS
270 PRINT!'PRINT
280 cosue 11200:REM Perfor. ae analysis
290 PRINT "The resulta ol the ae analysis are:"
300 PRIN'I'
310 PRINT "Transistor dynamie resistanee, re-";RE;"ohms"
320 PRtNT
330 IF CC-IE*(RC+El+E2)<=O TREN PRI~ "circuit in saturation." :GOTO 420
340 PRINT "1nput impedance. Ri-~:RI~ohaa"
350 PRINT "Output impedanee, Ro-"iRO;"ohms"
360 PRINT "Voltage-qain(no-load), Aq.";AV
370 PRINT "CUrrent gain, Ai-"iAl
380 PRINT
390 PRINT output voltage(no la.d), Voe"VO"volts
400 PRINT
410 PRINT "Output voltage(under load), VL-"~VL;"volts
42.0 PRINT
430 VM~CC-IE*(BETA/(BETA+1*(RC+El+E2) :REM KaXimum signa1 swinq
440 IF ABSCVLVM THEH PRINT "but maximum undistorted output is"VM;"volts"
450 END
11200 REM ~odule to perform BJT ac analysis using re .odel
11210 RB-Rl.CR2/CRl+P2
11220 RP-RC*(RL{(RC+RL))
11230 BB-R2*CC{(Rl+R2)
11240 IE2(BB-.7)*(BETA+l)/(RB+BETA*(El+E2
11250 REc.026{IE
11260 R3-BETA*CRB+El)
;;2,0 RI=RB*IR3/(RB+83
11280 Ro-ltC
112'0 AI-(RC{(RC+RL*BErA*(RB/(RB+83)
11300 AV--RC/(El+RE)
11310 VI-VS*(RI/(RI+RSll
11320 VO=AV*VI
11330 VL-VO*CRL/CRO+RL
113 4 O RE"l'URN
J[
RON
Thls proqram performs the ac calculations
tor a BJT voltage-divider using the re and beta parameters.
Enter the followin9 circuit data:
RaI-? 56E3
R82-? 8.2E3
RC-'? 6.8E3
Unbypassed emitter resistance, RElc? O
Bypassed emitter resistance, RE2=? l.5E3
Beta=? 90
Supply voltage, VeCe? 22
Load resistance. RL-? IOE3
Source resistance, RS-? 600
Source voltage, VS-? lE-3
El mdulo de las lneas 11210 a 11260 calcularn los parmetros importantes para el
modelo de transistor de la figura 8.66 y llevara a cabo el anlisis requerido. Los pasos
secuenciales del mdulo deben revisarse con cuidado y compararse con los clculos
desarrollados de forma manual (calculadora).
1,
-+-
lb
-+-
"
-- -- --
1,
~ Z,
+
1,
R~ +
+ Re V, RL
-1 -
V, '\ Z, Vi
R, R,
RE,
FIgura 8.66 Red analizada mediante el mdulo que se extiende desde la lnea 11210 a la lnea 11260
del programa BASIC de la figura 8.65.
Una ejecucin del programa con los valores de la figura 8.56 proporcionar los resultados
que aparecen al final de la figura 8.65. En particular, debe observarse la forma en que puede
escribirse el programa BASIC con objeto de proporcionar infonnacin acerca del sistema de
una manera clara, concisa, tabulada. El nivel de R ; R' 11 f3r, ; 1,394.63 n, el cual es diferente
a RI en la versin para DOS de PSpice debido a que RI incluye slo la impedancia de entrada
de la configuracin del transistor (f3re). La ganancia sin carga es de 353.26, la cual se compara
favorablemente con los 334 que se obtuvieron al emplear PSpice. La ganancia de corriente d"
=
4.9 x 10-25 A OA, es debida a la ausencia de una carga para definir la corriente de salida. La
ausencia de una carga tambin da por resultado que A}, = A,~ :->L.
12 \
220 kQ
v,
--
0---::-11--------1
--
1,
Z,
Figura 8.67 Problemas 1,21,
2. Calcular Vce para la red de la figura 8.68 para una ganancia de voltaje de Al' ::: -200.
4.71d2
I \m (----<o v,.
lOY
Problemas 407
Ji:::
8.3 Polarizacin mediante divisor de voltaje
4. Para la red de la figura 8.70:
a) Determinar r,,'
b) Encontrar Z y Z{).
e) Encontrar Al' y A"
d) Repetir los incisos b y e cuando r" = 25 kQ.
, - - - - 1 - - - - - - 0 Va
82
~ ,., kn
39 k!2 kQ
I ~v,
----
I~F Ce
V, o----jl--+---I ft= 100 #= lOO
r" = 50 k,Q f,,= "" kQ
1,
4.7 kn 5.6k
Z,
1.2W 1 kn
5. Calcular Vce para la red de la figura 8.71 si A,. = ~ 160 Y rv == 100 ki2.
6. Para la red de la figura 8.72:
a) Determinar re'
b) Calcular VB y Ve
e) Determinar Z y A\, = V/Vi"
Vcc ==20V
6.8 kn
220kn
Ve
f-----o V o
Ce
V.
Vi o----j ft=180
--
Zi
Ce
56k!2
r o =50k,Q ----~r_-o20V
-- ~~.o.-----I
li
ft=140
r~= IOOkQ
--
polarizacin en emisor
b) Encontrar Z y Zv'
e) Calcular A\, y A '
d) Repetir los incisos b y e cuando r(, ':= 20 kQ. Figura 8.73 Problemas 7, 9.
r---~--<>22 V
5.61&
~ f-----o
20 V
3301& lo V
-
o
li Ce
O---:-:'I---<-----I /l= 80
--
8.2 ka Vi
Ce r,,=40kG.
Z,
1.2 kQ
~= 120
v, o---)I--~--I T,,=OOkQ
0.47 ka
16 V
12V
270 kQ
- 1,
--
V,
V, o----JI-L---I /3= 110 o =40k.O:
T
ro =50kn
-
li
t
f-----o Yo
--
Zi
t lo
(-------<> Yo
-
lo
Z,
5.6kU _
2.7 ka Zo
Zo
-8 V
Problemas 409
J[
* 13. Para la red de la figura 8,78:
a) Calcular lB e le
b) Detenninar re'
c) Detenninar Z y Zo'
d) Encontrar Av y A.
Vcc = 2QV
56 k!l
-
v, 0---1t--+_--I
/,
8.2 kQ
p= 200
T
o
=40kn
+6V -IOV
6.8kQ
-Z;
8V
L
~,
-v
/,
3.9kQ
3.HU
220kU
-
v, o-------}'I--~---I
p= 120
...
r =40kO
Q
* 17. Dados re = 10 Q. !3=200,A\.= -160 y Al = 19 para la red de la figura 8.82, determinar R c' RrY Vcc
V o---JI--~--I
P=200
r(J=80kO
39 kn 22 kn
,.-'VV\r-,........'\N\t--+---l~ v,
IO~F
I ~F
--
-I
V o--}I--~------l
Z,
-
Z
1 ~F
Problemas 411
][
8.9 Circuito equivalente hbrido aproximado
20. a) Dados f3 = 120, re = 4.5 n y ro =40 n, trazar el circuito hbrido equivalente aproximado.
b) Dados he = 1 k.o, h re =2 x 10--4, hfe = 90 Y hoe = 20 ps, trazar el modelo re
21. Para la red del problema 1:
a) Detenninar re.
b) Encontrar hfe y h ie .
e) Encontrar Z y lo utilizando los parmetros hbridos.
d) Calcular Av y A con los parmetros hbridos.
e) Detenninar Z y Zo cuando hoe = 50 pS.
f) Determinar Av y A cuando hoe = 50 J1S.
g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones estn
disponibles en el apndice E en caso de no haberse llevado a cabo el problema 1.)
22. Para la red de la figura 8.84:
a) Detenninar Zj y Zo'
b) Calcular Av y Aj.
e) Detenninar re y comparar f3r e con h ie .
l8Y
2.2kO
68 kll
tI,
I oVo
-
1;
5 1F
V; o ) hf~ =180
5~F Z, =
hit 2.75 kO
h~=2515
--
Z;
l2kO
1.2kll IO~F
hJ> =-0.992
h. = 9.45 O
-
h" = 1 p.AN
li
o
IO'~F
)' 1/, '1 o
+
+ \. ,
>
--
>1.2 kll 2.7 kll
V,
Z; ... ~4Y -"p- 12 Y - Z,
v,
2.2 kU
470kU
~ lo
+-----n(---<>o Vo
5 ~F
- Zo
hfe := 140
h ie := 0.86 ka
h := 1.5 x lQ-4
h;::= 25 fJS
-
Z,
Vi
l.2 kQ 1 lO IlF
.,.
hib = 9.45 a
hJ> =0.997
hob = 0.5 pA!V
k m = 1 x lQ-4
ld1 '
+"v'~F+
0.6 11 -
\.
~lo
1
'(
5 '~F +
o
V,
-
Z
V,
-;
I.2kU
r=- 4 v ~
2.2 kU
~ 14V
- Zo
Vo
Problemas 413
J[
Vcc = 14 V
vo (V)
v(rnV) Re 2.2 kQ
R, 150kn
10 IlF
O
( 01'" O
10 ~F C,
VB =6.22 V
P=70
C, +
VBE =0.7V
R, O )"'
+ R, 39kn
RE l.5kn 10 ~F
V, '\,
Anlisis a pequea
seal del FET
9.1 INTRODUCCIN
Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia
de voltaje aunada a la caracterstica de una alta impedancia de entrada. Adems, se trata de
configuraciones de bajo consumo de potencia con un buen rango de frecuencia y tamao y peso
mnimos. Los dispositivos IFET y el MOSFET de decremento pueden utilizarse para disear
amplificadores que tengan ganancias similares de voltaje. Sin embargo, el circuito con MOSFET
decrementaI tiene una impedancia de entrada mucho mayor que una configuracin JFET similar.
Mientras que un dispositivo BJT controla una gran comente de salida (colector) por
medio de una corriente de entrada (base) relativamente pequea. el dispositivo FET controla
una corriente de salida (drenaje) mediante un pequeo voltaje de entrada (voltaje en la com-
puerta). Por tanto, el BJT generalmente es un dispositivo controlado por corriente y el FET
un dispositivo controlado por voltaje, pero en ambos casos se observa que la corriente de
salida es la variable controlada. Debido a la caracterstica de gran impedancia de entrada de los
FET, el modelo equivalente de ae es ms sencillo que el utilizado por los BIT. As que
mientras el BJT tuvo un factor de amplificacin f3 (beta), el FET tiene un factor de
transconductancia, gm'
El FET puede utilizarse como un amplificador lineal o como un dispositivo digital en los
circuitos lgicos. De hecho, el MOSFET incremental es muy popular en los circuitos digitales.
especialmente en los circuitos CMOS que requieren un consumo muy bajo de potencia. Los
dispositivos FET tambin se utilizan en las aplicaciones de alta frecuencia y en las aplicacio-
nes de acoplamiento (interfases). La tabla 9. L localizada al final del captulo, muestra un
resumen de los circuitos FET a pequea seal y sus frmulas asociadas.
Aunque la configuracin de fuente comn es la ms popular al proporcionar una seal inver-
tida y amplificada, tambin existen circuitos de drenaje comn (fuente-seguidor) que proporcio-
nan ganancia unitaria sn inversin, as como circuitos de compuerta comn que proporcionan
ganancia sin inversin. Al igual que con los amplificadores BJT, las caractersticas importantes
del circuito que se describen en este captulo ncluyen la ganancia de voltaje, la impedancia de
entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la corriente
de entrada por 10 general se asume de OflA Y la ganancia de corriente es una cantidad indefinida.
Mientras que la ganancia de voltaje de un amplificador FET es casi siempre menor que la obteni-
da al utilizar un amplificador BIT, el amplificador FET proporciona una impedancia de entrada
mucho mayor que la de la configuracin de un BIT. Los valores de la impedancia de salida son
comparables tanto para los circuitos BIT como para los FET.
Las redes de amplificadores FET tambin pueden analizarse mediante el empleo de pro-
gramas de computadora. Al utilizar PSpice puede llevarse a cabo un anlisis en de para obtener
las condiciones de polarizacin del circuito y un anlisis en ac para calcular la ganancia de
voltaje a pequea seal. Al utilizar los modelos de transistores de PSpice se puede analizar el
415
circuito empleando los modelos especficos de transistores. Por otro lado, es posible desarro-
llar un programa utilizando un lenguaje como el BASIC que puede realizar tanto el anlisis de
de como el de ac y proporcionar los resultados en un formato muy especial.
(9.1)
El prefijo trans (o tras) que se aplica a gm en la terminologa indica que se establece una
relacin entre las cantidades de salida y de entrada. Se seleccion la palabra raz conductancia
debido a que gm se determina por la relacin del voltaje a la corriente, similar a la relacin que
define la conductancia de un resistor G = II R = l/V.
Al despejar gm en la ecuacin (9.1) se tiene:
(9.2)
Determinacin grfica de gm
Si ahora se examinan las caractersticas de transferencia de la figura 9.1, se encuentra que gm
es en realidad la pendiente de las caractersticas en el punto de operacin. Esto es,
/',.y
=-= (9.3)
/',.x
MD
g", ;:; - - (= PeTldiente en el punto Q)
VGS
Determinar la magnitud de gm para un JFET con IDSS = 8 mA y V p ::: -4 V en los siguientes EJEMPL09_J
puntos de polarizacin.
a) VGS ~ -0.5 Y.
b) VGS~-1.5 V.
e) VGS ~ -2.5 Y.
Solucin
Las caractersticas de transferencia se generaron como en la figura 9.2 al utilizar el procedi-
miento definido en el captulo 6. Cada punto de operacin se identifica posterionnente y se
dibuja una lnea tangente a travs de cada punto para reflejar mejor la pendiente de la curva de
transferencia en esta regin, Luego se selecciona un incremento adecuado para VGS para refle-
jar una variacin a cualquier lado de cada punto Q. Entonces se aplica la ecuacin (9.2) para
detenninar gm'
!1/D 2.1 mA
a) o ~--
- ~ 3_5mS
m
!1VGS 0.6V
~ 1.8 mA
bl o
m
!1/o
- =2_57 mS
!1VGS 0.7V
!1/D 1.5 mA
el gm ~-- ~ L5mS ~
!1VGS 1.0 V
Puede observarse la disminucin en gm cuando Ves se aproxima a V po
g", en-O.5 V
(, VGS)' ______
I D =8mA\- -4V
-4 -1 Vos (V)
V,
o Figura 9.2 Clculo de gm en diferentes
puntos de polarizacin.
Definicin matemtica de gm
El procedimiento grfco descrto est limitado por la exactitud de la grfica de transfe~
rencia y el cuidado con que pueden determinarse los cambios en cada cantidad, pero en-
tonces puede tornarse un problema engorroso. Un mtodo alternativo para calcular gm
d
gm MD 1
t.VGS PLQ =
dID 1
dV GS pLQ
=
dV GS
lDSS (1 VGS )2]
Vp
= I Dss _d_
dVGS
0 _ VGS )
Vp
2
= 2lDSS ~ - VGsJ_d
Vp dVGS
0_ VGs )
Vp
y (9.4)
donde I Vp 1 denota la magnitud, slo con objeto de asegurar un valor positivo de gm.
Ya se mencion que la pendiente de la curva de transferencia es un mximo cuando Ves =
O V. Sustituyendo VGS = O V en la ecuacin (9.4) se obtiene la siguiente ecuacin del valor
mximo de gm para un JFET, en el cual se han especificado 1DSS y Vp.
gm =
2IDss
Ivpl ~ ~J-
2IDss
y gmo = (9.5)
IVpl
donde el subndice O que se aadi recuerda que se trata del valor de gm cuando VGS = O V.
Entonces la ecuacin (9.4) se convierte en
(9.6)
EJEMPLO 9.2 Para el JFET que tiene las caractersticas de transferencia del ejemplo 9.1,
a) Encontrar el valor mximo de gmo
b) Encontrar el valor de gm en cada punto de operacin del ejemplo 9.1 utilizando la ecuacin
(9.6) y comparar con los resultados grficos.
Solucin
2(8mA)
a) gmO ;:: = = 4mS (mximo valor posible de gm)
4V
b) Cuando V GS = -D.5 V,
= 4mS ~
5V
gm = gmo [1 - VGS ] _ -D. l = 3.5mS (contra 3.5 mS de la
Vp -4 V J solucin grfica)
gm = gmo [1 - :GS] 4 [1
p
= mS -
-1.5 V]
-4V = 2.5mS (contra 2.57 mS de la
solucin grfica)
Cuando V GS = -2.5 V.
g
m
= g
mO
[1 - J VGS
V
p
= 4 mS 1 -
[
-2.5 V]
-4V = 1.5 mS (contra 1.5 mS de la
solucin grfica)
Los resultados del ejemplo 9.2 de hecho son 10 sufIcientemente cercanos como para vali-
dar la ecuacin (9.4) a (9.6). para usos en el futuro cuando se requiera gm'
En las hojas de especificaciones, gm se proporciona como Yjs donde la y indica que es parte
de un circuto equivalente de admiranda. La! significa que es un parmetro de transferencia
directa (jomar) y la s revela que est conectada con la tenninal de la fuente (source).
En fanna de ecuacin,
(9.7)
Para el JFET de la figura 5.18, Yj' est en el rango desde 1000 a 5000 IlS o de 1 a 5 mS.
Debido a que el factor (1 - ;;) de la ecuacin (9.6) es menor que 1 para cualquier valor
cin
V
:5 p
se incrementa en magnitud. Cuando VGS = Vp ' gm =gmO(J - J) =O. La ecuacin (9.6)
define una lnea recta con un valor mnimo de O y un valor mximo de gm como se muestra en
la grfica de la figura 9.3.
v, o V GS(V)
FIgUra 9.3 Grfica de gm en funcin de Vcs.
La figura 9.3 tambin indica que cuando VGS es igual a la mitad del valor de estrechamiento,
gm tendr nicamente la mitad del valor mximo.
Graficar gm en funcin de V GS para el JFET de los ejemplos 9.1 y 9.2. EJEMPLO 9.3
Solucin
Obsrvese la figura 9.4.
~-----> 2mS
Impacto de ID sobre gm
Puede derivarse una relacin matemtica entre gm y la corriente de polarizacin ID al observar
que la ecuacin de Shock1ey puede escribirse de la siguiente manera:
(9.8)
(9.9)
Al utilizar la ecuacin (9.9) para determinar gm para algunos valores especficos de ID' los
resultados son
a) Si ID =IDSS'
gm = gmiJ ~
- - = gmo
I DSS
b) SilD = IDSP'
gm = grnO ~ -
IDS!2
- = O.707gmO
IDSS
c) Si ID = IDS!4,
~-IDS-!4- -
_ grnO
- - = O.5gmo
gm = gm
IDSS 2
EJEMPLO 9.4 Graficar gm en funcin de ID para el JFET de los ejemplos 9.1 a 9.3.
Solucin
Ver figura 9.5.
Figura 9.5 Grfica de gm en funcin de JDpara un JFET con IDSS =8 mAy Ves =-4 V.
Las grficas de los ejemplos 9.3 y 9.4 revelan con claridad que los valores ms altos de gm
se obtienen cuando Ves se aproxima a O V e ID a su valor mximo de 1DSS'
Z(FET) = ~ Q (9.10)
As como para un JFET un valor prctico de lO' Q (1000 MQ) es un valor caracterstico,
un valor entre 10 12 y 10 15 Q es tpico de los MOSFET.
1
Zo(FET) = rd =- (9.11)
Yo,
Con base en la figura 9.6 puede definirse la impedancia de salida como la pendiente de la
curva horizontal caracterstica en el punto de operacin. Mientras ms horizontal sea la curva,
mayor ser la impedancia de salida. Cuando la curva es perfectamente horizontal, se tendr la
situacin ideal pues ser la impedancia de salida (un circuito abierto) infinita; esta es una
aproximacin que se utiliza a menudo.
En forma de ecuacin,
(9.12)
Punto Q /
v
-2V
o ~M
Obsrvese que al aplicar la ecuacin (9.12) el voltaje VGS pennanece constante cuando se
calcula rd. Esto se logra dibujando una lnea recta aproximada a la lnea VGS en el punto de
operacin. Luego se selecciona un ~VDS o ~ID y se mide la otra cantidad para utilizarse en la
ecuacin.
EjEMPLO 9.5 Determinar la impedancia de salida para el FET de la figura 9.7 para VGS = O V Y VGS = -2 V
cuando Vos = 8 V. .
2
Vos=~3 V
I vos=-4V
o 2 3 4 5 6 7 8 9 10 11 12 13 14 VDS (V)
Figura 9.7 Caractersticas del drenaje de uso para calcular rd en el ejemplo 9.5.
Solucin
Para VGS = O V se dibuja una lnea tangente y se selecciona d Vos como de 5 V Y as se obtiene
un dIo de 0.2 mA. Sustituyendo en la ecuacin (9.12).
~~S Ivc,=ov =
5
rd = 0.2 mA = 2S kQ
Para VGS = -2 V se dibuja una lnea tangente y se selecciona d Vos como de 8 V Yas se obtiene
un dIo de 0.1 mA. Sustituyendo en la ecuacin (9.12).
lo cual muestra que rd s cambia entre una regin de operacin y la otra, y que comnmente se
presentan los valores ms pequeos en los niveles bajos de Ves (ms cercanos a O V).
G o>---~o ,---t-----'O D
+
v"
Dados YI' = 3.8 mS e YM = 20 )1S, dibujar el modelo en ac del FET. EJEMPLO 9.6
Solucin
gm = y, = 3.8mS y = - - =50kQ
20 )1S
G 0 _ _ _0
r------~r-----O D
+
so------=+-------------~s
Figura 9.9 Modelo para equivalente de ac del FET para el ejemplo 9.6.
RG S -+-
z,
-+
Z
I+VGG
.,.. .,.. Figura 9.10 Configuracin JFET con polarizacin fija .
Una vez calculados los niveles de gm y rd a partir del arreglo de polarizacin de la hoja de
especificaciones. o de las caractersticas, el modelo equivalente en ac puede sustituirse entre
las terminales adecuadas como se muestra en la figura 9.11. Ambos capacitares tienen el equi-
valente de corto circuito porque la reactancia Xc = 1/(21ifC) es pequea comparada con los
otros niveles de impedancia de la red, y las bateras V GG Y V DD se hacen cero volts mediante un
corto circuito equivalente.
-+ RD -+-
z, Z,
Batera VDD reemplazada
Batera V GG ~
reemplazada mediante S --- mediante un corto
un corto circuito circuito
FIgUra 9.11 Sustitucin del circuito equivalente del JFET en la red de la figura 9.10.
Luego se redibuja con cuidado la red de la figura 9.11 como se muestra en la figura 9.12.
Se observa la polaridad definida mediante Vg,' la cual define la direccin de gm Vg,' Cuando Vg,
es negativo, la direccin de la fuente de corriente se invierte. La seal aplicada se representa
mediante V, y la seal de salida a travs de RD se representa mediante VD.
Z,: La figura 9.12 revela con claridad que
(9.13)
~ ~R0 1 -+-
V '., Z,
V gm~~_' RD l.
~
1 - s I
Z:o
Al hacer V.I ~ O V como se requiere debido a la definicin de ZU V. . se har O V ~
Z, "RD I
,}?:\OR D
(9.15)
;------.----..----oD
v~ = -gm Vgird 11 R D)
pero v." ~ V,
y Vo ~ -gm VCrJ RD )
Av = (9.16)
Vi
Relacin de la fase: El signo negativo en la ecuacin obtenida para Av revela con clari-
dad un cambio de fase de 180' entre los voltajes de entrada y de salida.
a) Detenninar gm'
b) Encontrar r d'
e) Determinar Z,
d) Calcular Zo'
e) Determinar la ganancia de voltaje Al"
f) Determinar Av ignorando los efectos de r d'
20 V
2k
C,
D
~
I vss = 10 mA
~ vp = -8 V
v,
-T
Z,
lMn
2V
S +-
z,
v,
Solucin
b) rd - = - - = 25kQ
Yos 4O.uS
e) Z, RG = 1 MQ
d) Zo = R D11 rd = 2 kQ 1125 kQ = 1.85 kQ
e) A, = -gm(R D 11 rd ) = -(1.88 mS)(1.85 kQ)
= -3.48
f) A, = -gmRD = -(1.88 mS)(2 kQ) = -3.76
Como se demostr en el inciso (f). se obtuvo una relacin de 25 kQ: 2 kQ = 12.5 : 1 entre
rd y R D en una diferencia del 8% en la solucin.
Rs con desvo
La configuracin de polarizacin fija tiene la desventaja de necesitar dos fuentes de voltaje de. La
configuracin de autopolarizacin de la figura 9.15 requiere slo de una fuente para establecer
el punto de operacin deseado.
Ro
C,
D
e ( oVo
G
-
V, o-------)
S
----.. Re
Z,
r...
Z, Rs cs
s
____ R s en desvo
mediante Xc,
Figura 9.16 Red de la figura 9.15 despus de la sustitucin del circuito equivalente de ac para el JFET.
G D
+
v, --
Z, Re
+
V
"
1 g",Vg 'd
+
- S
Debido a que la configuracin que se obtiene es la misma que aparece en la figura 9 .12, las
ecuaciones resultantes para Zi' 20 y Ar sern las mismas.
Z:
(9.18)
Zo =RD I
rd ?10R D
(9.20)
A'
"
(9.21)
Relacin de la fase: El signo negativo en las soluciones para A)' de nuevo indica un
cambio de fase de 18('" ,ntre V., y V.o .
Rs sin desvo
Si se elimina es de la figura 9.15, la resistencia Rs ser parte del circuito equivalente de ac,
como se aprecia en la figura 9.18. En este caso.no existe una manera obvia de reducir lared con
objeto de bajar su nivel de complejidad. Al determinar los niveles de Z" Zo y A" es necesario
.ser muy cuidadoso con la notacin, las polaridades y la direccin definidas.
v,
-+
z,
RG
G
+
V"
ls
gm Vg3
D
~r
'd
-,
ID '
RD
-- 1"
Z"
v"
+
R,
l
F'"!gura 9.18 Configuracin JFET con autopolarizacin incluyendo los efectos de Rs'
(9.23)
Z v I
=_0
o lo vJ=o
Al hacer Vi = OV en la figura 9.18 se obtiene el circuito que se muestra en la figura 9.19, debido
a que la terminal de la compuerta y la tierra estarn con el mismo potencial. En otras palabras,
establecer el voltaje a travs de Re igual a O V es como "cortar" los efectos de Re'
+
ID
D
t
RD
-- le
Z,
-+
V,
R,
J
Vgs
V o = -IDRD
con ~:;s:;;; -IDR[/~
---.!:l... = _V"-u_+_"-,,~~,-, =
V
y l' =
rd
V -lnRO
y Z = " =
"
~
lo Ro + RsJ
-ID + gmRs +
rd
RD
de manera que Za = (9.24)
Ro + Rs
1 + gmRs +
rd
(9.25)
A,: Para la red de la figura 9.18, la aplicacin de la ley de voltaje de Kirchhoff sobre el
circuito de entrada tendr como consecuencia:
V-V-VR=O
1 gs 5
o Vp . ;::: Vi - IDRs
vo - V R,
v() - V
gm Vgs + Rs
rd
de modo que
gm V
o ID =
RD + Rs
I + 8mRs +
rd
V gmRo
y A, =- o = - (9.26)
V; Ro + Rs
I + gmRs +
rd
(9.27)
Relacin de la fase: El signo negativo en la ecuacin (9.26) indica que existir un cam-
bio de fase de 180' entre V; y V"
EJEMPLO 9.8 La configuracin de autopolarizacin del ejemplo 6.2 tiene un punto de operacin definido
mediante V GS = -2.6 V e ID = 2.6 mAcon I DSS = 8 mA y V p =-6 V. La red se redibuja segn
la figura 9.20 con una seal ~plicada de V;. El valor de Yo, est dado como 20 J.S.
Q
al Determinar gm.
b) Encontrar r d.
e) Encontrar 2;-
d) Calcular 20 con y sin los efectos de rd . Comparar los resultados.
e) Calcular A, con y sin los efectos de r d . Comparar los resultados.
3.3 kil
c,
c. ----If-----o '.
V. o------} 1-----.----+1 I DSS = lOmA
---+-
z, 1M" 1 k!l
Vp ==-6V
--
Z"
Solucin
= 2.67 mS (1 -
(-2.6 V)) = 1.51 mS
(-6 V)
b) rd =-=--=50kQ
Ym 20l1S
e) Z = Re = 1 MQ
d) Con ri
Ro 3.3kQ
Zo - =
Ro + Rs 3.3 kQ + 1 kQ
1 + gmRs + + (1.51 mS)(l kQ) +
rd 50kQ
3.3 kQ 3.3 kQ
=------ = = 1.27kQ
1 + 1.51 + 0.086 2.596
3.3kQ
=
1 + gmRs 1 + 1.51 2.51
= 1la1 kQ -:: . '2, -;:"'--
Si se revisa la condicin r d ;;' IO(RD + Rs) se encontrar que ya est satisfecha. Esto es,
50 kQ ;;, 10(3.3 kQ + 1 kQ) Y 50 kQ ;;, 43 kQ se satisface, indicando que rd tendr el
mnimo impacto sobreZo . Los resultados indican que as es. Tambin se observa que Zo no
es igual a RD la cual es una suposicin que a menudo se aplica de manera incorrecta. En
este caso, el nivel correcto es menor que la mitad del valor definido solamente por RD.
= -1.92
Como antes, el efecto de rd fue mnimo debido a que la condicin rd ;:' l(RD + Rs) se
cumpli.
La ganancia tpica de un amplificador JFET es menor que la que normalmente se encuen-
tra para los BJT de configuraciones similares. Sin embargo. debe tenerse en cuenta que Z es
varias veces mayor que la Z tpica de un BJT. lo cual tendr un efecto muy positivo sobre la
ganancIa total de un sistema.
RD
/1, C,
0\.;,
--
e, D
r
G
z"
\
'\, -+
z,
...
I figura 9.21
de voltaje.
Configuracin JFET mediante divisor
T
I t
~ R, fR"
- f 1~ -
D
-
G
V e
.;- I o
+
V,
+
~ z, Z,
Z R,
V
~,'
R, R, VgJ
t g",Vft" "
...
,
.L -
-=-
I
..L
-=-
z"
- ~ -l- ...
Figura 9.22 Red de la figura 9.21 bajo condiciones de ac. Figura 9.23 Redibujo de la red de la figura 9.22.
(9.29)
Para rd ~ lORD'
(9.30)
,
A:
\/gs : : ; v.
1
-o V (rd
On gs
11 RD )
de modo que ~
V1-':,\
y (9.31 )
(9.32)
Se ~bser.;a que \a's eCUaciones para Zo 'f Al - s~n \as mismas que \as obtenlas para \as
configuraciones de polarizacin fija y autopolarizacin (con Rs en desvo). La nica diferencia
es la ecuacin para 2 1 que ahora es sensible a la combinacin en paralelo de R 1 Y R::!..
e
Vi o----}I--~--=G-+I
--
z
- z"
.".
figura 9.24 Configuracin JFET fuente-seguidor.
v
" S
-- I
Zo
+
-- rd
1
Rs Vo
Zo
-4:- ...
Figura 9.25 Red de la figura 9.24 despus de la sustitucin Figura 9.26 Redibujo de la red de la fgura 9.25.
del modelo equivalente de ac para el JFET.
Zi: La figura 9.26 indica con claridad que Zi est definida por
(9.33)
-1
s
>
----
1"
~
+
El resultado es Io~V
o
[_I_+_I_J_gVR m g'
rd S
la cual tiene el mismo fonnato que la resistencia total de las tres resistencias en paralelo. Por tanto.
(9.34)
(9.35)
y al aplicar la ley de voltaje de Kirchhoff alrededor del permetro de la red de la figura 9.26 se
obtiene
v, ~ Vgs + Vo
y Vgs ~ v, - vo
de manera que Vo ~ gm(V; - Val(r)1 Rs)
o Vo ~
gm v;Cr)1 Rs) - gm Vo(r)1 Rs)
y Voll + gm(r)1 Rs)] = gm Vir) 1Rs)
V gm(rd 11 Rs)
de modo que A = _o = (9.36)
, V, 1 + gm(rd 11 Rs)
(9.37)
' -_ _ _ _ _ _ _ _ _ _..J rJ"2
lOR s
Debido a que el denominador de la ecuacin (9.36) es mayor que el numerador por un factor de
uno, la ganancia nunca puede ser igualo mayor a uno (como se encontr en la red BJT emisor-
seguidor). '
Relacin de la fase: Debido a que A, de la ecuacin (9.36) es una cantidad positiva, V,
y Vj se encuentran en fase para la configuracin JFET emisor-seguidor.
+
V; ' \ , --
z; Mil
--11-(--~
0.05 ~F
L-_ _ _~-----+.-----~o
Figura 9.28 Red para el anlisis del ejemplo 9.9.
~
(-2.86 V) ) ~
8 mS l - - 2.28mS
(-4 V)
= 40kQ
25 f.1S
e) Z = Re = 1 MQ
d) Con r d :
= 40 kQ 112.2 kQ 11112.28 mS
= 40 kQ 112.2 kQ 11438.6 Q
= 362.52 Q
v, -- -
z,
s
--It-------o--,
R, G
D
Ro - ~
Z,
v,
--I:
Vi -z,
Rs ~~,\
gmVg,
- - Z'(,
RD
('
Z,
~':,
z~
+G
~------~------~r---------~----~
Z,: El resistor Rs est directamente a travs de las terminales que definen a ZO Por tanto,
se encuentra la impedancia Z~ de la figura 9.29, la cual simplemente estar en paralelo con Rs
cuando se defina Zi'
La red de inters se redibuja como la figura 9.31. El voltaje V' Y". Al aplicar la ley de =-
voltaje de Kirchhoff alrededor del permetro se salida de la red se obtiene
V' - V - VR = O
" D
--
rd RD
r
r r
--"'1
+
V,
-- z',
V;
gm~~ ~
;::) +
r" VrJ
o I' ;;
de modo que
V'
y ,
2',= (9.38)
I'
, V'
o Z.= - =
, I'
y (9.40)
Zo: Sustituyendo Vi = O V en la figura 9.30 har corto circuito en los efectos de Rs y har
Vg, a O V. El resultado es que gm Vg, = O Y que rd estar en paralelo con R D . Por tanto,
(9.41)
(9.42)
V-V
o ,
y
l,; + ID + gmVgs = O
y 1
D -
- Ir- g V
m gs
d
V,R D VoRD
= - - - - - + gm
rd rd
~
V,
+ :;]
Para rd 2': lORD' el factor RO/rd de la ecuacin (9.43) se puede eliminar como una buena aproxi-
macin y
(9,44)
Aunque la red de la figura 9.32 puede en principio no parecer de la variedad de compuerta EJEMPLO 9.10
comn, un examen cercano indicar que posee todas las caractersticas de la figura 9.29. Si
VGsQ = -2.2 V e IDQ = 2.03 mA,
a) Determinar gm'
b) Hallar r d'
e) Calcular Z con y sin rd" Comparar los resultados.
d) Encontrar 20 con y sin rd\:omparar los resultados. +12 V
e) Determinar Vo con y sin r d " Comparar los resultados.
3.6 kQ
10 .uF
f---ov"
1D55 = 10 mA
V p .=-4 V
Yos=50j.lS
1.1 kQ
Solucin
2(10 mAl
a) = 5 mS
4V
~
(-2.2 V)
5 mS 1 - = 2.25mS
(-4 V)
b) rd =-=--=20k2
Yo. 50,uS
cl Con rd :
z;=RsII[rd+RDJ=l.lkQII[ 201d1+3.6kQ ]
1 + gmrd 1 + (2.25 mS)(20 kQ)
1.1 kQ 110.51 kQ = 0.35 kQ
Aunque la condicin
Una vez ms la condicin Yd ;::: lORD no est satisfecha, pero ambos resultados estn razona-
blemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo.
e) Con r d :
3.6kQ]
[ (2.25 mS)(3.6 kQ) + - -
20kQ
8.1 + 0.18
7.02
1 + 0.18
El ejemplo 9.10 demuestra que aunque no se satisfizo la condicin r d ~ 10RDo los resulta-
dos para los parmetros dados no fueron significativamente diferentes utilizando las ecuaciones
exactas y aproximadas. De hecho. en la mayora de los casos se pueden emplear las ecuacio-
nes aproximadas para tener una idea razonable de los niveles particulares con poco de esfuerzo.
vF-'
---W f 3 rn Vg., 'd
S
Se S
Figura 9.33 Modelo equivalente de ac para el DMOSFET.
La red de la figura
.....
9.34 se analiz en el ejemplb 6.7 y se obtuvo Ves () = 1.5 V e ID (! = 7.6 mA. EJEMPLO 9.11
a) Determinar gm y compararla con gmO ~
b) Encontrar r d"
e) Dibujar la red equivalente de ae para la figura 9.34.
d) Encontrar Zj' lB y
e) Calcular Zo.
f) Encontrar Al'
1.8kO
IIOMO
- e, IDSS=6mA
-
Vp =-3V
-
v, o-~~--t----' Y"". = lO.lIS
z,
z,.
!O ).10 1500
Solucin
2(6 mAl
a) gm = 4mS
3V
~
(+1.5 V))
= 4 ruS 1 - 4 mSO + 0.5) = 6 mS
(-3 V)
1
b) rd = - = - - = 100kQ
)'0.1' 10 !,S
e) Obsrvese la figura 9.35. Se observan las similitudes con la red de la figura 9.23. Por
tanto. se pueden aplicar las ecuaciones (9.28) a la (9.32).
-
D
+
V,
-
-
z
: 10 \10
<
: IIOMD
+
vgs
J
I
~ 6 X 10- 3 Vg, ~ lOOkD
<
1.8kO
Z,.
+
v,.
-
-- s S
G D
0---0
+
v" ~ gmvK.'
S
"MOS
gm =f.,j, 1. rd = 1-1- 1
}o.1 I
En el anlisis de los JFET se deriv una ecuacin paragm a partir de la ecuacin de Shockley.
Para los EMOSFET la relacin entre la corriente de salida y el voltaje controlador est defini-
do mediante
puede tomarse la derivada de la ecuacin de transferencia para determinar gl1l como un punto
de operacin. Esto es,
d
= k--(V -
dV es
es
= 2k(lies -
y (9.45)
Voo
Ro
RF
C2
(--oVo
...J
D
- Zo
-
Z
G
t .".
v"
----
r)IRo
y V" ~ V,
de manera que
\1"
o 1i - gil! Vi ;:: _.c"-_
r)iRa
Por tanto. Vo == (r)IRD)(l -gnY)
(9.47)
(9.48)
r,
Zo=r)lR D
(9.49)
Va
Ji = g m Vg.I , + _cc-"C-
rdllRD
V-V
, o
pero v g.1
= V.1 el,. =
v, - Vo
por tanto,
de modo que
de manera que
(9.50)
(9.51 )
Relacin de la fase: El signo negativo de Al' ndica que tanto Vo como Vi se localizan
fuera de fase por 180 0
El EMOSFET de la figura 9.40 se analizar en el ejemplo 6.11 con el resultado k ~ 0.24 x 10-3 EJEMPLO 9.12
AN'. VGSe ~6.4 VeI DQ =2.75mA.
a) Detenninar gm'
b) Encontrar rd .
e) Calcular Z con y sin rd' Comparar los resultados.
d) Encontrar Z() con y sn rd . Comparar los. resultados.
e) Encontrar Av con y sn rd . Comparar los resultados.
12V
2kfl
IOMfl
1D(c~~c~d,do) = 6 mA
V GS(C11Ccndlllo) "" 8 V
\/Gs(Th =3 V
Yu" :; 20 f.lS
Solucin
a) gm ~ 2k(VCSQ - VCS(Th,) ~ 2(0.24 x 10-3 AN')(6.4 V - 3 V)
= 1.63 mS
b) rd ~ - ~ -- = SOkQ
Yo, 20l1S
e) Con r d :
RF + rdllRD 10 MQ + 50 kQI12 kQ
=--------;---
1 +gm(r)IRD ) 1 + (1.63 mS)(50 kD 112 kD)
10 MQ + 1.92 kQ
= - - - - - - - == 2.42 Mil
1 + 3.13
A, = -g",(R F 1I r d 1 R D )
= -(1.63 mS)(lO MQ 1150 kQ 112 kQ)
= -(l.63 mS)(l.92 kQ)
= -3.21
R,
--
VI e , G ,
, :) \1;,
+
.-
t," ~
Z,
1
I Z
~Rl
"
R, V,-'
~ " Vg'
m
R"
1
-!
Figura 9.41 Configuracin EMOSFET ? ... ..!J
... ? ...
-'-
con divisor de voltaje. Figura 9.42 Red equivalente de ac para la configuracin de la figura 9.41.
Z, = RIIR, (9.52)
Z
"
Z = r)lR D (9.53)
"
Para r d ~ lORD'
Z():;::;R D
I
rJ?: lORD
(9.54)
,.
A:
V
A, = -'-' = -gm(rD 11 RD) (9.55)
V,
Y si rd ? 1OR D'
Vo
A,. = - -gmRD (9.56)
V,
EJEMPLO 9.13 Disee la red de polarizacin fija de la figura 9.43 para tener una ganancia ac de 10. Esto es,
calcule el valor de RD .
t------<> v,
e, lnss = 10 mA
v, 0---11--.....---.. V p =-4 V
Yo, = 20 ..tS
0.1 ~F
Re
lOMO.
Figura 9.43 Circuito para la ganancia
de voltaje deseada en el ejemplo 9.13.
Solucin
Debido a que VesQ ;;;: O V, el nivel qe gm es de gmO. Por tanto la ganancia se encuentra determi-
nada mediante
rd = - - = - - - - - = SOkQ
Y",20xlO-6S
Sustituyendo, se encuentra
El valor estndar ms cercano es de 2 kO (apndice E), el cual se utilizara para este diseo.
El nivel obtenido de VDS se determinar ms adelante de la siguente forma:
o
VDSQ ~ VDD - IDQRD = 30 V - (ID mA)(2 kO) ~ 10 V
2 = RG = lOMO
20 = R D 11 rd ~ 2 kQ 1150 kQ = 1.92 kO '" RD = 2 kQ.
V DD
+20 Y
Ro
C,
v"
0.1 ~F
el OY
v, o---}I--~----l~ RL
0.1 ~F ] ; lOMO
:
...
Figura 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14.
Solucin
El punto de operacin se encuentra definido mediante
1 1
Ves ; - Vp ; - (-4 V) ; -1 V
J IJ 4 4
La determinacin de gm'
gm o
OmO 0- V
esQ
Vp
)
(,
; 5 mS ~ - (-4 V)
(-1 V)) ; 3.75 mS
1 A, 1 ; gm(R D 11 rd )
Al sustituir los valores conocidos se obtiene
8
de manera que - - - ; 2.13kQ
3.75 mS
El nivel de rd est definido por
- - - ; 50kQ
20 )lS
y
Con el resultado de
EJEMPLO 9.15 Detenninar RD YRs para la red de la figura 9.44 para establecer una ganancia de 8 en el caso de
que se elimine el capactor de desvo Cs'
Solucin
Tanto VesQ como IDQ an son -1 V Y 5.625 mA. y debido a que la ecuacin Ves; -laRs no ha
cambiado. R s contina siendo el valor estndar de 180 Q que se obtuvo en el ejemplo 9.14.
La ganancia de la configuracin de autopolarizacin sin desvo es
Por el momento se asume que rd ? 1O(R D + Rsl. El empleo de la ecuacin completa paraA.,
en esta fase del diseo slo complicara el proceso de forma innecesaria.
Al sustituir (por la magnitud especificada de 8 para la ganancia),
Isi ;
-(3.75 mS)R D ; (3.75 mS)R D
i 1 + (3.75 mS)(lSO Q) I 1 + 0.675
rd ? lO(R D + Rsl
SO kQ ? 10(3.6 kQ + 0.18 kQ) ; 10(3.78 kQ)
y 50 kQ ? 37.8 kQ
Configuracin Z, Zo
,
I
A,. " -
l/o
i v~
J I
Po]ari!<l\:in fija
,
i
!
,I I
JFET u D:\10SFET I
d'{J/)
I,
Media (1 kG.) \1edia (-10)
, f----------o \'"
!
I
Alt::!(IOMQ)
"@J RD) I
1
"5]
1,
T;~ /" I
=~
Ir, ~ lOR)
=~
", ~ IORI.,1
~v(J(j I
I
.". .".
i
1
AUlOpolarizacin
des\,'o en Rs
JFET o D"IOSFET Media (2 kO:) \ledia (-10)
+v{){)
o Alta (10 Mn)
R r =@J "r -g",v)i I
"~
e, RD )
f----lj:---- "
v,--i
c,
.r - z, ,
=5] \ "1 I -8.)1 0
-
! I
1
i t i
Z,
ir.i~ IOR!)! ! (r,,'?:! lORD)
RC
IR
S cs
\
i
";" ? i
I, I
!
\
I
Autopoiarizacin
sin desvo en Rs Media (2 Q) \ledi<i (-2)
JFET o D"IOSFET -voo II
RD gmRD
RD c, Alta (lO "IQ) =
" i
Ro + Rs R D + Rs
~; .1-
f-----ij:---- I
_ =~ I + gmRs +
'J
I + g",Rs + - - - -
Y,
",0-----1, Zo
- ~R{; 1-
~
7, gmRD
I
- -
Rs == 1 + g",Rs I + gmRs
.,.. I
....
Ir,,2:10(R1) + R,J) Ir,,;;: 101R . - R,JJ
I
Poiarizacin por di\lisOi de voltaje I
j
JFET o D"IOSFET +\'OD i
-"
Media (2 k,Q)
I ,
\,~
I
I =~
~ t
.......
R'
~
P
.J... Rs les
Z,
!
i
i
{~~
Ir",:::: IDR!
=I
(r,.'
I R
-8 m O
<: lORD)
":;:" ..,. ~
1
,
VD
Configuracin Z, Zo Aa = -
V,
Fuente-seguidor
JFET o DMOSFET Baja (lOO kQ) Baja 1)
Alta (la MQ)
=l,)IR,IIJIK 1 gm(,)I R,l
m
=
J+
=~
+VDD
Smv)1 Rsl
=~
?
e,
vo---Ji
-
l , Ro I-~I'----ovo
Rs
-Zo
(rd~ 10R.,) ~
J+
gm Rs
grRs
T , Ud ~ 10R,,)
=IR,II I
Vo
~ 'd
~ Rs
s
-Zo
(rd~
gm
1
10R,,)
(r,l~ 10RI>I
+mRo I
- T
(rJ ~ ION,,!
Zo 1 + gmRD
.L
T
iR,." r,,'<: tORil) (R" r,:<: lORo)
Z,
(rJ;:: lORI
RD e,
Media (1 ill)
=~ I
= ~gm(,)1 Ro) I
=~
v,
e,
.
R,
d~
Df---4~vo
Z;
=5] =I~gmRD I
"- Z, R,
S
Rs
(r",;:: 10RIl ) (r",;:: 10R,,)
.,..
1. Observar la tableta del circuito para ver si se pueden detectar algunos problemas obvios:
un rea quemada debido al exceso de calor de un componente, un componente que parezca
demasiado caliente como para tocarse, lo que pueda ser un punto de soldadura pobre o
cualquier conexin que aparente estar suelta.
2. Utilizar un medidor dc: tomar algunas medidas como lo marca el manual de reparacin que
contiene el diagrama esquemtico del circuito y un listado de los voltajes dc de prueba.
3. Aplicar una seal de prueba: medir los voltajes empezando en la entrada y trabajando a lo
largo hacia la salida.
4. En caso de identificar el problema en una fase en particular, se tiene que verificar la seal en
varios puntos empleando un osciloscopio para ver la fonua de la onda. su polaridad. amplitud
y frecuencia, as como los "centelleos" inusuales en la forma de onda que puedan presentar-
se. Es importante que la seal se encuentre presente para el ciclo completo de la seal.
JXXXX ND NG NS MODNAME
donde JXXXX es el nombre del transistor: ND. 1\G Y NS son los nmeros de nodo para el
drenaje. compuerta y fuente. respectivamente: y MODNAME es el nombre del modelo utiliza-
do en la lnea .MODEL que se describe a continuacin.
donde MODNAME es el nombre del modelo dado en la lnea del elemento. NJF identifica un
dispositivo de canal-n y PJF identifica un dispositivo de canal-p. De los varios parmetros del
modelo JFET. dos de los ms importantes son
EJEMPLO 9.16 Escriba las lneas del circuito en PSpice para describir los siguientes dispositivos JFET.
a) Un JFET de canal-n cuyo I DSS : 12 mA y VI': -4 V.
b) Un JFET de canal-n cuyo 1DSS: 8 mA y Vp : -3 V.
Suponer que cada dispositivo se encuentra conectado en los nodos: drenaje:; 5. fuente =4 Y
compuerta = 2.
Solucin
a) JUP 5 24 JN
.MODEL JN NJF VTO: -4 BETA 750E-6 =
b) JDOWN524JJ
.MODEL JJ NJF VTO: -3 BETA: 889E-6
~RD~2kQ
~ C~- 4
el O,~'
,!----i 1---.2_-----;~ - ~ 1
\ 0,02 ,uF
Vp ::: -4 \'
+ I Re ~ IOMn
IOMn i 1",," 10 mA
v,==!OmV'\,
5 I, -
1
-1 ...i...
\,'
ce
1.5 V
Figura 9.45 JFET amplificador
........
i
O para el anlisis PSpice .
vao 6 O OC 20VOLTS
VGG O 5 OC 1.5VOLTS
J1 3 2 O JFET
RG 2 5 10MEGOHM
RO 6 3 2KOIIM
RL 4 O lOMEGOfIH.
el 1 2 O.02UF
e2 3 4 2UF
VIlO AC lOMV
.MOOEL JFET NJF VTO=-4V BETA-6.25E-4
.AC LIN 1 leRH lOKH
.PRINT Ae V(l) V(2) V(3) V(4)
,OPTIOIlS NOPAGE
,END
**** Junction FET MODEL PARAMETERS
JFET
NJF
VTO -4
BETA 625.000000E~06
+Voo (+30V)
RD
4.7kfl
C,
e,
V p =-4 V
I vss = iOmA
Rs
-1 5lOfl
Figura 9.47 JFET amplificador
? ... con autopolarizacin .
VDD 6 o OC 30V
Jl 3 2 4 JFET
RG 2 O lOMEe
RO 6 3 4.7K
RS 4 O 510
RL 5 O lOMEe
el 1 2 O.lUP
C2 3 5 lOUF
es 4 O 20UF
VIlO AC lKV
.MODEL JFET NJF VTQ=-4V SET~=6.2SE-4
.~e LXH 1 10KH 10KH
.PRXHT ~e V(l) V(2) V(3) V(5)
.OPTIOHS HOPAGE
.EHD
1I00E
SMALL SIGHAL BIAS SOLU'IIOH
VOL'IAGE HaDE VOL'IAGE
TEllPERATURE -
HaDE VOL'IIIGE
21.000 OEG e
}tODE VOLTA.GE
( 1) 0.0000 ( 2) 161.0E-06 ( 3) 14.3840 ( 4) 1.6945
( 5) 0.0000 ( 6) 30.0000
+VOD (+20 V)
Rv
R, 2.2 kO
40Ma v,
e, e, =10 ~F
Vp ... -4 v
IDss"" lO mA
R.
10 Ma
V, R,
I mV '\" lOMa
Rs es
1 I4O~F
2.4 ka
Figura 9.49 Amplificador polarizado
mediante divisor de voltaje. .". .".
-
.IIIID
-
9'rO ...
lIftA 425.000000"''''
...... _
_InGllllL BIAS SOLUTI011
IIODB WVl'AGB IIODE
TBIIPI!RMtIRII -
VOL'l'ME
27,,000 DJIG e
BODE VOUl'AGE
---
( 1) 0.0000 ( 2) 4.0001 ( 3) 14.5000 ( ') 6.0001
( 5) 0.'0000 ( 6) 20.0000
_ CIIIIIUIII'1'
~ -2.5OOB-03
-. _ OtsBnA'rIOK $.00"""2 lIAftS
la cual identifica el elemento como un dispositivo MOSFET (MI), conectado desde el drenaje
(nodo 3), compuerta (nodo 2), fuente (nodo O) y sustrato (nodo 4), con un dispositivo MOSFET
Vno (+22 V)
RD
2.2kO
-
.IIIIP
~IIODBL_
1
2
_. 20.00000011:-0.
(
-- 1)
IIIIALL . SXGIIAL BUS 1IOImI0lI
'IOLTJIG&
0.0000 (
_ votIrAGB
2) 1.'290 (
IIOI>I!
'JI
_
".I'IIIPBIIM'II
'.52'0
- 27.000 DIIG
IIOOB
(4)
_ e
.1765
- -
( 5) 0.0000 e 6) 22.0000
+r---------,
VOO RO
4.7k Ae=ok
30V
-r
MAG=ok
e2
PHASE=ok
Ae=ok
MAG=ok
el - PHASE=ok AC=ok
RL
MAG=ok
0.1 uF 10Meg
RG PHASE=ok
'\.., VI lOMeg
- lmV
El voltaje de salida (en el nodo 5) tiene una magnitud de 13.31 mV comparado con los
13.54 mV del anlisis DOS. El ngulo de la fase es de -179.9, el cual es en esencia -180". La
seal aplicada (en el nodo 1) es de 0.999 mV (= 1 mV) a 0.001 (= 0) y el voltaje a travs de
la resistencia Rs es de 2.25)1V a -89.9 (= 90). El voltaje de ac a travs de Rs es en esencia
de OV, como debe ser en el caso que el capacitar est desarrollando su papel de forma adecua-
da. Los niveles de en los puntos de observacin (VIEWPOINTS) de la figura 9.53 aparecern
una vez que se haya completado la simulacin.
J'Z.3819-X
...., JI.lF
-4
11ft" 625.0000008-06
UIIGIDIL ~.~500oaa-ol
lB 33.570000.15
XSIt '322 000001l-15
ALPIIA 3U.7
VI< 243.6
RI> 1
as 1
COI> 1.600000B-12
ces 2.414000.-12
V'I'O'1'C
.......'1'CI!
.. 3622
-2.5000008-03
-.5
--
Kl' 9.1""0002-18
...- 27.000
..... "
..................................................................
.............
..o- _
"""" V
0.0000 .0045
1.4.2040 0.0000
1.71011 30.0000
0.000 ...00
-3.3618-03
JPftS
.....
IIODI!L
m
.....
-....
"""
GIl
QID
AC AllU.YSIS ~. 27 .. 000
Dm"
Figura 9.54 Archivo de salida para el anlisis Windows de la red de la figura 9.53.
ID (mA)
10
9
8
7
6
5
4
3
2
Figura 9.55 Caractersticas de transferencia
del JFET para el problema 11.
-5 -4 -3 -2 -1 o VGS (V)
Problemas 461
gm
D (mA)
10
o 2 3 4 5 6 7 8 9 JO II 12 13 14 15 16 17 18 19 20
Figura 9.56 Caractersticas de drenaje del JFET para el problema 12.
13. Para un JFET de canaln 2N4220 (y,(nnimo) = 750 liS. y,,(mximo) = 10 liS):
a) Cul es el valor de gm?
b) Culeselvalorcterd ?
14. a) Grafique gm en funcin de VGS para un JFET de canal-n con 1DSS = 8 mA Y V p = --6 V.
b) Grafique gm en funcin de ID para el mismo JFET de canal-n del inciso a.
15. Dibuje el modelo equivalente para un JFET si )js = 5.6 mS e Yos = 15 J.1S.
16. Dibuje el modelo equivalente de ac para un JFET si 1DSS = 10 mA, Vp = -4 V, VGSQ::: -2 V e Yos
= 25 liS.
+\8V
1.8kn
!------If---<> V,
-z,
IMn
--
z,
1.5 Y +T
"=" "='
+12V
20V
3.3 kn
2kn
.-
--Z, JO Mil
J.l kil 20J.F
--
Z,
1 Mil
Z,
+20 V
2kn
82 Mil
I DSS = 12rnA
o-----}I---+---I.-
--
Vi Vp =-3 V
Td = lOOk,Q
Zi
IIMil
Rs
6JOil F.gura 9.60 Problemas 23, 24, 25,
26y48.
Problemas 463
9.6 Configuracin fuente-seguidor para el JFET
27. Detennine Z, 20 y Av para la red de la figura 9.61.
28. Repita el problema 27 si rd = 20 kQ,
29. Calcule Zi' Zo y Av para la red de la figura 9.62.
20V
+20 V 3.3 kO
--
Vp =-4.5V Vp :::-6V
--
rd =40kQ 30 kQ
ra::i
-
Z
lOMO
2.2 kO .-
Z,
Z, lOMO
3.3 kO Z,
...
Figura 9.61 Problemas 27 y 28. Figura 9.62 Problema 29.
+22 V
+15 V
91 MO 2.2 kO
3.3 kO
v, <>--tt---...---~...,
--
Z 1.5 kO
=8mA
I DSS
Vp =-2.8V
rd =40kO
- --
Z,
z., 1 kl
liMO
I DSS = 7.5 mA
V p :::-4 V
l ..
Figura 9.63 Problemas 30, 31 Y49. Figura 9.64 Problema 32.
+16 \'
1.1 kQ
+22 V
1.8 k!2
+---~I---~O v.
lDSS= 12 roA
--
Vp =-35 V
Z,
lOMO
-
Z.
1000
Figura 9.66 Problemas 34, 35 Y50.
+18 V
+20 V
6.8 k!2
91 Mn
t----1I(---oo V,
91 MO 10ss = 12mA
Vp =-3 V
v,o----)t--+---' v, o-----)I--+_--' r d =45kQ
15MO
3.3 k!2
--
z, JOMO
f--o V,
J.J k!2
- Z,
...
Figura 9.67 Problema 36. Figura 9.68 Problema 37.
+16V
2.2kO
,----+--1(------<>
-
V,
JOMO
z,
Problemas 465
40. Repita el problema 39 si k cae a 0.2 x 10-3 Compare los resultados.
41. Determine Vo para la red de la figura 9.70 si Vi = 20 mV.
42. Calcule Vo para la red de la figura 9.70 si Vi = 4 mV, VGS(Th) =4 Ve ID(encendido) = 4 mA con
VGS(encenddo) =7 V con Yos =20 p.S.
+20 V
IOkQ
30V
3.3 kQ
40MQ
+VDD (+22V)
f------ov,
IDSS=8mA
Vp =,,-2.5 v
rd = 25 pS
IOMQ
I DSS = 12mA
Vp =-3 V
rd =401dl
la \-In
Problemas 467
CAPTULO
Aproximacin
a los sistemas:
efectos de Rs y RL
_ _ R/RL --------------------
10.1 INTRODUCCIN
En aos recientes la aparicin de una gran variedad de redes y sistemas en un solo encapsulado
ha generado un creciente inters en la aproximacin a los sistemas para el diseo y el anlisis.
Fundamentalmente, esta aproximacin se concentra en las caractersticas de las terminales del
encapsulado y trata a cada una como un bloque constructivo en la formacin del encapsulado
total. El contenido de este captulo representa un primer paso en el desarrollo para familiarizar-
se con esta aproximacin. Las tcnicas que se tratarn se utilizan en los captulos restantes,
pero ampliadas segn surja la necesidad. La tendencia hacia los sistemas en un solo encapsulado
es muy comprensible cuando se consideran los enormes avances en el diseo y manufactura de
circuitos integrados, ci (tambin le, segn las iniciales en ingls de: integrated circuits). Los
pequeos encapsulados de ic contienen diseos estables, confiables, auto verificados, sofisti-
cados, que seran algo voluminosos si se fabricaran con componentes discretos (individuales).
La aproximacin a los sistemas no es difcil de aplicar una vez que las definiciones bsicas de
los diferentes parmetros hayan sido entendidas correctamente y demostrado con claridad la
manera en que stos se utilizan. En las siguientes secciones se desarrolla la aproximacin a los
sistemas de manera deliberadamente lenta, la cual incluir gran cantidad de ejemplos para resal-
tar cada punto. Si el contenido de este captulo es claro y entendido correctamente, se lograr
una primera parte en el entendimiento del anlisis de sistemas.
,
+
v,
---
J,
z,
A"m. AiNL
-
-+
1"
z"
o
v"
En la figura 10.1 se han identificado los parmetros importantes de un sistema de dos
puertos. En particular se observa la ausencia de una carga y de resistencia de la fuente. En una
seccin posterior se considera a detalle el impacto de estos importantes elementos. Por el
momento debe reconocerse que tanto los niveles de impedancia como las ganancias de la
figura 10.1 estn determinados para las condiciones sin carga (ausencia de R L ) y sin resistencia
de la fuente (R,),
~
TThvenin
Si se observan las terminales de salida de una "manera Thvenin", se encuentra que si Vi
se hace cero
468
ETh es el voltaje del circuito abierto entre las terminales de salida identificadas como Vo ' Sin
embargo,
V,
A V';L =
V,
Y Vo = A v:-.1.. VI
Obsrvese el uso del subndice adicional NL para identificar una ganancia de voltaje sin carga
(del ingls, No Load).
Al sustituir el circuito equivalente Thvenin entre las terminales de salida se obtendr la
configuracin de salida de la figura 10.2. Para el circuito de entrada los parmetros Vi e Ii se
encuentran relacionados mediante Z = R, lo cual permite el empleo de R para representar el
circuito de entrada. Debido a que el inters por el momento se concentra en los amplificadores
BJT y FET. pueden representarse tanto Z(J como Z mediante elementos resistivos.
+
Vi
--
Ii
R, _Vo
Zo Figura 10.2 Sustitucin de los
elementos internos para el sistema
de dos puertos de la figura 10.1.
Dibujar el equivalente de dos puertos de la figura 10.2 para la red del transistor con polarizacin EJEMPLO 10.1
fija de la figura 10.3 (ejemplo 8.1).
r---~r--<> 12 V
470kQ
- li
Vi o------}t--.+----t
--
- Zi
lO~F p= 100
r()=SOkO
Zo
2i = 1.069 kQ
20 = 3 kQ
A = -280.11
'NC
+ {~o ~
VI R 1.069 k:O. ,'\" -2&O.l1V Vo
-
li
vo =
y (10.3)
-
+
li
R,
>
+\
'\
R"
v,.
- 1"
RL v"
+
v, AVNL
-1
.... Figura 10.6 Aplicacin de una carga al
sistema de dos puertos de la figura 10.2.
Se puede ver que la frmula para la ganancia de voltaje no incluye la impedancia de entrada o
la ganancia de corriente.
Aunque puede variar el nivel de R con la configuracin, el voltaje aplicado y la corriente
de entrada siempre estarn relacionados mediante
Vi V,
Ii = - = (10.4)
Z, Ri
8J o
=_Vo
R
L
(10.6)
para la situacin sin carga. Por tanto, en general, puede obtenerse la ganancia de corriente a
partir de la ganancia de voltaje y los parmetros de impedancia Z y R- El siguiente ejemplo
demostrar la utilidad y validez de las ecuaciones (10.3) a (10.6).
,----,---012 v
3kU
470 ill
1"
- ----
~---~~--~--~---o+
1;
+o
v,
-
11----+-----/
z,
/l= 100 Z" RL 2.2kn v"
Solucin
a) Recuerde del ejemplo 10.1 que
2.2kn
= -----(-280.11)
2.2 kn + 3 kn
= (0.423)(-280.11)
= -118.5
1.071 kn
A = -(-118.5) = 57.69
, 2.2kn
El voltaje de salida
+ +
z I z"
V, RB 470kQ P', PI. Re 3kQ R L ~ 2.2 kQ V
-
~
t ,
-
..!.. R'L
Figura 10.8 Sustitucin del modelo r" en la red equivalente de ac de la figura 10.7.
V,
con
f3r,
V
y V
o
=-13-'
13 r, R'L
A, =
V L
R' =
de modo que _0 :;::; __
(10.7)
Vi re r,
1.269 kQ
Av::;: - = -118.5
10.71 Q
como se obtuvo arriba. Para la ganancia de corriente, mediante la regla del divisor de corriente,
(470 kQ)/;
lb = = 0.99771; '= li
470 kQ + 1.071 kQ
3 kQ(/3Ib)
e lo = -----''-''--
3kQ + 2.2kQ
= 0,5769/3lb
lo 0.5769/3lb 0.5769/31;
de manera que ,
A= = =
= 0.5769(100) = 57.69
El ejemplo 10.2 demostr dos tcnicas para resolver el mismo problema. Aunque puede
resolverse cualquier red utilizando el mtodo del modelo r" la ventaja del modelo de los siste-
mas es que una vez que se conocen los parmetros de los dos puenos, puede calcularse direc-
tamente el efecto de una variacin de la carga directamente por medio de la ecuacin (l0.3).
No existe la necesidad de regresar al modelo equivalente de ac y analizar toda la red. Las
ventajas del mtodo de los sistemas es similar a aquellas ventajas asociadas con la aplicacin
del teorema de Thvenin. Ya que penniten concentrarse en los efectos de la carga sin tener que
volver a examinar por completo la red. Desde luego, si la red de la figura 10.7 se presentara sin
los parmetros de sin carga, sera una incgnita interesante saber cul genera los resultados
deseados en la forma ms directa y eficiente. Sin embargo, considere que el mtodo del "pa-
quete" es la tendencia de desarrollo. Cuando se adquiere un sistema se proporcionan los dos
puertos, y como con cualquier tendencia, el usuario debe estar alerta sobre la fonna de utilizar
los datos proporcionados.
El efecto de la recta de carga se muestra en la figura 10.9b con los niveles para determinar las
nuevas intersecciones de los ejes. Obsrvese la particular importancia que ambas rectas de ac
y de pasan a travs del mismo punto Q, condicin que se debe satisfacer para asegurar una
solucin comn para la red bajo las condiciones de de y/o ac.
Para la situacin sin carga, la aplicacin de una seal senoidal relativamente pequea a la
base del transistor podra causar que la corriente de base tuviera excursin de un nivel de lB, a
uno de lB como se muestra en la figura 1O.9b. Por tanto, el voltaje de salida resultante u v
tendra entonces la excursin que aparecera en la misma figura. La aplicacin de la misma
seal para una situacin con carga ocasionara la misma excursin en el nivel lB' como se
muestra en la figura 10.9b. Sin embargo, el resultado de una pendiente ms pronunciada de la
le
Lnea de carga de ac
r----..---<> vee
Ce +
(a)
(b)
Figura 10.9 Demostracin de las diferencias entre las lneas de carga dc yac.
+ R,
-- Ji
+
+ I
~
Ro +
o
V. '\,
-
Zi
Vi R, '\, A "m. v., v,
Sin embargo:
La impedancia de salida s puede verse afectada por la magnitud de Rs'
(10.8)
La ecuacin (l0.8) muestra con claridad que mientras mayor sea la magnitud de Rs' menor ser
el voltaje en las terminales de entrada del amplificador. Por tanto:
Para un amplificador en particular, mientras mayor sea la resistencia interna de una
fuente de seal, menor ser la ganancia total del sistema.
vo = A V"L VI
de manera que
y Av = ~ = __R'-.;-A, (10.9)
NL
VS Ri + R s
EJEMPLO 10.3 En la figura 10.11 se ha aplicado una fuente con una resistencia interna al amplificador a
transistor con polarizacin fija del ejemplo 10.1 (figura 10.3).
a) Calcular la ganancia de voltaje A v_, ;;;;: Vo /V~,' Qu porcentaje de la seal aplicada aparece
en las terminales de entrada del amplificadoro
b) Determinar la ganancia de voltaje A = V0IV ~', .\
usando el modelo r e.
12 V
3kQ
41G 1ill
+
V,
~
'\ Vi _
Zi
Solucin
a) El equivalente de dos puertos para la red aparece en la figura 10.12.
R,
0.5 kl'l +
+
V, '\ V,
Figura 10.12 Sustitucin de la red
equivalente de dos puertos para el
transistor amplificador con
polarizacin fija de la figura 10.11.
1.071 kQ
La ecuacin (10.9): ------(-280.11)
1.071 kn + 0.5 kn
= (0.6817)(-280.11)
= -190.96
(1.071 kQ)V,
La ecuacin (10.8): -~--:.....:..-= 0.6817V,
1.071 ka + 0.5 kn
con
y V, ~-!OO( V, ~3kQ
\I.571 kQ)
V (100)(3 kQ)
de modo que A ~
" ~
" V, 1.57 kQ
~ -190.96
-- --
corno antes.
Ji R lb
,
SOOQ +
+ I I
v, '\,
RB 470kQ
1.071 kU
fi',
fijo
: 3kQ Vo
I
T...
t 100 lb
Figura 10.13 Sustitucin del circuito Te equivalente para el amplificador a transistor de polarizacin
fija de la figura 10.11.
+
v,
-- --
'\,
l,
R,
li
+
V. R,
+
'\, A
VSL
Ro
V
'
-lo
RL
+
Vo
Ecuacin (10.8): V,
V R
o = ---'--- (10.11)
y en el lado de la salida
RA Vi
Vo = L \':>1.
o (10.12)
Ri RL
A =-= (10_14)
" v, R + Rs RL + Ro
Sin embargo, 1, = 1, de tal forma que tanto las ecuaciones (10.15) como (10.16) generarn el
mismo resultado. La ecuacin (10.14) indica con claridad que tanto la resistencia de la fuente
y de la carga reducirn la ganancia total del sistema. De hecho:
Mientras mayor sea la resistencia de la fuente y/o menor la resistencia de la carga,
menor ser la ganancia total de un amplificador.
Los dos factores de reduccin de la ecuacin (10.14) forman un producto que debe consi-
derarse con cuidado en cualquier procedimiento de diseo. No es suficiente con asegurarse Rs
es relativamente pequeo si se ignora el impacto de la magnitud de Rv Por ejemplo, en la
ecuacin (10.14), si el primer factor es 0.9 y el segundo es 0.2, el producto de los dos resulta-
dos ser un factor total de reduccin igual a (0.9)(0.2) = 0.18 el cual es cercano al factor ms
bajo. El efecto del excelente nivel de 0.9 se borr completamente debido al segundo multipli-
cando que es significativamente inferior. Si ambos fueran factores con un nivel de 0.9, el
resultado neto seria de (0.9)(0.9) = 0.81, el cual sigue siendo muy alto. Incluso si el primero
fuera de 0.9 y el segundo de 0.7, an seria muy respetable el nivel de 0.63. Por tanto, para una
buena ganancia total, deben evaluarse en forma individual y como un producto el efecto tanto
de Rs como de R L .
12 V
3ill
470 k!2
V,
20~F
-
p= 100
Z, RL 4.7 kQ
Solucin
1.071 kQ )( 4.7kQ )
; (-280.11)
(
1.071 kQ + 0.3 kQ 4.7 kQ + 3 kQ
; (0.7812)(0.6104)(-280.11)
; (0.4768)(-280.11)
; -133,57
(4.7 kQ)(-280.11)
b) A"
Vi 4.7 kQ + 3 kQ
; (0.6104)(-280.11) ; -170.98
R, R
"
+
V, I\ z,- +
V,
R,
{fr,
+
I\ A
Re
"NL
V
'
+
-
V,
Z, R,
V RLRe
y A, ;_0 ;
V, R L + Re r,
RLRe
pero RJRe;
Re + Re
RLllR e
y A, = (10.17)
r,
- -
R,
I
z, v,
+
r > z,
+
fi', ~ fi1b Re RL
~
V
Zi
y =
Vs ZI + Rs
Vo v.,
con Ar , :::: = - -VD
V, V, Vi
Debido a que la carga est conectada a la terminal del colector de la configuracin de emisor
comn,
(10.19)
y (10.20)
Zo Re (10.22)
Vce
Re
C,
R,
~I + --
lb
-
+
+
V, '\,
--
Z,
V,
R,
RE CE
Z.
RE V.
....
Figura 10.18 Configuracin de polarizacin mediante divisor de voltaje con Rs y RLo
RellRL
A, = (10.23)
r,
Z,
con A0. = A, (10.24)
Z, + R,
(10.25)
Vee
1,
R,
Re e,
- 1"
~, +
-
+
V,
'" -l,
v,
RE
l,
R, V,
.".
Figura 10.19 Configuracin de polarizacin en el emisor de emisor comn sin desvo con R" y Re
(10.26)
Vo RcllRL
A, = = ---- ( 10.27)
V, RE
V Zi
con A = _0_ ~ A, (10.28)
" V, Z+Rs
y (10.29)
Retroalimentacin en colector
Para mantener la conexin de la carga a la terminal del colector, la siguiente configuracin que
se examinar es la configuracin de retroalimentacin en colector de la figura 10.20. En el
modelo de pequea seal del sistema Re y RL estar de nuevo en paralelo y
+ v,
-
z,
v,
con (10.31)
La impedancia de salida
(10.32)
F
y Z = J3r,11 I: , 1 (10.33)
El hecho que A, en la ecuacin (10.30) sea una funcin de RL altera el nivel de Z a partir del
valor sin carga. Por lo mismo. si no est disponible un modelo sin carga, debe modificarse el
nivel de Z como se demostrar en el siguiente ejemplo.
El amplificador con retroalimentacin en colector de la figura 10.21 tiene los siguientes EJEMPLO 10,5
parmetros de sistema sin carga: A", = -238.94, Zo = Re 11 RF = 2.66 kQ YZ, = 0.553 kQ, con
r, = 11.3 Q Y J3 = 200. Usando el mtodo de los sistemas, determine:
al A,.
b) A,..
e) A: 'JV
2.7 k!2
+
v,
~
O.6kQ
-/,
+
3.3 kQ
'\, Vi
...
'*"
Figura 10,21 Ejemplo 10.5.
Solucin
al Para el sistema de dos puertos:
RellRL 2.7wll33w
A, = -
r, 11.3 Q
l.485 kQ
= - = -131,42
1l.3 Q
R 180 kQ
con Z, = J3r,II-
F
= (200)(11.3 Q) 1 1 - -
lA) 13l.42
= 2.26 kQ 111.37 W
= 0.853 kQ
(3.3 kfl)(-238.94)
Av = = -1323
3.3 kQ + 2.66 kQ
+
J
~ :6ill +
I+
2.66kO
- J"
+
Vi '\, Vi 0.853 kQ
'\, -238.94V Vo 3.3kO
+
--
Z Vi
+
fuente de un circuito Thvenin equivalente para la configuracin de la figura 10.25 y que dara
simplemente Rs y Vs como se muestra en la figura 10.24. Desde luego, si los niveles de corrien-
te deben determinarse como Ii en el diagrama original, se incluye el efecto de R s'
R,
Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se obtiene
RB
v, - IbR, - Ib[3r, - ([3 + 1)lbR = O
+
v, I\
y V, - Ib(R, + [3r, + ([3 +I)RD = O =
Thvenin
de manera que
Figura ){).25 Determinacin del
Al establecer le se tiene que circuito equivalente a Thvenin
para el circuito de entrada de la
([3 + 1)V, figura 10.23.
le ([3 + 1)lb =
R, + [3re + ([3 + 1)R;
V, _ _ _ __
le = _ _ _ _---C.
e
[(R, + [3re)/([3 + 1) + R
Al utilizar [3 + I :; [3 se obtiene
V,
le = ----'------ (10.34)
(R/[3 + re) + R~
+ +
v, I\ R' E v, I\ Figura 10.26 Redes resultant.es
de la aplicacin de la ley de
J,. ... J,. voltaje de Kirchhoff al circuito de
entrada de la figura 10.24 .
(a) (b)
R'V
E ,
Vo =
R~ + (R/[3 + re)
Va R'E
o A}~ = - =
V, R + (R/[3 + re)
(10.36)
(10.38)
EJEMPLO 10.6 Para la configuracin emisor-seguidor con carga de la figura 10.27 con la resistencia de la
fuente y los siguientes parmetros de dos puertos sin carga: Z = 157.54 kO, Zo = 21.6 O Y
A VNL =0.993 con re = 21.74 O y j3 =65. determinar:
a) Los nuevos valores de Z y de 20 como se calculan mediante la carga y Rs' respectivamente.
b) A, utilizando el mtodo de los sistemas.
e) A, por medio del mtodo de los sistemas. 15 Y
d) A'= l/Ir
560kQ
P=65
+
.- v,
C~2 v, J,
z, 3.~ 2.2kO
Solucin
La ecuacin (l0.37): Z = RBII{:l(r, + REllRcJ
= 560 kQ 1165(21.74 O + 3.3 kO 112.2 kQ)
~
= 560k01187.21 kQ l.32kQ
= 75.46kQ
3.3 kO 1130.36 O
30.08 Q
contra 21.6 O (sin R).
b) Al sustituir la red equivalente de dos puertos se obtiene la red equivalente de pequea
seal de la figura 10.28.
(2.2 kO)(0.993)Vi
2.2 kO + 30.08 O
'" O.98V,
Vi
li
~
30.08 a
+
V,
"
'\,
0.56 kQ +
Vi 75.46 ka
+
'\, 0.993 V,
+
V, 2.2kn
Figura 10.28 Circuito equivalente de ac a pequea seal para la red de la figura 10.27.
1" ; -A Zi
,
RL
75.46 kOj
; -(0.98)
(
2.2kO
; -33.61
10.8 REDES eB
En la figura 10.29 aparece un amplificador de base comn con las resistencias de la carga
aplicada y de la fuente. El hecho de que la carga se encuentra conectada entre las terminales de
la base y del colector la asla del circuito de entrada y Z permanece esencialmente igual para
condiciones sin carga o con carga. El aislamiento que existe entre los circuitos de entrada y de
salida tambin mantiene a Zo en un nivel fIjo aun cuando pueda cambiar el nivel de Rs' Ahora,
la ganancia de voltaje se detenninar mediante
I~-r- '1 o
Rs ~: + \...1 ~2 01 +
-
+
'" -
V, V,
R, ~ Re RL V.
z, ~ ~ VE' ~ F- Vec Z.
1
(10.39)
y la ganancia de corriente:
, -1
A", (10.40)
EJEMPLO 10.7 Para el amplificador de base comn de la figura 10.30, los parmetros de dos puertos sin carga
son (utilizando a", 1) Z.",
le
r = 20 Q, A V = 250 YZo = 5 ka. Con el modelo equivalente de dos
NL
puertos, determine:
a) A~.
b) A,,.
e) A,.
1 ltO 51tO
a:;l
2V 8V
Solucin
a) En la figura 10.31 aparece la red equivalente de pequea seal.
+
~
0.2 kI
--
1,
+
+1 5k1
1
.--;,
+
V,
l
- z,
V, lkQ 20Q
'V
-1
250 V, >8.2 kQ
Vo
Figura 10.31 Circuito equivalente de ac a pequea seal para la red. de la figura 10.30.
Vi
Re 11 RL 5 kQ 118.2 kQ 3.106 kQ
o =
200. 200.
155.3
V V, V
b) A
'.
= " = --"
V, V, V,
R,
A,. =
( 200. ) (155.3)
R + R 1, 200.+2000.
= 14.12
Se observa una ganancia relativamente baja debido a una impedancia de la fuente mucho ma-
yor que la impedancia de entrada del amplificador.
Z ( 20Qi)
e) Ai = -A, - ' = -(1553\
RL 8.2 k
= -0.379
la cual es significativamente menor a 1 debido a la divisin de la corriente entre Re y Re
(10.41)
-
c,
r'VV'V-l1-o._-.-J
+ 1 R,," e, + l,
v, '\
t ...
Figura 10.32 Amplificador JFET con RS<! y Re
(10.42)
(10.43)
V
A" = Vo = (10.44)
,
con (10.45)
y (10.46)
e,
EJEMPLO 10.8 Para el amplificador a FET de la figura 10.34, los parmetros de dos puertos sin carga son
A,'''L =-3.18,Z.=R
I j
IIR,=239kQyZ
_ o
=2.4kQ.cong m =2.2mS.
a)' Por medio de los parmetros de dos puertos de arriba. determinar A" y A, .
b) Con la ecuacin (10.44), calcule la ganancia con carga y comprela con 'el resultado del
inciso a.
:O.uF +
--
R, 10,",
~ + z,
+ I Rs , 0.3 kil 4,7 kO
v, '\, v, 270kil
Figura 10.34
490
Ejemplo 10.8. 1 .... ....
Captulo 10 Aproximacin a los sistemas: efectos de Rs y R L
Solucin
a) En la figura 10.35 aparece la red equivalente a pequea seal y
V RA
L \ \1
(4.7kQ)(-3.18)
A, = " =
V, RL + R 4.7 kQ + 2.4 kQ
"
= -2.105
(239 kQ)(-2.IOS)
239 H2 + I kQ
= -2.096",A ,
Ikl1
+
v, '\
-z
+
v, 239kQ
+I
~--~r----o
2.4kQ
'\ ~3.18V
~1
e~4.7k11
+
Vo
Figura 10.35 Circuito equivalente de aC a pequea seal para la red de la figura 10.34.
b) La ecuacin (10.44): A, =
l + gll,R s 1
-(2.2mS)(2.4 kQ 114.7 kQ) -3.498
Fuente-seguidor
Para la configuracin fuente-seguidor de la figura 10.36. el nivel de Z es independiente de la
magnitud de R L y est determinado mediante
(10.47)
Vcc
r,
,
r
R,dl
+
t ( 1 o
- - }L...
v, '\ e, +
Re
Rs Ve
Z, Z"
":" ...
Figura 10.36 Configuracin de fuente-seguidor con Rse y Rr
gm(R S 11 RL)
(10.48)
1 + gm(RsIIR L )
1
20 = R
s
11_
gm
(10.49)
Compuerta comu
Aunque la configuracin de compuerta comn de la figura 10.37 sea un tanto diferente a aque-
llas que se describieron anteriormente respecto a la colocacin tanto de R L como de Rscn " los
circuitos de entrada y de salida permanecen aislados y
(10.50)
(10.51)
(10.52)
o
e, +
...
Figura 10.37 Configuracin de compuerta comn con Rse y RL
-
~
v ee ,
r -'
-- - ,
-(RdlRcl
r,
R.IIllr, Re
--
~
Re ,
.. Vf\
"
R.
Vo -h
-f'-(RdIRcl RBllh .. Re
+ ,1
R, V, A
--
v
1-." - Zo
RL
"
-+
V, ' " Z,
.. .
Incluyendo r,,:
(RdIRellro)
r,
RBlIllr,
I
I
Rellr"
Re
R, f\ Vo
-- V -h
Rs u Vi 1\. V h,: (RLIIRcl R,!lR,llh" Re
" v 1-., Zo
I
-1 --
+ RL
~le
R,
v, '" Zi Incluyendo r,,:
-(RdIRellro)
r,
R,IIR,II/3r, R("lir"
V ee
R,
R~ U V, 1\ V
v
" 1-." Rell( R; + h" )
+1 .
~I R,IIR,II(h" + h,R)
-1 --
h,
"v v,
v, '" Zi
R2
RE
-- Zo
RL
Incluyendo ro:
N- f\ ~ -(RdIRcl Rellr, Re
n Vo r,
V
--
~ ~
V '\, _ RE Re
RL Rellh" Re
-
s
1 z, VEE VCC 20
h (RLliRe)
Incluyendo r,,:
"
-(R,IIRellr.)
~ Rellr, Rellr"
"
+
\', '\,
Incluyendo 1',,:
Incluyendo ro:
-RLIIR c
RE,
-(RdIRcl R,
13r,II-1-,
r. A,I
, R,
h"'TAJ
1
Incluyendo r,,:
-(RdiRcllrol R,
ilr,ll-I-,
r. A,I
-, ' .
h . R,..
r.REI'IAJ
+ ,
\, '\,
- !
i
-Z,
I
-(R,iIRcl R,
~ ~aR
- 1-' E.
'1-
lA,,!
I RE
+r-
v, ' "
- I
1/, ..
Z,
v
Incluyendo ro:
~
-8mlRolIRd
1 + 8mRs
..
vf\ V"
Incluyendo r,,:
RD + Rs
1 +g",Rs + - - -
R, r,
Incluyendo ru:
- gm(RDIIRLllr,) R,IIR,
8ml RsIIRLl
1 + gm(R,IIRL )
~ 8m rdiR,llRd
Re Td + RD "" gmT,{RsIIRL) g",rrfR
s
1+---
rd + Ro
R,
gmlRDliRd
R,"~ v. ... 1\ 1 + g",R s
~r'-v ""l.f -.~ v"
\J
+
v, '"
-
l
-
z,
b-
Rs
=
VDDt Zo
R[J
- =
",
Incluyendo r(J:
" gmlRDIIRLl Z ~
1+
R,
g",rdRs
T" + RollRL
Z
A -A -'-' (10.54)
" Vr R
L
No importa qu tan perfecto sea el diseo del sistema. la aplicacin de una carga en un
sistema de dos puertos afectar la ganancia de voltaje. Por tanto, no existe la posibilidad de una
situacin donde A VI-. A V2 ,y as sucesivamente, como en la figura 10.38 sean slo los valores sin
carga. Es importante considerar la carga de la etapa siguiente. Los parmetros sin carga se
pueden utilizar para calcular las ganancias con carga de la figura 10.38, pero la ecuacin (10.53)
requiere los valores con carga.
v = v'2
/ 1
v
/ ()2
=v
"
~:j ~ t
---f--~------!-----}
W
+
Av , Av, Av) I v4 I RL v"
L-________ ~
-'
I '-'
I
__ ... _l _________ I
~ r-------
2,=2'1 Z"i 2'2 Z"2 i 1 Zl~ Z,,:::. '
EJEMPLO 10.9 El sistema de dos etapas de la figura 10.39 utiliz una configuracin de transistor emisor-
seguidor antes de una configuracin de base comn para asegurar que el mximo porcentaje de
la seal aplicada aparezca en las terminales de entrada del amplificador de base comn. En la
figura 10.39 se proporcionan los valores sin carga de cada sistema, con excepcin de 2, y de 20
para el emisor-seguidor, los cuales son valores con carga. Determinar para la configuracin de
la figura 10.39:
a) La ganancia con carga para cada fase.
b) La ganancia total del sistema, A\, y A~..
e) La ganancia total de corriente del sist'ema.
d) La ganancia total del sistema en el caso de que se eliminara la configuracin emisor-
seguidor.
+ I
R,
1 k!l
- 1
"
+
V
Emisor-seguidor
z= IOkO +
vo == V,
A"2
Base comn
2,=260 +
Y,
----."
1
1
8.2 kQ
+
I ~
Z,,=12kQ
A ;;::<1
~Sl.
11 '- 2i~
Z,,=5.1kQ
A = 240
"~L
~
-
V
-
I
I = z, I I z, -
-(101.20
f OkQ
--
8.2 kQ )
= -123.41
Z ce Vs (26 Q)V,
d) VICR I
= 0.025 V,
Z + R., 26Q+lkQ
''" V; V
Y
V,
= 0.025 eon
V,
" = 147.97 de arriba
Por tanto, la ganancia total es aproximadamente 25 veces mayor con la configuracin emisor-
seguidor para acoplar la seal en la entrada del amplificador. Sin embargo, considrese que
la importancia de la impedancia de salida de la primera etapa fue relativamente parecida a la
impedancia de entrada de la segunda etapa, o en caso contrario la seal se hubiera "perdido"
una vez ms debido a la accin de divisor de voltaje.
6.8 kO
56kQ
m 11
ill
6 GJ [I I~F
VV\;
6000
,, )1
1O'~F
~ = 90
,,
+ 1 ~ IOk)
r.:--t
'>
1mV
~ 10'MO
8.2 kO
.. *. CIRCUIT DESCRIPTlotl
VCC 5 O OC 22V
RB1 5 2 56K
RB2 2 O 8.2K
RE 1 O 1..5K
Re 5 3 6. SR
el 4 2 lOUF
CE 1 o 20UF
vs 6 o AC 1MV o
RS 6 4 600
RR 4 o 1t:12
e2 3 7 lOUF
RL 7 OlOR
Q1 3 2: 1 QMODEL
.MODEL QMODEL NPN{eF~90 IS=5E-lS)
.op
.AC LIN 1 10KH 10KH
.PRINT AC VM(3) VM(7) VM(4)
.OPTIONS NOPAGE
.END
asegurar una trayectoria de dc a ~ierra para el capacitor (un requisito de PSpice). La instruccin
PRINT incluye una solicitud para la magnitud del voltaje en los nodos 3. 7 Y4 para una seal
de entrada de l m Y.
Se observa en la solucin para la polarizacin que los nodos 4. 6 Y7 tienen una respuesta
de O V debido al aislamiento ofrecido por los capacitores. El nodo 5 es de 22 V tal como debe
ser y VE = 2.0235 V. Ve = 2.7039 V Y Ve = 12.9280 V son similares a la solucin en dc del
captulo 8.
El anlisis en ac indica que V~ y V7 tienen en esencia el mismo nivel porque los capacitores
ofrecen un vnculo directo de impedancia mnima de un nodo al mO en la frecuencia que se
aplic. Su magnitud revela una ganancia de 146.2 comparada con una ganancia sin carga de
350.4. La magnitud de V.. indica que el 309 (0.3 mV) de !a seal que se aplic se perdi a
travs de la resistencia de la fuente de 0.6 kn.
Por mero inters. ahora se calcular la ganancia del voltaje con carga y se har Una compa-
racin con la solucin de PSpice de 146.2.
r,. = 18.44 Q
y Z = R 1 1111 R, 1! f3r,
56 kQ 118.2 kQ i1(90)( 18.44 Q)
= 1.35 kQ
ZV
, , (1.35 kQ)V,
V, = 0.69 V,
Z, + R , !.35 kQ + 0.6 kQ
V,
Y = 0.69
V,
V, RLA\,:-" (lO kQ)(-350A)
A, = = =
V, R L + R" IOkQ + 6.8kQ
= -208.57
V, V,
con A = = (0.69)(-208.57)
'. V., V.,
- -144
la cual se compara de manera muy favorable con el -146.2 que se obtuvo anteriormente al
utilizar PSpice.
m
r 18 v
~2~k0 III
W
6OO!l
m 0 iOt
0.1 J!F
+ 3.3 k!l
I\
t40~F
V, 1 mV 10 M(l
\800.
Figura 10.42 Definicin de los nodos de un JFET amplificador que tiene una resistencia de la fuente
de Rse y una resistencia de la carga de RL.
voo 6 O OC 18V
Jl 4 3 5 JYET
RG 3 O lOKI!G
RO 6 4 2.2](
RS 5 O 180
el 2 3 O.ltrF
es 5 O 40Ut
CO 4 7 lOUF
.HODEL JFEr NJF VTO=-4V B~A=6_25E-4
VSIG 1 o AC lMV
RSIC 1 2 600
RL 7 o 3.31<
.OP
.AC LIN 1 lOKH lOKK
.PRINT AC VIl) VI)) VIO) VIS) V(7)
.OPTIONS NOPAG!
.nI"
Figura 10.43 Anlisis mediante PSpice del JFET amplificador de la figura 10.42.
JFET
NJF
VTO -4
BETA 625.000QQOE-06
...
NODE
SMALL SIGNAL BIAS SOLUTIQN
VOLTAGE NODE VOLTAGE
TEMPERATURE ""
NODE VOLTAGE
27.000 OEG
NODE
e
VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) 57.14E-06 ( 4) 5.6862
( 5) 1.0075 ( 6) 1.8,0000 ( 1) 0.0000
VOD -5.597E-a3
VSIG O.OOaE+aa
TOTAL POWER DISSIPATION 1. OlE-al WAT'l'S
OPERATING POINT INFORMATION TEMPERATURE 27.000 DEG e
JfETS
NAME J1
MODEL JFET
ID 5.60E-OJ
VGS -l.OlE+OO
VOS 4.68E+oa
GK 3.74E-03
GOS O.OOE+OO
CGS O.OOE+OO
eGO O.OOE+OO
= 3.75 mS
pala comparar con el 3.74 mS en la descripcin del JFET de la salida en PSpice.
A, = -gm(RD 11 R L )
-4.95
rIr; V
I 3.3 "i"l
~ 6ROHl
I-----ll---~..-~:J V"
1.8~F I
-
v, o---III---~---f
1,
p
-
= 100
-
Z,
Z,
* 2. a) Dibuje las rectas de carga de ac y de para la red que est en la figura 10.44 sobre las caracters+
ticas de la figura 10.45.
b) Calcule el valor de pico a pico de J, y de V". a partir de la grfica en caso de que Vi tenga un
valor pico de 10 mV Determine la ganancia de \'oltaj~ A, = V,/V y compare con la solucir.
que se obtuvo en el problema l.
le (mA)
9
. ....;.
~
8
, F '"
7
Jf . i :
5
c::::. ,', :tt:.. :. '
ccT: .,. . ,.'
3 ,.,; .
. -. . ~ ..~ .. ~ .l_!
2
~,~-:" " .. , 1-: .. , 't
o 5 10 15 20 25
~ -
I( o ~,
R I ~F V
~!-----C~'-+----1 fi=180
+ 0.6 Hl
---+ Z"
z,
!
4.3 k!l
} 560 kn
IO~F ~
1,
~~~'----1
R IO~F V, '-----11-(--T'-r+---<o Vo
fi = 80
+ I lW
RLf2.7kn
v'\, ---+
Z,
I I
.,.,.i ~ -=F Figura 10.47 Problemas 5, 17y21 .
Problemas 503
10.6 Redes BJf de CE
6. Para la configuracin con divisor de voltaje de la figura IOA8:
a) Determine AVI't.' Z, y Zo'
b) Dibuje el modelo de dos puenos de la figura 10.2 con los parmetros que se determinaron en
el inciso a.
e) Precise la gananciaA. utilizando el modelo del inciso b.
d) Calcule la ganancia de corriente Al'
e) Detennine Av' Zj y Zo utilizando el modelo r" y compare las soluciones.
16V
2.2kO
68 k!l
6.8~F 1"
v"
1,
-
V, o ) fJ = 100
-
6.8~
Z"
RL 5.6 In
Z,
16 k!l
0.75 In
1 lO~F
...
-
Figura 10.48 Problemas 6, 7 Y 8.
* 7. a) Dibuje las rectas de carga de de y ac para la red de la figura 10.48 sobre las caractersticas de
la figura 10.45.
b) Calcule el valor de pico a pico de le y de Va a partir de la grfica en caso de que Vi tenga un
valor pico de 10 m V. Determine la ganancia de voltaje A" = Vo IVI y compare con la solucin
que se obtuvo en el problema 6.
8. a) Determine la ganancia de voltaje Av para la red de la figura 10.48 cuando R L == 4.7 kn, 2.2 kQ Y
0.5 ka. Cul es el efecto de disminuir los niveles de RL sobre la ganancia de voltaje?
b) Cmo cambiarn Z.,, Zo y A.'7'L con la disminucin de los valores de RL '
9. Para la red de emisor estabilizado de la figura 10.49:
a) Determine AV:-<L ' Z y 20'
b) Trace el modelo de dos puertos de la figura 10.2 con los valores que se detenninaron en el
inciso a.
c) Detennine la ganancia A y Av'
d) Cambie Rs a 1 ill. Cul es el 'efecto sobre AV:-;L' Z, y Zo?
e) CambieR s a 1 kn y calcule Av y Av,' Cul es el efecto de aumentar los niveles de Rs sobre A,
y Av,?
18 V
3kil
680 k!l I~
--
Z,
-
P = llO
O.82kQ
Zo RL 4.7 kQ
20 V
o
6.8 kl
\ ~ sL j3 ::; 120
+
I'\
--
z,
V,
12kQ f:'1;
1
Figura 10.50 Problemas 10. 18 Y 22.
'*"
10.8 Redes CB
* 11. Para la red de base comn de la figura 10.51:
a) Detennine 2 1 ,2(1 Y A" 'L
b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros del inciso a.
c) Determine la ganancia AL' y A,."
d) Determine AL y A,., utilizando el modelo r" y compare los resultados con los que se obtuvieron
en el inciso c.
e) Cambie R, a 0.5 kQ Y RL a 2.2 kQ Y calcule A" y A"" Cul es el efecto de cambiar los niveles
de R, y R L sobre las ganancias de voltaje?
f) Calcule Z" si se cambia R, a 0.5 kD. cuando todos los dems parmetros pennanecen como en
la figura 10.51. Cmo se afecta Zu al cambiarlos niveles de R.,:
g) Detennine Z cuando se reduce R L a 2.2 kQ. Cul es el efecto de cambiar los niveles de R L
sobre la impedancia de entrada?
6V -22 V
i r
~ ~ 4.7 kU
r:: 2.2 kl
:,
I
R 4.7."F
v 1
~ z,':I--<>-' -~I~-~O-----l~:.
-4-1
(1,,1
!
I 4.7F
"l,~.
Jo
..... ? ?
Problemas 505
-----~---
12 V
2.7kQ
10~F
+
--
z, lMQ
--Z. RL 4.7 kQ
0.5 1 k!l
I20~F
12V
--
+
fF
V.
v, 'V 2MQ 8.2~F
1
Z;
IX V
3.3 k.O:
I
R . 5.6MF V" 1
~I-I-O-'--
+ ' 1 ka 1
v, ~ z:- ~ 1.2k!2
+
Figura 10.54 Problema 14.
Ampliticador de Amplificador de
+
-
emisor comn emisor comn
Z,= I kQ Z= I kQ
2.7 ka
Z Z()=3.3kQ Z,,=3.3kQ
A
'"
"" -420 A
",1 = --420
Problemas 507
* 16. Para el sistema en cascada de la figura 10.56, detennine:
a) La ganancia del voltaje con carga en cada fase.
b) La ganancia total del sistema. A\. y A\.,'
c) La ganancia de corriente con carga en cada fase.
d) La ganancia total de corriente del sistema.
e) Cmo se afecta Zj debido al segundo estado y Re
f) Cmo se afecta 20 debido al segundo estado y R.,'
g) La relacin de la fase entre Vo y Vj'
+
V,
~~F
'\
R,
-
Z,
V
Emisor-seguidor
Z:50kQ
20=200:
Amplificadorde
emisor comn
Zi=I.2kQ
Z,,=4.6kQ
1-_-1+'
_
IO~F
Z"
R
V
2.2kQ
A \'~L == 1
A :-640
"q
11.2 LOGARITMOS
No es posible escapar a la necesidad de sentirse cmodo con la funcin logartmica. El graficado
de una variable entre lmites amplios, la comparacin de niveles sin enormes cifras y la
identificacin de niveles de particular importancia en el diseo, revisin y procedimientos de
anlisis, son caracteristicas positivas del uso de la funcin logartmica.
Como primer paso para aclarar la relacin entre las variables de una funcin logartmica.
considere las siguientes ecuaciones matemticas:
a = bx = (10)2 = 100
pero x = log/) a = loglo 100 ;:: 2
En otras palabras, si se pidiera encontrar la potencia de un nmero que diera como resultado un
nivel particular, como el que se muestra a continuacin:
10,000 = 10"
509
f el nivel de x podra ser detenninado usando logaritmos. Esto es.
x = logiO 10.000 =4
En la industria elctrica/electrnica. y para la mayor parte de la investigacin cientfica. la
base en la ecuacin logartmica se limita a 10 Y al nmero e = 2.71828 ...
Los logaritmos de base 10 son Hamados logaritmos comtmes y los logaritmos base e se les
conoce como logaritmos naturales. Resumiendo:
Logaritmo natural: v=
10(1
0('
a (11.3 )
En las actuales calculadoras cientficas, el logaritmo comn est indicado, por lo generaL por
I
la tecla Ilog y el logaritmo natural por la tecla [!!l.
EJEMPLO 11.1 U sando la calculadora determine el logaritmo de los siguientes nmeros en la base indicada.
a) loglo 106
b) log, e 3
e) .loglo 10-2 .
d) log,e- I .
Solucin
a) 6 b) 3 e) -2 d) -1
Los resultados del ejemplo 11.1 revelan con ms claridad cmo el logaritmo de un nmero
elevado a una potencia es simplemente la potencia del nmero. si es que el nmero es igual a
la base del logaritmo. En el siguiente ejemplo. la base y la variable x no estn relacionadas por
una potencia entera de la base.
Solucin
Obsrvese que en los incisos a y b del ejemplo 11.2 los logaritmos logiO a y loge a estn
relacionados como lo define la ecuacin (11.4). Adems, ntese que el logaritmo de un nmero
no se incrementa en la misma forma lineal que el nmero. Esto es. 8000 es 125 veces ms
grande que 64. pero el logaritmo de 8000 es slo 2.16 veces ms grande que la magnitud del
logaritmo de 64. revelando con esto una relacin extremadamente no lineal. La tabla 11.1
muestra con mayor claridad cmo se incrementa el logaritmo de un nmero slo como el
TABLA 11.1
loglo !00 =O
logw10 =1
loglo 100 =2
log][) 1.000 =3
log lO 10.000 =4
loglo 100,000 =5
logl(l LOOO.OOO =6
logj() 10.000.000 =7
loglo 100.000.000 =8
Y as suce!>ivamente
Usando una calculadora, determine el antilogaritmo de las siguientes expresiones: EJEMPLO 11.3
a) 1.6 = lag 10 Q.
b) 0.04 = log, u.
Solucin
a) = 10 16
Q
Teclas de calculadora:
ya = 1.0408
Debido a que el resto del anlisis de este captulo emplea el logaritmo comn, revisemos
ahora unas cuantas propiedades de los logaritmos empleando solamente el logaritmo comn.
Por lo general, las mismas relaciones son ciertas para los logaritmos de cualquier base.
loglO 1 = O (11.5)
(11.6)
(11.7)
revelando que para cualquier b mayor de 1 el logaritmo de un nmero menor que 1 siempre es
negativo.
(11.8)
En cada caso, las ecuaciones que empleen logaritmos naturales tendrn el mismo fonnato.
Solucin
al --0.3
b) log!04000 -log,o 250 ~ 3.602 - 2.398 ~ 1.204
4000
Verificacin: log,o-- ~ logIO 16 ~ 1.204
250
e) loglO 0.6 + loglO 30 ~ -0.2218 + 1.477 ~ 1.255
Verificacin: log,o (0.6 x 30) ~ log,o 18 ~ 1.255
~
,
mE =I1lIII: II I
11
I
3
l:l:IlI=
\:lllII:
I
2 3
I;~ 4 5 6 7 8 9 1 2 J 4 5 6 7
8 9 1
I ~
\\
=30%
10g,o 2 ~ 0.3010 / \ \
\ogI0 9 =0.9543
logo8=O.9031
10g 10 7 = 0.8451
=48% loglO 6 == 0.7781
loglO 3 == 0.4771
10g 1O 5 ~ 0.6999
log,0 4=0.6021 (,,60%)
I I I I I I I i
0.1 0.7 10 lOO log
~
Cl'ii tres cuanos (0..5)
Figura 11.2 Identificacin de los valores numricos de las marcas en una escala logartmica.
Fjese cmo la graficacin de una funcin en una escala logartmica puede cambiar la apa-
riencia general de la forma de onda, comparada con una graficacin en una escala lineal. La
grfica de una lnea recta en una escala lineal puede producir una curva en una escala logartmica,
y una grfica no lineal en una escala lineal puede tomar la apariencia de una lnea recta en una
grfica logartmica. El punto importante es que los resultados extrados a cada nivel deben
star correctamente etiquetados. desarrollando una familiaridad con el espaciado de las figuras 11.1
y 11.2. Esto es muy cierto para algunas de las grficas lag-lag que aparecen ms adelante en el libro.
11.3 DECIBELES
El concepto de decibel (dB) y los clculos asociados sern cada vez ms importantes en las
secciones restantes de este captulo. El fondo que rodea al trmino decibeZ tiene su origen en el
hecho establecido de que la potencia y los niveles de sonido estn relacionados con la base
logartmica. Esto es, un incremento en el nivel de potencia, digamos de 4 a 16 W, no resulta un
incremento del nivel de audio por un factor de 16/4 = 4. Se incrementar por un factor de 2, que
se deriva de la potencia de 4 de la siguiente manera: (4)2 = 16. Para un cambio de 4 a 64 W, el
nivel de audio se incrementar por un factor de 3, debido a que (4)3 = 64. En forma logaritmica,
la relacin puede escribirse como log4 64 = 3.
Para efectos de estandarizacin. se defini al beZ (B) mediante la siguiente ecuacin que
relaciona los niveles de potencia PI y P2:
bel (11.9)
dB (11. JO)
Existe una segunda ecuacin para los decibeles que se aplica frecuentement~. Puede
describirse mejor mediante el sistema de la fIgura 11.3. Siendo Vi igual a algn valor V, P I ~
V? IR, donde R es la resistencia de entrada del sistema de la figura 11.3. Si Vi debiera aumen-
tarse (o disminuirse) a algn otro nivel, V2 , entonces P'1 = ViIR. Si sustituimos en la ecuacin
(1 1,10) para detenninar la diferencia resultante en decibeles entre los niveles de potencia,
y dB (11,12)
-R,
(l Ll3)
en cambio. en una ganancia mucho ms alta de 10,000 el nivel de dB es de 80 dB. significa que
el incremento es de solamente 20 dB como resultado de la relacin logartmica. La tabla 11.2
revela que las ganancias de voltaje de 50 dB o mayores deben reconocerse inmediatamente
como demasiado altas.
Encuentre la magnitud de la ganancia que corresponde a una ganancia de decibeles de 100. EJEMPLO 11.5
Solucin
Este ejemplo muestra muy bien el rango de valores que deben esperarse de los dispositi-
vos prcticos. Es cierto que, un clculo futuro que d un resultado en decibeles cercano a 100.
debe ser por tanto cuestionado de inmediato.
Solucin
Po 500 W 1
a) G dB = lO loglo - = lO 10glO - - - lO logl~ - = -10 loglo 20
P, lO kW 20
= -10(1.301) = -13.01 dB
Vo VPR V(500 W)(20 !1)
b) G, = 2010"10 - = 20 loglo - - = 2010"10 -'-------'-'--'-
b Vi 1000" 1000 V
lOO I
= 20 1010 -
b
- = 20 10010 -
1000 "10
= -20 loglo
-
10 = -20 dB
R =-'
v2 (1 kV)' 10 6
e)
I Pi ""1""O""k-:-'W"" = -10-4 = 100 n "'" Ro = 20 n
11.3 Decibeles 515
f
EJEMPLO 11.7 Un amplificador de 40 W de potencia nominal de salida se conecta a una bocina de 10 Q.
a) Calcule la potencia de entrada que se requiere para una salida a potencia total si la ganan-
cia de potencia es de 25 dB.
b) Deduzca el voltaje de entrada para la salida especificada si la ganancia de voltaje del
amplificador es de 40 dB.
Solucin
40W 40W 40W
a) Por la ecuacin (11.10): 25 = 10 loglO - - ::} P; =1 = 3.16 x 102
P; antlog (2.5)
40W
= 316 == 126.5 mW
Vo Vo
b) Gv = 20 log,o - ::} 40 = 20 loglO -
VI V
Vo
- = antilog 2 = 100
V;
Vo = vPR = Y(40 W)(10 n) = 20 V
Vo 20 V
V; = 100 = 100 = 0.2 V = 200 mV
'RbUlbO)
y la dependencia en frecuencia
de la ganancia del transistor.
Baja
frecuencia
lO
V J, lOO
, ,
1000
Frecuencia media
,
10,000
Ca)
,
100,000 1 MHz
I Alta frecue.!!.:,j~
'v'
tIIAul;II;,'I~ _ _ _ __
r- Ancho de banda--------~
0707A ." ,
\0""
====~2::============::::==:~~':-~Transformador
-CTranSfOrmador)
..... \./
i Baja \
i ~cuenCia I Frecu~ncia media I Alta fre~ncia
Cb)
IV:
lA I --1
I 01
.. 1) -1,VI, (Las capacitancias
'-0-_______ Ancho de banda _ _ _ _ _ _ _ _ parsitas de la red y los
A
0707A,<""
'",cd 'e==================::::::",. . __ dispositivos activos y la
dependencia en frecuencia
~/ ~r:~~~~nanCia del
, , 1 , ~or,FETObUlbO)
Figura 11.4 Ganancia en funcin de la frecuencia para a) amplificadores con acoplamiento Re; b)
amplificadores acoplados por transformador; c) amplificadores acoplados directamente.
Como lo seala la figura, es una respuesta plana hasta la alta frecuencia de corte, por las cuales
se determinan las capacitancias parsitas del circuito o la dependencia en frecuencia de la
ganancia del dispositivo activo.
La magnitud de la ganancia es igualo muy cercana al valor de banda media. Para poner las
fronteras de frecuencia a una ganancia relativamente alta, se escogi que O.707A,lmed fuera la
ganancia a los niveles de corte. Las frecuencias JI y f 2 correspondientes son denominadas
generalmente como las frecuencias de esquina, corte, banda, o de media potencia. Se escogi
el multiplicador 0,707 debido a que en este nivel la potencia de salida es la mitad de la potencia
de salida en la banda media, esto es, a las frecuencias medias,
A,
20log lo (11.18)
A \'med
0.707 f------,t-'-------------------"'~
A las frecuencias de banda media, 20 loglO 1 = O Y a las frecuencias de corte. 20 lag 10 1rJ2
= -3 dB. Ambos valores estn indicados con claridad en la grfica de decibeles resultante en la
figura 11.6. Entre ms pequea es la relacin de la fraccin. ms negativo ser el nivel de decibeles.
Para la mayor parte de la exposicin que viene a continuacin, se realizar una grfica de
decibeles para las regiones de frecuencias baja y alta. Recuerde la figura 11.6 para pennitir una
visualizacin de la respuesta del sistema total.
Debe comprenderse que la mayora de los amplificadores introducen un desplazamiento
de fase de 180 0 entre las seales de entrada y salida. Ahora, este hecho debe ampliarse para
indicar que slo ocurre en la regin de la banda media. A bajas frecuencias, hay un
desplazamiento de fase tal que Vo se retrasa de Vi por un ngulo cada vez mayor. A altas
frecuencias el desplazamiento de fase caer a menos de 1800 . La figura 11.7 es una grfica de
fase estndar para un amplificador con acoplamiento RC
2iO
--.....- .
I:-::()<--~
(JO
__+I_____________~
[) I
i () f, 1(lO 100n IO.oon I D.(lOO f: I \1Hl 10 :'I.lHz f (c~c~tla logartmica
X =--= =oofl + +
C 27rfC 27r(O)C
v,
y la aproximacin de circuito abierto puede aplicarse como se ve en la figura 11.1 O con el
resultado de Vu ; O V.
Entre los dos extremos, la relacin Av = Va Ni variar como lo indica la figura 11.11.
Conforme aumenta la frecuencia, disminuye la reactancia capacitiva, y aumenta el voltaje de Figura 11.10 Circuito R-C de la
entrada. porque aparece entre las tenninales de salida. figura 11.8 a f = O Hz.
r"= v,/v,
on; ~-----------
I
o~~--------+------------------------c
~ f
Figura 11.11 Respuesta a baja frecuencia para el circuito R-C de la figura 11.8.
= RV = -----;"~R~V=='" RV RV, 1
Vo VR2 + X~ VR2 + R2 = -V2fj2-2R-2 = -V2-2R- = -v2-2 Vi
y IA"I (11.19)
1
y f =-- ( 11.20)
1 27rRC
En trminos de logaritmos,
1
Gv = 20 IOglO Av = 20 IOglO v2 = -3 dB
1
A, = - - - - - (11.21)
1 - j (fIj)
= -m(20) lOglO[ 1 + (] n
= -lO loglO[1 + (]rJ
Para las frecuencias donde f <.g JI o (fl !f)2 ~ 1, la ecuacin anterior puede calcularse por
f
' - _ _ _ _ _ _ _ _ _.....Jf ~ JI
/-2010g ,o 1 =OdB
1, 10 1,/4 //2 1, 21, 3/, 51, 10/,
O
______ L ____ .L _
I 1
_ ,.-- \
... __ ... -- f(escala logaritmica)
-3 I : ","
______ ~ ____ ~~ , , ' Respuesta en frecuencia real
-6
-9
, "
-12 \ -6 dB/octava o -20 dE/dcada
\ -20 log" NI
521
f se traza una lnea recta para la condicin de OdB paraf P JI' Como se dijo antes. los segmentos
de linea recta (asntotas) son solamente exactos para O dB cuandof Y JI y la lnea con pendien-
te cuando /1 ~ f Sin embargo. sabemos que cuando f = JI' hay una cada de 3 dB desde el ni vel
de banda media. Empleando esta infonnacin junto con los segmentos rectos. permite una
grfica 10 suficientemente exacta de la respuesta de frecuencia. como se indica en la misma
figura. La grfica de segmentos lineales formada por las asntotas y puntos de corte asociados
se le llama grfica de Bode de la magnitud en funcin de la frecuencia.
Los clculos anteriores y la curva misma muestran que:
Un cambio en frecuencia por un/actor de 2, equivalente a 1 octava, resulta un
cambio de 6 dB en la relacin, tal como se observa por el cambio en ganancia de
J/2 aJI
Como se indica por el cambio en ganancia def/2 aft.
Para un cambio de 10:1 enlrecuencia, equivalente a 1 dcada, hay un cambio de 20
dB en la relacin, como se seala entre las frecuencias deI/lO Y/I
Por tanto, en el futuro puede obtenerse con facilidad una grfica en decibeles para una
funcin que tenga el fonnato de la ecuacin (11.23). Primero obtenga!]. slo a partir de los
parmetros del circuito, y luego tr.ace dos asntotas. una a lo largo de la lnea de O dB Y la otra
a partir deJ, y con una pendiente de 6 dB/octava o 20 dB/dcada. Luego encuentre el punto de
3 dB que corresponda aJ, y trace la curva.
1A.(dB)
-9
-12
-15
-18
-21
pero
y A, (11.24)
A =-=
VD 10.20
(A",,) = 10(-1/20) = 10(-0.05) = 0.891
v Vi
y VD = 0.891 V,
e= tan-I fl (11.25)
f
a partir de la ecuacin (11.22).
Para frecuencias f <{ JI'
Paraf = f l
Paraf ~ fJ'
v,,, v,
~ -- --
'" d,
90'" .....- - - -
45" t ----~~~-~'c-1",,_
0
0.1/,
'1'
0.2/, 0.3!, 0.5/,
1
I
1,
(
2/,
'_
3/,
--
! t--J...
5/, lO!, f
Figura 1 I.16 Amplificador BJT cargado con capacitores que afectan la respuesta a baja frecuencia.
es
Debido a que C, est conectado casi siempre entre la fuente aplicada y el dispositivo activo, la
forma general de la configuracin R-C se establece por el circuito de la figura 11.17.
La resistencia total es ahora Rs + R Yla frecuencia de corte, como se dijo en la seccin 11.5 es
Rr
+
v. '\,
I
J
,.......... v,
R,
+
Sistema
( 11.27)
Figura 11.17 Determinacin del
efecto de es en la respuesta en
baja frecue~cia.
A f L , el voltaje Vi ser el 70.7% del valor detenninado por la ecuacin (11.27). suponien-
do que el' es el nico elemento capacitivo que controla la respuesta a baja frecuencia.
Para el circuito de la figura 11.16. cuando analizamos los efectos de es
debemos suponer
que eE y Ce estn realizando su funcin de diseo o el anlisis ser muy difcil de controlar; es
decir, que la magnitud de las reactancias de eE y Ce pennite emplear un equivalente de corto
circuito al comparar con su magnitud con la de las otras impedancias en serie. Usando esta
hiptesis, el circuito equivalente de ac para la seccin de entrada de la figura 11.16 aparecer
como se muestra en la figura 11.18.
h,~ = f3r,.
(11.28)
El voltaje Vi aplicado a la entrada del dispositivo activo puede calcularse si se usa la regla de
divisor de voltaje:
+
(1129) Sistema
l-
R"
Thvenin
Ya que el capacitor de acoplamiento est conectado con frecuencia entre la salida del dispositivo
activo y la carga aplicada, la configuracin R~C que detennina la frecuencia de corte debida a Ce Figura 11.19 Determinacin del
aparece en la figura 11.19. A partir de la figura 11.19 la resistencia en serie total es ahora efecto de Ce en la respuesta en
Ro + RL' Y la frecuencia de corte debida a Ce se detennina por baja frecuencia.
(11.30)
e
'1
+ +
Si se ignora los efectos de C, y CE' el voltaje de salida Vo ser el 70.7% de su valor de banda '" v, Re......... RL V"
media afLc0 Para el circuito de la figura 11.16, el circuito equivalente de ac para la seccin de
salida con V;; O V aparece en la figura 11.20. El valor resultante para Ro en la ecuacin (11.30) ... ... R"
.~-l~l
CE
Para determinar f L debe obtenerse el circuito "visto" por eL' como se muestra en la figura
\\.2\. Una vu qul se estable<:e el nivel de Re' la frecuencia de corte debida a CE puede deter-
minarse con la siguiente ecuacin:
(11.32)
Figura 11.21 Determinacin del
eiecto de CE en la respuesta en
baja frecuencia. Para el circuito de la figura 11.16, el equivalente de ac que "ve" eE aparece en la figura 11.22.
El valor de Re se determina por tanto.
donde R: = R, 11 R, 11 R,.
El efecto de e E sobre la ganancia se describe mejor en una forma cuantitativa, recordando
que la ganancia para la configuracin de la figura 11.23 se da por
La ganancia mxima est disponible obviamente cuando R/.. es cero obms. A bajas frecuencias.
... con el capacitar de desvo CE en su estado equivalente a "circuito abierto", RE aparece en la
ecuacin de ganancia anterior y resulta la ganancia mnima. Conforme la frecuencia aumenta,
la reactancia del capacitor e E disminuye, reduciendo la impedancia en paralelo de Rf. y C t
hasta que el resistor RE es efectivamente 'puesto en corto" por Ce El resultado es mximo o la
f----cl'" ganancia de banda media determinado por Al" = -Relre , EnIL ,la ganancia ser 3 dB menor que
el valor de banda media determinado con RE "en corto'. r.
V,o------1 e
Antes de continuar, no olvide que C.I ., Ce y E afectarn slo la respuesta a baja frecuen-
cIa. Al nivel de las frecuencias de la banda media pueden insertarse los equivalentes de corto
circuito para los capacitares. Aunque cada uno afectar la ganancia Al' = VjV en un rango de
frecuencia similar, el mayor punto de corte a baja frecuencia determinado por el' Ceo CE
tendr el mayor impacto, ya que ser el ltimo localizado antes del nivel de banda media. Si las
frecuencias estn relativamente distantes. la frecuencia de corte ms alta determinar en esen-
cia la frecuencia de corte baja para el sistema completo. Si hay dos o ms frecuencias de corte
Figura 11.23 Red empleada para altas", el efecto elevar la frecuencia de corte baja y reducir el ancho de banda resultante del
describir el efecto de CE en la sistema. En otras palabras, hay una interaccin entre los elementos capacitivos que puede
ganancia del amplificador. afectar la frecuencia baja de corte resultante. Sin embargo, si las frecuencias de corte estable-
cidas por cada capacitor estn lo suficientemente separadas. puede ignorarse el efecto de uno
sobre el otro con un alto grado de precisin. un hecho que se demostrar en el siguiente ejemplo.
EJEMPLO 11.9 a) Determine la frecuencia de corte inferior para el circuito de la figura 11.16, usando los
siguientes parmetros:
C,: = 20!lF.
R.=
. 1 kQ, R, =40kQ, R, = 10 ka, RE =2kQ. Re = 4 kQ,
RL ~ 2.2 k
10 kO(20 V) = 200 V = 4 V
10 kO + 40 kO 50
con _ VE _ 4 V - 0.7 V _ 3.3 V _
1E - - - - -- - 1.65 mA
RE 2 kO 2 kO
26 mV
por tanto. r ,= 15.76 fl
1.65 mA
y f3r, = 100(15.76 O) = 1576 O = 1.576 kfl
Zi = Ri = RIIR211f3r,
= 40 k01l1O kOII1.576 kO
"" 1.32 kO
y de la figura 11.24.
---,-,R",Y-,:':-
Vi = --=
R, +R,
o Vi = R, = 1.32 kO = 0.569
V, R, + R, 1.32 kO + 1 kO
por tanto. V V V
A, = -E. = -E._' = (-90)(0.569)
s Vs Vi Vs
= -51.21
R, v,
Figura 11.24 Determinacin del
efecto de R s sobre la ganancia A,.,.
c:,
Ri = RIIR211f3r, = 40 k01l1O kOII1.576 kO "" 1.32 kO
1 1
iL, = 21T(R, + Ri)e, = (6.28)(1 kO + 1.32 kO)(10 LF)
Vcc o:o:20V
i m
Re 4Hl
R, 40kQ
m Ce
11
m
C, [TI
"
I~F
11
10
.
~F
~ = lOO
1 kQ W
R 2,')
R, IOkQ
RF >2Hl :FCE=20~F
I
d.
Figura 11.25 Determinacin de los nodos de la red de la figura 11.16 para un anlisis PSpice.
VCC 4 o 20V
RBl 4 J 40K
RB2 J OlOR
Re 4 5 4K
RE 6 o 2K
RS :2 1 lK
RL 7 o 2.21(.
*CE and ce made very large(so they have no effect)
es :2 J lOUF
CE 6 o lF
ce 5 ? 1F
Q1 5 3 6 QN
.HODEL QN NPN(BF:IOO IS=5E-15)
VS 1 o AC 1M
.AC LIN 1001HZ 100HZ
.PROBE
.OPTIONS NOPAGE
.ENO
40my'
'e: .,'. '- _______________/ ' /
I
30mY
20mY; t
- -d'
OmV ~ -_. --. ------ _ --._- - .+- - - -- - - - ," l. -:.~ .0+--- _ , ~* ______ +- _____ ________ _~
1. Oh 3. Oh Oh 30h lOOh
O V(7,O)
Frequency
Figura 11.27
!L, = -2-?T(-=R:--'+'--=-R-c-J--=C-
c c
1
=---:-:c:::--:-:-:-::-c--::-::-:-:::-c.".-=
(6.28)(4 kn + 2.2 kfl)(1 LF)
== 25.68 Hz
Para investigar los efectos de e e se modifica el archivo de entrada de la fIgura 11.26 para que
CC; 1 J1F con CS ; 1 F Y CE ; 1 F El resultado es el archivo de salida de la figura 11.28,
que comprueba los resultados que se obtuvieron antes.
327 Hz
(6.28)(24.35 l)(20 LF) 3058.36
Para CE se modifica el archivo de entrada de la figura 11.26, de manera que CE; 20 J1F con CS
; 1 F YCC ; 1 F La respuesta de PROBE de la figura 11.29 confirma el resultado terico. El
hecho de quefL sea significativamente mayor quefL ofL ' sugiere que ser el factor predomi-
nante en la dethminacin de la respuesta a baja fnbcuencia para el sistema completo. Para
~+ +
36.2ImV~----_--.----------------
30mV +
I
20mV + I
I
. t
I
I
I
I
I
I
I
I
I
1 ,
40IDV + +
36.2ImV r-.----------- -- ---- --.----------
lOmV~
40mV
30mV + +
20mV' t
lOmV ,
OmV l. _... _. ___ .__ .. _._._ .. _.. ___ .... ----... -_.- -.. _. ---~_. -.. -___ --_ .......... .1 __ ~ ,__-:, _~~.'..f:!!._ .-- .--1 Figura 11.30 Efecto neto de Cs '
lOh 30h lOOh 300h 1, OKh Ce y CE en la respuesta a baja
oV(7,Ol frecuencia del amplificador BJT de
Frequency la figura 11.25.
Grfica de Bode
Dcada
_~ ~o:-.:-I_._-,-__-_-_---i-l-1i-,-_----f-+--r--+--T-r-:;'1=o-()():_:
/ _-_-_-_-:-'":'\---:'.r i~~~~miCa)
-6 Nivel de banda
media
-9 20 dB
-12 I
-15
-\8
-21
-24
-27
Figura 11.31 Grfica de baja
-30 frecuencia para la red del ejemplo
-i2 dBJoctav~
11.9.
-~1. I./ f /
- 12dB1octave
-30t ,l -4OdBIdocade
-40 . -0--.. --_____ ..... ,,_0"-_______ --0.-___ ... _..... __ -__ --__ -____ -__ --__ . . _--__ o" ____ .. ____ ___ -+
~_
Figura 11.32 Grfica dB de la respuesta a baja frecuencia del amplificador BJT de la figura 11.25.
VDn
Ro
V"
Vi Ce
+
r~-t R.
V,
"v R(I
Rs S
lC
1 ... ... J,
Figura 11.33 Elementos capacitivos que afectan la respuesta a baja frecuencia de un
amplificador lFET.
CG
Para el capacitor de acoplamiento entre la fuente y el dIspositivo activo, el circuito equivalente
de ac aparecer igual que en la figura 11.34. La frecuencia de corte determinada por CG ser
(11.34)
(11.35)
+
--
R,
Sistema
Figura 11.34 Determinacin del
efecto de CG sobre la respuesta a
baja frecuencia.
f L, ~ ------ (11.36)
27r (R" + RL )Cc
Sistema
- R"
Sistema _
R"
=;: c,
Figura 11.35 Determinacin del efecto Figura 11.36 Determinacin del efecto de
de Ce en la respuesta a baja frecuencia. (<; en la respuesta a baja frecuencia.
Para el capacitor de fuente, C s' el nivel de resistencia importante se puede ver definido en la
figura 11.36. La frecuencia de corte es
(11.38)
(11.39)
( 11.40)
EJEMPLO 11.10 a) Determine la frecuencia de corte inferior para el circuito de la figura 11.33 con los si
guientes parmetros:
g =g mO
111
(] - -VGS,)
-=
VI'
(-2 V)
=4mS ] - - - =2mS
-4 V
]
Ecuacin (I 1.36): - ~ 46.13 Hz
JL, 21T(4.7 kO + 2.2 kO)(0.5 .tF)
es:
Rec -- RSr'1 ] ,-- ] k D2 lmS
- 1l - = I k0110.5 kO =' 333.33 o
gm
1
Ecuacin (11.38): fL = = 238.73 Hz
, h(333.33 fi)e2 .tF)
Debido a que fu es la mayor d~ las tres frecuencias de corte, es entonces la que define la
frecuencia de corte inferior para el circuito de la figura 11.33.
b) La ganancia en la banda media del sistema est determinada por
== -3
Si se usa la ganancia de la banda media para normalizar la respuesta del circuito de la figura
11.33 resultar la grfica de frecuencia de la figura 11.37, verificada a su vez por la respuesta
de PROBE de la figura 11.38.
Gr:tica de Bode
o
0.1 \000 J(escala
logartmica)
-3
-6
-~
\,
Respuesta en frecuencia real
-12
-21 535
f Loio' frequency response of JFET amplifier - f'ig. 11.. JJ
VOO 4 O 20V
RG 3 O lMEe
RSIG 2 1 lOR
RS 6 O 1R
RO 4 5 4.71<
RL 7 O 2.2K
ce :2 3 O.OlUF
ce 5 7 Q.5UF
es 6 o 2UF
JI 5 3 6 J'N
.MODEL JN NJF(VTO=-4V BETA~500E-6)
CWl 3 o SPF
CW2 7 o 6PF
VSIG 1 o AC lKV
.AC DEC 1010HZ 10KHZ
.OP
.PROSE
.OPTIONS NOPAGE
.END
-3~--------------------
-5 +
.
-30 +.- ------ --- ... -------------- ........ 0_- -_.-. _o ..... _--"0-.- 0---- ___ o - - _. - . . . . . . . . . - -- --- - - - - - _
.
10h 30h 100h 300h 1.0Kh 3. OKh lOKh
OB(V(7l/3E-3l
Frequency
Figura 11.38 Anlisis PSpice del amplificador JFET del ejemplo 1 L 10.
r= \{
l.
I
I {t
-1-
--
+ +
V"
\ , A, =-
l, R, V, v"
li = 1, + 12
U sando la ley de Ohm se obtiene
Vi Vi
1=- 1, = -
I .Z' Ri
e Vi - Va (1 - A,)Vi
12 =
XcJ XC,
Sustituyendo. obtenemos
_V, = _Vi + .::.(::...l_-",A=,),-V-,-i
Z R Xc,
y I 1
-=-+-----
Z R Xc/O - A,)
Xc, 1
pero ---'- = - - - - - = Xc.
1 - A,.
1
-------
w(l - AJC!
1
CM
1
y -=-+--
Z R X CM
+-
v,
-
/,
z,
Figura 11.40 Demostracin del
impacto de la capacitancia por
efecto Miller.
(11041)
El dilema de una ecuacin como la ecuacin (11.41) es que a altas frecuencias la ganancia
A ser una funcin del nivel de CM . Sin embargo. ya que la ganancia mxima es el valor de ban-
d~ media, usar el valor de banda media resultar el nivel ms alto de eM y un escenario de peor
caso. Por tanto, se emplea por lo general el valor de la banda media para A, en la ecuacin
(11.41).
La razn ms importante sobre la restriccin de que el amplificador sea de la variedad
inversora, es ahora ms aparente cuando se examina la ecuacin (11.41). Un valor positivo de
A" resultaria una capacitancia negativa (para A, > 1).
El efecto Miller tambin incrementar el nivel de la capacitancia de salida, el cual tambin
debe considerarse cuando se determine la frecuencia de corte a alta frecuencia. En.!a figura
11041 estn en su lugar los parmetros importantes para precisar el efecto Miller. Si se aplican
las leyes de corriente de Kirchhoff resultar
con e
La resistencia Ro por lo general es lo suficiente grande para permitir que se ignore el primer
trmino de la ecuacin, comparado con el segundo, y suponiendo que
= Vo - Vi
10 -
Xc!
Sustituyendo Vi =V/A t
, en Av = V/Vi dar como resultado
cI
"
"
t/,
+ --"
lo
+
vi
-
v,
A =-
, V.,
- Ro
V,
(l1.42a)
(l1.42b)
En las siguientes dos secciones aparecern ejemplos delllso de la ecuacin (11.42) cuando
investiguemos la respuesta en alta frecuencia de los amplificadores BJT y FET.
Parmetros de la red
En la regin de alta frecuencia el circuito Re que nos preocupa tiene la configuracin que
aparece en la figura 11.42. Si las frecuencias son cada vez ms altas, la reactancia Xc disminuir
en magnitud, y dar como resultado un efecto de corto a la salida; por lo mismo, disminuir la
ganancia. La derivacin que neva a la frecuencia de esquina para esta configuracin Re sigue
lneas similares a las que se localizan en la regin de baja frecuencia. La diferencia ms
significativa est en la forma general de Av que aparece a continuacin:
1
A,=---- (11.43)
Figura 11.42 Combinacin Re
1 + jU!f2)
que definir una alta frecuencia
de corte.
que resultar una grfica de magnitud como lo muestra la fIgura 11.43, Yque lene una cada de
6 dE/octava con la frecuencia en aumento. Obsrvese que!, est en el denominador de la
relacin de frecuencia, en lugar que en el numerador como sucede con!, en la ecuacin (11.21).
(escala logartmica)
- - _ . - --_ __._--..
f
R,
Ce
t-----'".,-,--1(---
C,
,,
:r~
:;: Ca
+ ,,,
,, , ,,
I ,,'# R
I /,'-_
v, e ni .."j"
1... ebe
Figura 11.44 Red de la figura
11.16 con los capacitores que
afec1an la respuesta en alta
frecuencia. ...
+ I
R,
--
1"
ii0 I >~-
v"
(11M)
21tRTh C.
, '
y (11.46)
con (H.48)
y (11.49)
h
hf' = -__~fi"'m,,'""--_
. (11.50)
1 + Nlfp )
~
"V"
,,'.
B b' e
_"VVV
~~,
f,., rw
1
~ I', ,I'
1
rb't=- gm =
gb'~ : !:: C", re = hoc
V"e
Figura 11.47 Circuito
E
t E
equivalente de ac Giacoletto
(o Jr hbrido) de transistor en
alta frecuencia y pequea seal.
(l1.52)
(U.s3)
La ecuacin (11.53) revela que debido a que r, est en funcin del diseo de la red:
fft est en funcin de las condiciones de polarizacin.
El formato bsico de la ecuacin (11.50) es exactamente el mismo al de la ecuacin (11.43);
y si extraemos el factor multiplicante h'm,/ revelamos que h, caer de su valor de la banda
media con una pendiente de 6 dB/octava, como se muestra en la figura 11.48. La misma figura
tiene una grfica de hfIJ (o a) en funcin de la frecuencia. Obsrvese el pequeo cambio en hfIJ
para el rango de frecuencia seleccionado, lo que descubre cmo la configuracin de base comn
presenta mejores caractersticas de alta frecuencia que la configuracin de emisor comn. Nte-
se tambin la ausencia de la capacitancia por efecto Miller, debido a la caracterstica no inversora
de la configuracin de base comn. Por esta razn, los parmetros de alta frecuencia de base
comn en lugar de los parmetros de emisor comn se especifican con ms frecuencia para un
transistor, en especial para aquellos diseados especficamente para operar en las regiones de
alta frecuencia.
La siguiente ecuacin permite una conversin directa para determinar f{3 si estn
especificadas fa ya.
f~ = fa (1 - a) (11.54)
h(,=, 1- 1
11 + )(f%)
542 Captulo 11 Respuesta en frecuencia de transistores BJT y JFET
J
40dB
Valor en la banda media de h,.
/
1.0 ~~;-;+;;....~--===:::::-~
~-3dB l~_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _-=~'
0.707 30 dB'
20dB
lOdB
\OdB~/:::::::::::::::::1:::::::t:::::::~~
-3dB~
-IOdB
-20dB
0.1 MHz 1.0 MHz lO,OMHz 100.0 MHz 1 kMHz 10 kMHz f(escala logartmica)
por lo que
=
La frecuencia a la cuallh)dB O dB se indica porfTen la figura 11.48, La magnitud de h,
en el punto defindo por la condicin (fT ~ f est dada por i>
o (1156)
con ( 1157)
y (11.58)
con la adicin de
Solucin
A I
IAun:cd dB
fH, ff3
100 AF. 1 kHz 10kHz 100kHz ~MHz / IOMHz 100 YlHz
o f(escala logartmica)
-)
-5 1 - - - - - BW----...
-lO
-15
. ~ + 20 dB/dcada
-12 dB/octava
Por tanto, la ms baja de las frecuencias superiores de corte define el ancho de banda
mximo posible de un sistema.
d) En la figura 11.50 aparece el archivo de entrada para obtener la respuesta PROBE usando
PSpice. Los niveles de las capacitancias parsitas no se incluyen en el enunciado del modelo,
1u"'..i. lrequefl(;y response of BJT cucuit - Fig. 11.44 (Q cap. " wirinq cap.)
VcC 4 o 20V
RRl 4 ] 40K
RB2 3 O lOK
Re 4 5 4K
RE 6 o 2K
RS .2 1 lK
RL i o 2. 2K
es 2 J lOUF
CE 6 o 20UF
ce 5 7 lUF
eRE 3 6 36PF
ese 5 ) 4PF
eeE 5 6 lPF
Ql 5 3 6 QN
.MODEL QN NPN(BF=lOO IS=5E-15)
eWl J o 6PF
CW2 7 o 8PF
VS 1 o AC lKV
.AC DEC 1010HZ lOOMEGHZ
.PROBE Figura 11.50 Anlisis PSpice de la
.OPTIONS NOPAGE respuesta en frecuencia completa
.END
de la red de la figura 11.44.
-10+ "'
~t
-~1+
-25 t t
-30 -- ._----.. -.. . ---_ ... -----.. . ------------.. . ----.--------.. ----------.. . --------.__ ...... --- -_._-_._~
10h 100h 1.OKh lOKh 100Kh 1.0Mh lOMh l00Mh
OB(V(7)0.051)
Frequency
Debido a que la red de la figura 11.52 es un amplificador inversor, aparecer una capacirancia
por el efecto Miller en el circuito equivalente de ac para alta frecuencia que aparece en la
figura 11.53. A altas frecuencias, C se aproximar a un equivalente de corto circuito, y Vgs
caer en valor y reducir la ganancia general. En las frecuencias donde Co se acerque a uno
igual que el corto circuito, el voltaje de salida paralelo Vo caer en magnitud.
R,.,\
v"
+
+
C, I
v, '\, R(;
~ RIII VI:' 'd RI) RI.
IV" ICo
1 !h.l ... 1 ..- -.::- -:::-Th 2 1
...
Hgura 11.53 Circuito
eq uivalente de ac en alta
frecuencia para la figura 11.52 .
Las frecuencias de corte definidas por los circuitos de entrada y salida pueden obtenerse
encontrando primero los circuitos Thvenin equivalentes para cada seccin, como se muestra
en la figura 11.54. Para el circuito de entrada,
1
fH, = (11.59)
21rRTh ,C.,
+
El>, '\, 1T C
'
E""
+
'\,
1
1T
C
(11.63)
con (11.64)
y
(11.65)
y CM() =~ -~)C
A gd
~
EJEMPLO 1l,12 a) Determine la alta frecuencia de corte para la red de la figura 11.52 usando los mismos
parmetros que los del ejemplo 11.10:
R"" -- 10 kA u,
RG = 1 M u"
A
RD = 4.7 kO, R,' = 1 kO, R. = 2.2 kO
I DSS = 8 mA, Vp = -4 Y, VDD = 20Y
con la adicin de
Cgd = 2 pF, Cg, = 4 pP, Cd, = 0.5 pF, Cw, = 5 pP, Cw" = 6 pP
b) Revise una respuesta PROBE para el rango completo de frecuencia y obsrvese si soporta
las conclusiones del ejemplo 11.10 Y los clculos anteriores.
Solucin
-'15 + t
-20 t t
-25 t +
,
:
-30 ~_ .. __
o ---- -- - - -..;- - --- - ----- -
..
---+---------- ----~ --.------------+-- - - --------- --.... ----.- -- - -- - --~
10h 100h 1. OKh lOKh 100Kh 1. OMI 10Mh FlgUra 11.56 Respuesta en
frecuencia de la red de la figur a
OB(V(7)/3E-3) Frequency 11.52.
Av
t====::-';;;;;:;~~~::~::=:=:~~;;;:~;;~~~;=~jf;(e'SCala logartmica)
O
-3dB
-6dB
-9dB
-12dB
-15 dB
-18dB
n=3 n=3
f\ f\ f'\ 1"1 f1 h
(n = l)(n =2)(n =3) (n =3)(n =2)(. = 1)
Figura 11.57 Efecto de incremento en el nmero de etapas sobre las frecuencias de corte y el ancho
de banda.
o
A
~
AVmed
(general) ~ (:"'""
"m,"
r = _ _1_ _
(1 - jJ.!j)n
Al hacer la magnitud de este resultado igual a 1/-12 (nivel de -3 dB) da como resultado
1 1
[\11 + (J.!f)2J" = V2
o {[ 1 + (;' rrr = {[ 1 + (;; rrr = (2)'/2
Obsrvese la presencia del mismo factor ..j 2 l1n - 1 en cada ecuacin. A continuacin se
enumera la magnitud de este factor para diversos valores de n .
n ."j 211n_ 1
1 1
2 0.64
3 0.51
4 0.43
5 0.39
Para n ~ 2, ntese que la alta frecuencia de corte esI, = 0.64f2 o 64% del valor que se obtuvo
para una sola etapa, mientras quef; = (1/0.64)f, ~ 1.56f,. Para n =3,J'2 =0.51 f 2 o aproxima-
damente ~ del valor de una sola etapa con f; = (1/0.51 )f, = I .96 f, o ms O menos el doble del
valor de una sola etapa.
Para el amplificador a transistor con acoplamiento Re, si f 2 = f~ o, si son lo suficiente
cercanos en magnitud para que ambos afecten la alta frecuencia de 3 dB, el nmero de etapas
debe aumentarse por un factor de 2 cuando se determine1 2 , debido al nmero incrementado de
factores 1/(1 + jf /f).
Una disminucin en el ancho de banda no est siempre asociada con un incremento en el
nmero de etapas, si la ganancia de la banda media puede permanecer fija e independiente de
la cantidad de etapas. Por ejemplo, si un amplificador de una sola etapa produce una ganancia
de lOO con un ancho de banda de 10,000 Hz, el producto ganancia-ancho de banda que resulta
es 102 X 104 = 106 . Para un sistema de dos etapas puede obtenerse la misma ganancia teniendo
dos etapas con una ganancia de 10, ya que (10 x 10 = 100). El ancho de banda de cada etapa se
incrementar entonces por un factor de 10 a 100,000, debido a los requerimientos menores de
ganancia y al producto ganancia-ancho de banda fijo de 106 . Por supuesto, el diseo debe ser
tal que permita aumentar el ancho de banda y establecer un nivel de ganancia.
v= -;V
4 ( l l l
m sen 21Tj,t + "3 sen 277\3j,)t + 5 sen 277\Sj,)t + -:sen 277\7j,)t
Fundamental + 3 o. 5
Y7 armnicas
/ Onda cuadrada
l'
\
o o
\1 T
2
T T
/
Tercera
armnica
1'
() .,. T :'T 2T ()
(a) (b)
l'
La alta frecuencia de corte real (o BW) puede determinarse a partir de la forma de onda de
salida midiendo con cuidado el tiempo de subida definido entre el 10 y 90% del valor pico,
como se muestra en la figura 11.61. La sustitucin en la siguiente ecuacin proporcionar la
alta frecuencia de corte, y debido a que BW = f H , - f L , '" f H, ' la ecuacin tambin dar una
indicacin del amplificador.
100% Inclinacin
-----------~
90%
v- V'
% inclinacin = P% = x 100% (11.70)
V
V- V'
inclinacin == P = (forma decimal) (11.71)
V
(\ 1.72)
EJEMPLO 11.13 La aplicacin de una onda cuadrada de 5 kHz y de 1 m V a un amplificador resulta la forma de
onda de salida de la figura 11.62.
a) Escriba la expansin en serie de Fourier para la onda cuadrada hasta la novena armnica.
50mVr" 90%
b) Determine el ancho de banda del amplificador.
e) Calcule la baja frecuencia de corte.
Solucin
i
4 mV ( 1 1
a) V; =- - sen 2.".(5 X 103)1 + -sen 21T(15 X 103)1 + -sen 21T(25 X 103)1
1
.". 3 5
10%1
1 1
+ -sen21T(35 x 103)1 + -sen21T(45 x 103)1
7 9
b) 1, = 18 .ts - 2 .ts = 16 .ts
0.35 0.35
BW = -1,- = - - = 21,875 Hz '" 4.4j,
16.ts
Figura 1\.62 Ejemplo 11.13.
e) p =V- V' = 50 mV - 40 mV = 0.2
V 50mV
jL p = (0.2)
= -1, - 7r (5 kHz) = 318.31 Hz
".".
A,.
Problemas 555
f 11.5 Anlisis a baja frecuencia, grfica de Bode
11. Para la red de la figura 11.64-:
O.OX ~ F a) Detennine la expresin matemtica para la magnitud de la relacin V/Vi'
<>-----II---~---<o b) Con el resultado del inciso a, resuelva VjV , a 100 Hz, 1 kHz, 2 kHz, 5 kHz y 10 kHz. J'
+ + grafique la curva resultante para e) rango de frecuencia de ) 00 Hz a 10 kHz. Use una escaia
logartmica.
v, e) Detennine la frecuencia de corte.
d) Trace las asntotas y localice el pumo a -3 dE.
e) Grafique la respuesta en frecuencia para V/V, y comprela con ios resultados del inciso b.
<>-------------~~----~o
12. Para la red de la figura 11.64:
. a) Detennine la expresin matemtica del ngulo por el cual V" se desfasa respecto a V"
Figura 11.64 Problemas 11, 12
b) Obtenga el ngulo de fase af = 100 Hz, 1 kHz. 2 kHz. 5 kHz y 10 kHz y grafique la CUrva
Y 32.
resultante para el rango de frecuencia de 100 Hz a 10kHz.
e) Detennine la frecuencia de corte.
d) Dibuje la respuesta en frecuencia de e para el mismo espectro de frecuencias del inciso b y
compare los resultados.
14 V
C w :: Spr el, =- i2 pF
Cw; ~ 8pF Cl~ == 40pF
C,.~ = 8 pF
5.6 ka
68 kl 0.47.uF
1---------11---------,----0 v,
0.82 kQ v.
~~~~F~'~------i Jl = 120
+
v, 'V - z,
10 ka
1.2 ka T 20f!F
J.J ka
1 ~
I
r~'
fi~110
+
V,\
'" Z
' 0.91 kO
16.8 ~F
4.7kn
14V
fi~ 100
0.1 ~F
v, ' " -- z,
."ili f-1"ill
1
Figura 11.67 Problemas 17 y 24.
* 18. Repita el problema 15 para la configuracin de base comn de la figura 11.68. No olvide que la
configuracin de base comn es un circuito no inversor cuando se considera el efecto Miller.
C" = 18 pF 4V -16V
Crn-= 24pF C w = 8 pF
C,.,.= 12pF
1.2kn 3.3 k!l
c w:, = lOpF
0.1 kO V IOJlF
+
V,
~~F'
'J.." - Z
.".
fi= 80
1'" .".
4.7 kO
Problemas 557
f 11.7 Respuesta a baja frecuencia, amplificador FET
19. Para la red de la figura 11.69:
a) Detennine VGS'J e Ov'
b) Encuentre g", y g""
e) Calcule la ganancia en la banda media para A, :::: VjV"
d) Resuelva Z.
el CalculeA. = V IV.
f) Detennin~ f L ' fL ; f L
g) Especifique l~ baja fr~cuencia de corte.
h) Trace las asntotas de la grfica de Bode definida en el inciso f
i) Grafique la respuesta a baja frecuencia del amplificador usando los resultados del inciso l
~~F
IDSS= 6 mA
Vp =-6V.rd =ooQ
+ 3.9 ka
V, ' \ , lMQ
Figura 11.69
26 Y 35.
Problemas 19, 20,
1
"" 20. Repita el anlisis del problema 19 con rd :::: 100 k.Q. Tiene algn impacto de alguna consecuencia
sobre los resultados? De ser as, cules elementos?
* 21. Repita el anlisis del problema 19 para la red de la figura 11.70. Qu efecto tuvo la configuracin
de divisor de voltaje sobre la impedancia de entrada y la ganancia Al, . comparada con el arreglo de
polarizacin de la figura 11.69?
2QV
e l\ := -1- pF C~.J :-= 8 pF
C.r;, ; : 6pf C~,:=. t2pF
eJ.,:=' JpF
)9 kQ
220 k
'oss= lOmA
Vp =--6V
+
v, '\,
-
z,
68 k!
2.2 kO,
).ki2
28. Calcule la ganancia de voltaje general de cuatro etapas idnticas de un amplificador, teniendo cada
una ganancia de 20.
29. Calcule la alta frecuencia de 3 dE general de un amplificador de cuatro etapas que tenga un valor
de etapa individual def2 = 2.5 MHz.
30. Un amplificador de cuatro etapas tiene una baja frecuencia de 3 dE para una etapa individual de
f 1 = 40 Hz. Cul es el valor de f 1 para este amplificador completo?
lOO
90
80
70
60
50
40
30
20
10
Figura 11.71 Problema 3l. O 2 3 4 t(~s)
5 6
Problemas 559
CAPTULO
Configuraciones
compuestas
12.1 INTRODUCCIN
En el presente captulo presentaremos varias conexiones de circuito que, aunque no son los
estndares de emisor comn, colector comn o base comn, son muy importantes, porque
todava se usan mucho tanto en circuitos discretos como integrados. La conexin en cascada
proporciona etapas en serie, pero en cambio, la conexin cascade pone un transistor sobre otro.
Estas fannas de conexin se localizan en circuitos prcticos. La conexin Darlington y la
q:mexin de par retroalimentado proporcionan varios transistores conectados para operar como
un solo transistor para un mejor funcionamiento, por lo general con mucha mayor ganancia de
corriente.
Si se usa la conexin CMOS, junto con transistores MOSFET incrementales, tanto tipo p
como tipo n, resulta un circuito que opera con muy poca potencia, mismos que tambin se
presenta en este captulo. Muchos de los ms recientes circuitos digitales utilizan circuitos
CMOS para pennitir operaciones porttiles con muy poca potencia de bateras, o para permitir
una densidad muy alta en circuitos integrados con la ms baja disipacin de potencia en el
pequeo espacio usado por un circuito integrado.
Los circuitos discretos y los integrados utilizan la conexin de fuente de corriente. La
conexin de espejo de corriente proporciona corriente constante a otros diversos circuitos. y es
muy importante en circuitos integrados lineales.
El amplificador diferencial es la parte bsica de los circuitos de los amplificadores
operacionales (que se tratarn por completo en el captulo 14). En este apartado se presenta la
conexin del circuito diferencial bsico y su operacin. Un circuito bipolar-JFET usado en los
le es la conexin BiFET, y a la conexin bipolar-MOSFET se le denomina una conexin
BiMOS. Ambas se utilizan en los circuitos integrados lineales.
(12.1 )
560
v
t------l(- t - - - - - j ( - --'
c, e,
~I---r---H Q,
c,
v,
R.\ I
Etapa 1 Etapa 2
(12.2)
(12,3)
La funcin principal de las etapas en cascada es una mayor ganancia global. Debido a que la
polarizacin de de y los clculos de ac para un amplificador en cascada siguen a aquellos
derivados de las etapas individuales. un ejemplo mostrar los diversos clculos para detenni-
oar la polarizacin de de y la operacin de ac.
+20 V
2,4 k1 2.4kQ
+----~f-----<::l V"
0.05 ~F
V, o---JI----t"--
10 mV 0.05 ~F
3JM1
1 +
!OO~F
3.3M1
... ...
Figura 12.2 Circuito de amplificador en cascada para el ejemplo 12.1.
+Vcc
Re, R, Rc ,!-
R, e, e,
( o V"
e,
V, o ) Q, Q,
R,
RE, res, + R,
RE].
+
..,.... es].
A, = (12.4)
Z, = R,IIR,II,6rc (12.5)
Calcule la ganancia de voltaje, voltaje de sal da, impedancia de entrada e impedancia de salida EJEMPLO 122
para el amplificador BlT en cascada de la figura 12.4. Calcule el voltaje de salida resultante si
se conecta una carga de 10 ka a la saIda.
'"!'10 V
9
15 k!l 2.21.:0
15 kQ
I V
III .uF lO.F
v, =: 25 ~lV ----ll'~--+-----I Ih200
1 l
1{) .uF
~"7kQ
~ l/...O
+ VkQ
1 kIl~I
I
+ .,.
Figura 12.4 Amplificador BJT con acoplamiento Re para el ejemplo 12.2.
~ ~
Solucin
El anlisis de la polarizacin da como resultado
VB = 4.7 V,
En el punto de polarizacin,
26 26
= - -= 6.5 Q
4.0
La ganancia de voltaje de la etapa 1 es,
A =
"
(2.2 kQ)II[15 kQ1I4.7 kQlI(200)(6.5 Q)]
=
6.5 Q
665.2 Q
= = -102.3
6.5 Q
Re 2.2 k.Q
A = - - =- = -338.46
" 6.50
para una ganancia de voltaje de
A,. = A"A" = (-102.3)(-338.46) = 34,624
El voltaje de salida es,
Vo = AYi = (34,624)(25 N) 0.866 V
La impedancia de entrada del amplificador es
Zo = Re = 2.2 kO
Si se conecta una carga de 10 kO a la salida del amplificador, el voltaje resultante a travs de la
carga es
RL 10 kO
VL = -Z-o-+=-R-- Vo = -2-.2-k-0-+-l-0-k-0- (0.866 V) = 0.71 V
L
Tambin puede usarse una combinacin de etapas con FET y BJT para proporcionar una
ganancia alta de voltaje, y una alta impedancia de entrada, como se seala en el siguiente
ejemplo.
EJEMPLO 123 Para el amplificador en cascada de la figura 12.5, utilice la polarizacin calculada en los ejem-
plos 12.1 y 12.2 para deducir la impedancia de entrada, impedancia de salida, ganancia de
voltaje y el voltaje de salida resultante.
+20 v
2.4 kQ 15 kQ 2.2 kQ
0.5~F
!----II(-- V"
0.5~F
Vi
'rnV = 10 mA
I DSS p= 200
0.05 )!F Vp =-4V
Z = 33MQ
Vee
1
Re
Q,
R8 ,
Vo
V, Q,
,
,
~RB2
~
f"lgura 12.6
...
RE
Configuracin cascode.
CE F}
":" "'="
l'
...
{
C=5~F
-o V .. ,
Q,
Solucin
El anlisis de la polarizacin usando los procedimientos del captulo 4, da como resultado
VB ,=4.9V.
La resistencia dinmica de cada transistor es
26 26
r, = - = - = 6.8 Q
lE 3.8
La ganancia de voltaje de la etapa 1 (emisor comn) es aproximadamente
Re = 1.8 kQ = 265
r, 6.8 Q
dando como resultado una ganancia total del amplificador cascade de
Como se esperaba, la etapa CE con una ganancia de:-l proporciona la mayor impedancia
de entrada de una etapa CE (superior a la de la etapa CB). Con una ganancia de voltaje de
solamente -1, la capacitancia Miner de entrada se mantiene muy pequea. Luego se propor-
ciona una ganancia de voltaje ms grande con la etapa CB, que da como resultado una ganan-
cia total grande (A, = -265).
e e
8
8---1
E E
Qu ganancia de corriente proporciona una conexin Darlngton con dos transistores idnti- EJEMPLO 12.5
cos cada uno de los cuales tiene una ganancia de corriente de f3 :; : 200?
Solucin
Ecuacin (12.8): /3D = /3' = (200)' = 40,000
Tipo 2N999
N~P-N con conexin Darlington
Transistor encapsulado de silicio
V aE Ic=lOOmA 1.8V
Figura 12_9 Informacin de
h
fE
(PD) Ic=lOmA 4000 especificaciones sobre el transistor
7000 70.000 Darlington en un encapsulado
Ic=IOOmA
(2N999).
Solucin
La corriente de base es
+18 Y
? 18 V - 1.6 V
Ecuacin (12.9): lB ~ 2.56 JlA
3.3 MQ + 8000(390 Q)
y el voltaje de la base es
390 n
Ecuacin (12.12): VB = 8 V + 1.6 V 9.6 V
Circuito equivalente en ac
En la figura 12.12 se muestra un circuito Darlington emisor-seguidor. La seal de entrada se
aplica a la base del transistor Darlington a travs del capacitar el' as como con la salida Vo
que se obtiene del emisor a travs del capacitar e2" En la figura 12.13 est el circuito equiva-
lente. El transistor Darlington se reemplaz por un circuito equivalente que comprende una
resistencia de entrada. ri' y una fuente de corriente de salida. {3db'
+Vec (+18 V)
C,
V, o~_ _)II--~--I
U.5
3.3
~F
RE
"In
~D = 8000
VRF. = 1.6 V
- Ir'
- 1"
Vi o----'------...---'_~
r,
I
~
"*'
f3D l,
I
C'I-l----<>0 V"
-
1"
V"
P
0.5 ~F RE
. RE
390 n
...
.l...
v.-v
, "
I , = (12.13)
r,
Debido a que (12.14)
(12.15)
Calcule la impedancia de entrada del circ.uito de la figura 12.12 si r i = 5 kO. EJEMPLO 12.7
Solucin
Ecuacin (12.15): Z, 3.3 MOII[5 kO + (8000)(390 O)] = 1.6 Mn
GANANCIA DE CORRIENTE
La corriente de salida a travs de RE es (vase la figura 12.13)
lo lo lb
A=-=--
1 Ji lb Ji
(12.16)
Solucin
IMPEDANCIA DE SAliDA
La impedancia ac de salida puede determinarse mediante el circuito que se muestra en la
figura 12.14a. La impedancia de salida vista por la carga R L se determina aplicando un voltaje,
Vo y midiendo la corriente lo (con la entrada V~ igual a cero). La figura 12.14b muestra esta
<
1" +v"- -
r,
r r
= Rllrll-' = - ' (12.17)
E 'f3 f3
D D
-- -- V, r,
1,
--
V,
t
Z Z"
'\ v, t f31) lb RE RL
~ ~ ... ...
(a)
r,
-- l' ,
I~
--
1,
t f3n 1"
i~...
V,
... ~
(b)
Solucin
5kO 5kQ
Ecuacin (12.17): 2" = 3900115 kOIl 8000 0.625 n
8000
GANANCIA DE VOLTAJE
La ganancia de voltaje para el circuito de la figura 12.12 puede detenninarse usando el
circuito equivalente de la figura 12.15. Dado que
v, = her + RE + f3DRE)
V,
por lo que ~, = (RE + f3vRE)
r , + (RE + f3vRE)
V RE + f3vRE
A,. " = = (12.18)
V, r, + (RE + f3nRE)
Solucin
390 O + (8000)(390 O)
A, = - - - - - - - - - - - = 0.998
5 kO + [390 Q + (8000)(390 Q)]
le I ~ Re
t~7Hl
\,'"
I
~
V,
-
----.----::=::--1 Q, ' ~/c, fi , = 140
'. t
1, , P. = SO
~
le, = lB:
2MQ ""$'"
+I El
Polarizacin
Los clculos de polarizacin que vienen a continuacin utilizan cada vez que es posible sim-
plificaciones prcticas, para proporcionar resultados ms simples. Para el lazo emisor base l
se obtiene
Vee - leRe - VEB , - IB,R E O
Vee - f3,f3/ B,Re - VES - IB,R B = O
La corriente de base es entonces
V cc - V
ENl
(lLI9)
RB T f3,f3,R e
La corriente de colector de Q 1 es
( 12.20)
EJEMPLO 12.11 Calcule las corrientes y voltajes de polarizacin de la figura 12.17 para que V" sea de la mitad
del voltaje de alimentacin (leRe = 9 V).
Solucin
18V-0.7V 17.3 V
lB = = ---- 4.45 lA
, 2MQ + (140)(180)(75 Q) 3.89x 106
Operacin en ac
El circuito equivalente en ac para el crcuito de la figura 12.17 est dibujado en la figura 12.18. El
circuito est dibujado primero en )a figura 12.18a para mostrar con detalle cada transistor y
la colQcacin de las resistencias de base y colector. El siguiente paso es volver a dibujarlo en la
figura 12.18b para permitir el anlisis.
--
BI cI B, e,
O~----~--~~--~
"l I I
+ /h2
RB E, I
I ... V"
1
Re
... J.,.
-- t
(a)
B,
, lh l
e,
,J,
c~---":------''V\I'v I o
IMPEDANCIA DE ENTRADA, Z;
La impedancia de entrada vista en la base del transistor Q se determina (vase la figura
12.18b) de la manera siguiente:
V, - Vu
rl
donde
por lo que
(12.21)
GANANCIA DE CORRIENTE, A
La ganancia de corriente puede determinarse de la manera siguiente:
I o = f3-ib~ - f3/b1 - !JI
= N/Vh,) - (1 + f3)l h , Z
lo
= f3f3,
lb,
Incluyendo R B , la ganancia de corriente es
(12.22)
IMPEDANCIA DE SALIDA, Zo
Puede obtenerse Zo aplicando un voltaje, Vo' con Vi igual a O. El anlisis que resulta
prueba que
r r. r.
R IIr 11-'-'11-" = -'-' (12.23)
e " f3 f3f3, f3f3 2
GANANCIA DE VOLTAJE, A,
El voltaje de salida Vo es
v()
= -1('"Re Z f3,f3,Ih
1 _ I
Re
Debido a que
v-v
, o
r
"
Vo
v() = V ( - Ib r I 1I
=V 1
- ---r 1 I
f3f3 2Rc
(12.24)
EJEMPLO ]2,12 Calcule, a partir del circuito ac, los valores de Z, Zo' A y A, para el circuito de la figura 12.17.
Suponga que r = 3 kQ.
"
Solucin
Z, = RBII(r, + f3J32Rc) = 2 MQII[3 kQ + (140)(180)(75 Q)]
Z 974kQ
A, = f3f3 RB
_ _O - - = (140)(180)( 2 MQ '\
2
R B + Z, 2MQ + 974kQJ
= 3.7 x lO.
f3 1f32Rc (140)(180)(75 Q)
y A, ~ ~
= 0.9984 ~ 1
El ejemplo 12.12 muestra que la conexin del par retroalimentado proporciona una operacin
con ganancia de voltaje muy cercana a 1 (al igual que con un emisor seguidor Darlington).
muy alta ganancia de corriente. muy baja impedancia de salida y alta impedancia de entrada. -;"-'!,'nn
tario. o CMOS. usa estos transistores de tipo opuesto (o complementario). La entrada, Vi> se
aplica para ambas compuertas, y la salida se toma de los drenajes conectados. Antes de pasar
a la operacin del circuito CMOS. revisemos la operacin de los transistores MOSFET
incrementales. i~ '9 s Q
"MOS
\AVGS~-5V
AVGS=OV
JI) "= o (el dispositivo est apagado)
\ AVcs::::+SV
ID"" est presente (el
dispositivo est encendido)
ID'" estJ presente
(el di:.positivo
\
A VC;s::: V
ID"" O (el dispositivo
Figura ]2.20 Caractersticas del
MOSFET incremental indicando
e~t encendido) est apagado) las condiciones de encendido y
(a) (h) apagado: a) nMOS; b) pMOS.
VDD V DD
Q,(pMOS)
Ves
/
=ovt;J (+5 V)
S Q,lpMOS)
G Encendido G Apagado
~V"=+5V }--v,,=ov
1
V, = +5 V -----4
~
G
VGS=OV~
S
Q,lnMOS)
Apagado
"
G 1
! S
Q,(nMOS)
Encendido
V Gs =+5V
ENTRADA DE O y
Cuando se aplica OY como entrada al circuito CMOS, proporciona OY a ambas compuer-
tas nMOS y pMOS. La figura 12.21a muestra que
ENTRADA DE +5 V
Cuando Vi = +5 Y proporciona +5 Y a ambas compuertas. La figura 12.21b muestra que
~(V) Q, Q, v, (V)
O Apagado Encendido +5
+5 Encendido Apagado O
Fuente de Fuente de
voltaje prctica voltaje ldeal
(a)
r- ~o
R 1 t
LI_~o
Fuente de Fuente de
corriente prctica corriente ideal
figura 12.22 Fuentes de voltaje
(b) y <::orriente.
Una fuente de corriente ideal suministra una corriente constante, sin importar la carga que
est conectada a ella. Existen muchos usos en electrnica para UD circuito que proporciona una co-
rriente constante a una impedancia muy alta. Los circuitos de corriente constante pueden
construirse si se utilizan dispositivos FET, dispositivos bipolares y una combinacin de es-
tos componentes. Hay circuitos que se usan en forma discreta y otros ms adecuados para
operacin en circutos integrados. Consideraremos algunas fonnas de ambos tipos en esta
seccin y en la seccin 12.8.
Por tanto, el dispositivo opera como una fuente de corriente con un valor de lOmA. Aunque el
JFET real tiene una resistencia de salida, la fuente de corriente ideal seria una fuente de 10 mA,
como se muestra en la figura 12.23.
RD
1.2 kO
t----\:"
los.\ = 4 mA
\//-' = ~3.5 V
Solucin
Debido a que Ves =O V.ID = I DSS = 4 mA.
a) V" = VDD - IvRD = 18 V - (4 mA)(1.2 kQ) = 13.2 V
b) V" = VDO - IDR D ~ 18 V - (4 mA)(3.3 kQ) = 4.8 V
Observe que el voltaje de salida cambia con R D , pero la corriente a travs de R[) es 4 roA.
debido a que el JFET opera como una fuente de corriente constante.
VE - (-VE")
... con lE = le (12.25)
RE
Figura 12.25 Fuente de corriente
constante discreta. donde le es la corriente constante proporcionada por el circuito de la figura 12.25.
= -10.7 V
k"~ = -10 V
5.1 kQ
VE = VB - 0.7V - 0.7 V
2kQ
5. i
VE - (-Va') -10.7 V - (-20 V)
I lE ~
1 -20 v
Figura 12.26 Fuente de corriente
=
9.3 V
2kQ
RE
4.6SmA
2kQ
(12.26)
Un punto principal a considerar es que la corriente constante depende del voltaje del diodo
Zener. el cual permanece constante y la resistt::ncia del emisor RE" El voltaje de la alimentacin
Vt.E no tiene efecto sobre el valor de l.
~I
+
6.2 v
2.2 kQ
1.8kQ
Q2
un lado del circuito. El circuito es en particular adecuado para la fabricacin de le. debido a
que requiere que los transistores utilizados tengan idnticas cadas de voltaje base-emisor e
idnticos valores de beta. Los mejores resultados se logran cuando los transistores se fonnan al
mismo tiempo en la fabricacin dellC. En la figura 12.29 la corriente Ix del transistor Q yel
resistor Rx se refleja en la corriente 1 a travs del transistor Q2'
Las corrientes Ix e 1 pueden obtenerse utilizando las corrientes de circuito listadas en la
figura 12.30. Suponemos que la corriente de emisor (lE) para ambos transistores es la misma
(Q y Q2' siendo fabricados uno junto a otro en el mismo microcircuito). Las dos corrientes de
base del transistor son aproximadamente
le ~ le
Por ltimo. la corriente a travs del resistor Rx' Ix es
(12.27)
la corriente Ix que fijan Vce y Rx se refleja (o es un "espejo") en la corriente del colector de Q,.
Se dice que el transistor
es un transistor conectado como diodo, debido a que la base y
el colector estn conectados juntos (en corto).
+vcc
IX~ Rx
ht t 2;E
Q
lE t ...
.-
lE
~
--
lE
~
Q,
+12 V
1.1 k!1
~
Solucin
12V-0.7V
Ecuacin (12.27): = = 10.27 mA
1.1 kQ
Q,
Solucin
La corriente Ix es
Por tanto,
6 V - 0.7 V
I ~ Ix = = = 4.08mA
1.3 kQ
1=IE=lx
De nuevo, vemos que la corriente de salida 1 es un "reflejo" del valor de la corriente que se fij
a travs de Rx'
La figura 12.34 muestra otra forma de reflejo de corriente. El JFET proporciona una co-
rrient constante de valor 1DSS' Esta corriente se refleja, dando como resultado una corriente a
travs de Q2 del mismo valor:
+vcc
+V
Ix ~ Rx
~I t IDSS
IE/~
---- Q3
Ql
~l
lE ~
Q, Q, Q, Q,
...
Figura 12.33 Circuito reflejo de corriente Figura 12.34 Conexin de espejo de corriente.
con impedancia de salida ms alta.
Si se aplica una seal a alguna entrada, estando la otra entrada conectada a tierra, a dicha
operacin se le llama con una sola terminal.
Si se aplican dos seales de entrada de polaridad opuesta, a la operacin se le llama de
doble terminal.
Si se aplica la misma entrada a ambas entradas, a la operacin se le llama de modo comn.
En la operacin de una sola tenninal se aplica una sola seal de entrada. Sin embargo,
debido a la conexin de emisor comn, la seal de entrada opera en ambos transistores dando
como resultado una salida en ambos colectores.
Polarizacin
Consideremos primero la operacin de polarizacin del circuito de la figura 12.35, Con entra-
das de ac que se obtuvieron de fuentes de voltaje. el voltaje dc en cada entrada est esencial-
mente conectado a O V como se muestra en la figura 12.36. Con cada voltaje de base a O V, el
voltaje de polarizacin del emisor comn es
\'11::= () V
lE
le = le = - (12.29)
1 2 2
(12.30)
EJEMPLO 12.18 Calcule los voltajes y corrientes de de del circuito de la figura 12.37.
+9v
3.9kQ 3.9kQ
VOl V"2
Q Q2
V'I 'E
V'2
3.3 kQ
Solucin
9V - 0.7 V
Ecuacin (12.28): 2.5mA
3.3 kQ
I
V
'"
Q,
B,
.....
\ e,
v"' VOl
e, ~ B,
,
~ ~
", /3Jbl /3: lb~ "
Re Re
V"
'..."
,
E, ~t{e, le, t ... E,
'V
!
..l,.
V,::,
--
(1 + (3 1) 1"1
R:
-
(l + f3z)I~
+vcc
Q, Q,
V
"
base puede calcularse utilizando la ecuacin de la LVK (ley de voltaje de Kirchhoff) en la base
1 de la entrada. Si se supone que los dos transistores estn bien pareados
lb, ~
lb, ~
lb
r. ~ r ~ r,
" "
Con RE muy grande (idealmente infinito), el circuito para obtener la ecuacin de la LVK se
simplifica al de la figura 12.42, del cual podemos escribir
V1] - lbr.I - lbr I ~ O
V
por lo que l b -- - "
2r,
Si tambin suponemos que
V
entonces fJ-'-'
2r,
y la magnitud del voltaje de salida en ambos colectores es
Vi f3R e
Vo ~ leRe ~ fJ-' Re ~ - Vi
2r 1 2fJr,
por lo que la magnitud de la ganancia de voltaje de una sola terminal en uno u otro colector es
(12.31)
+
v" "v
586
1
Figura 12.42
calcular 'b"
Circuito parcial para
Calcule el voltaje de salida en una sola tennina!, V(I l' para el circuito de la figura 12.43. EJEMPLO 12.19
+9 V
43 ka
-9 V
Solucin
Los clculos de polarizacin proporcionan
9V - 0.7V
= 193 ;.A
43kO
La corriente del colector es entonces
lE
= 96.5 f.JA
2
El valor de re es
26
r ,. = " 2690
0.0965
La magnitud de la ganancia de voltaje ac puede calcularse utilizando la ecuacin (12.31):
(47 kQ)
= 87.4
2(269 O)
la cual proporciona un voltaje ac de salida de magnitud
V" = AYi = (87.4)(2mV) = 174.8mV = O.175V
(12.32)
r.,
[3V;Rc
Vo = / cR e = [3/"R e = ---'----'-"----
r, + 2([3 + J)R E
proporcionando una ganancia de voltaje de magnitud de
(J2.33)
+vcc
Re
Q, Q,
-1,
--
(~+\) 1,
2(/3+\) I,t
I
Solucin
75(47 ka)
Ecuacin (12.33): 0.54
20 ka + 2(76)(43 ka)
Re Re
RI
+9 V
o
Vi '\
Q,
1 R,
8.2 kD. 5.1 kQ
r,:=200kD.
fJ, = 75
-y v
Solucin
Usando RE; ro ; 200 kQ da
75(10 kQ)
A, ; ;--~~-- 24.7 X }()-3
ri + 2(/3 + J)R E 11 kQ + 2(76)(200 kQ)
Entrada -
~+V
VI NI N2 AC VOLTAGE
p. ej.,
VI 2 AC JOMV Vi = JO mV (ac)
.AC UN NS FS FE
p. ej.,
.AC UN JOKH IOKH (Ji = 10 kHz)
Para especificar la salida: Habiendo solicitado el anlisis en ac, se puede incluir una
Hnea de impresin que liste los voltajes o corrientes del circuito deseados. La forma de la lnea
de impresin es
.PRINT AC VOLTAGE_UST
p. ej.,
.PRINT AC V(1) V(6) I(RO) V(3,4)
NEAS DE MODELO
1. Para un dispositivo BJT la lnea de modelo incluye la beta del dispositivo .
p. ej.,
.MOOEL TRANI NPN (BF = 200)
p. ej.,
.MOOEL FET3 NJF VTO = -4 BETA = 0.625E-3
VOLTAGE:
._ SOURCE CURRENTS
CURIU!NT
VDD -5.561E-03
TOTAL POWER DISSIPATION l.llE-Ol ~TTS
--
MOllE!.
'0
VOS
VDS
OPERA'l'INC POINT INFORMATIOH
J1
"""
2.78E-03
"l. 89t+OO
1.l4E+Ol
2.6.4E-03
-.....
J2
2.1SE-Ol
-l.89E+OO
1.14E+01
2.UE-03
.* JFETS
""
-_.* AC ANALYSIS TZKPERATURE 27~OOO DEG e
FREQ V(l) V(3} V(6} V(')
1.OOOE+04 1.000E-02 6.323E-02 3. 992E-01 3.9921-01 Agura 12.52 Salida del PSpice
para el circuito de la fgura 12.53.
VDD (+20V)
8
I DDS = 10 roA
V p = -4 V
RD , RD,
2.4ill 2.4 ill
e, e, 9
3
O.05~F 6 O.05!1F
e, 2 5
Q, Q,
O.05~F
4 7
RL
lMQ
V; RG,
'\, RG,
lOmV
1
3.3 M.Q
.".
R"
680Q
I~~!1F o
3.3MQ
RS2
680Q
1 C'2
J(Xl~F
Resultados ac:
V(3) 6.323 x 10-2
Av] = = = 6.3 (--'>.2 en el ejemplo 12.1)
VO) I x 10-2
V(6) 3.992 x 10- 1
A = = = 6.3 (--'>.2 en el ejemplo 12.1)
" V(3) 6.323 x 10-2
V = V(9) =3.992 x 10- 1 = 399 mV (V" = 384 mV en el ejemplo 12.1)
"
La ganancia de voltaje ac y el voltaje ac de salida que se obtuvieron en el ejemplo 12.1, Y
los clculos utilizando PSpice se comparan muy bien. Recuerde que PSpice usa un modelo
ms sofisticado que el del ejemplo 12.1; Y que todos los pasos en PSpice se ejecutan con ms
cifras decimales, haciendo que los resultados sean un poco diferentes.
VOD~
~273~
20V -=- R02
~C1 1 "
.0 .
0.05uF
~
0165ur
Vi
10mV ~ RG2 RL
RGl
3.3MEG
RS1 e51 I RS2 10k Figura 12.54 Circuito del centro
680 20u r -'-- 3.3MEG 680 ~20uF de diseo para analizar un
amplificador JFET de dos etapas .
';2K~alSl-X
NJf
~;~=~~;;!
20.COCC, :3.2730
~.$oc6': :C'7.')E-D6
('W OC05'; :::.CC00 ':.0000
(SN-OOO-";. ::>.2730 1. 9061
(SN~0009;
VccC+20 V)
8
I DDS =10 mA
Rc , R, Rc ,
Vp =
-4 V
6
3 1O~ IO~F
e, 5
2
Q, Q,
1O~ /3= 200 P= 200
4 7 Re
IMO
R,
25
Vi
~V
'\, 4.7kO
R,
4.7kO
es,
I~~~F
RE, RE,
1 lkO
.,..
Ftgura 12.57 Circuito para el programa 2 de PSpice.
o 'r ...
IkO I2O~F
.... .,..
VB
o
= 4.7 V, v,'0 = 4.0 V,
lB = 19.9 !lA
le = 3.98 mA ([3 = lellB = 3.98 mAlI9.9!lA = 200)
V8E = 0.7 V
Resultados de ac:
Otra comparacin de los resultados que se ohtuvieron con los dos mtodos con los que se
puede hacer, involucra a r, a partir del listado PSpice
Esta es la impedancia de entrada viendo hacia la base del BJT. Debido a que
RPI = r, = [3r,
podemos escribir
r, 1.3 X 103
re ::;: - :::; ;;;: 6,5 .Q
[3 200
Ejecute una simulacin para obtener el archivo de salida FIGI2-59.0UT. En la figura 12.59 se
proporciona una versin editada. Compare los valores de polarizacin que se obtuvieron gra-
cias al uso del esquema y a los de la figura 12.57. utilizando la versin del DOS de PSpice (Ver.
6.0). Compare tambin las magnitudes de seal que se encontraron usando ambos mtodos.
Los resultados se comparan bien.
vcc +,---------t----ooD"~--------------~------,
2DV ~ R81 2.2k
1Sk
C; 4 6535
RB2
4.7
RS1
1k CS1
084
4.7k
~! CS2
~ ,"k'"
RL
1 Dk
--r- 20u r
20ur
Figura 12.58 Circuito del centro de diseo para analizar un amplificador BJT de dos etapas.
CI~CUIT DESCRlPTION
Cascadcd BJT Amplificr
11.11.
Q_Ql $1'_0002 $N 0001 SN 0003 Q2N3904-X
R RDl $N 0004 SN-0002 2.2k
R-RSl $N~OOOJ o Ti(
R-RBl $N-0004 $N 0001 Sk
R-RB2 $N-OOOl o 4.7le.
e-esl $N-0003 o 20uf
e-el $N-0002 $N 0005
'"F
c-ei $N-0006 $N-OOOl lUF'
V-+20
Q::::02
$N:0004
Oc 20
SR 0007 $N 0005 Sil! 0008 Q2N390-'-X
R R02 $N-0004 $N-0007 2.2k
R-M2 SN:0008 o 1k
R-RB3 $N 0004 $N 0005
R-RB4
e-cs2
SN-0005 o 4.7k
$N:0008 o 20uF
'"
e-e2 $N 0007 $N 00P9 lUF
R-RL SN-0009 o IOk
V-Vi $N:0006 o De o AC 25uV
+SIN o 25uV 1kHz o o o
.PRIN'T AC VK(!$N_OC091) VM( [$li_0006]) VM( [SN_OOOSJ)
11.
NOOE VOLTAGE NODE VOLTAGE
($N Oa01} 4..652.0 ($N 0002) l1.3790
($R-0003) 3.9519 ($N-00Q4) 20.0000
(SN-OOOS) .; .6520 CS-N-0006) 0.0000
($N-0007) 11.3790 ($t(0008) 3.9519
($N::::0009) 0.0000
FREO VM($N 0009) VM($N 0006) \'MeSH 0005)
Figura 12.59 El listado Hg. 12~58.
1.000E~O) 2.367[-01 2.500E-05 1.460E-03
OUT (editado).
Darlington Acplifier
.... CIRCUIT DE:SCRIP'l'ION
+Vcc (18 V)
RB
3.3 Mn.
e, 2 p, =f!, =89.4 (PD =8000)
0.5 ~F
Q,
V,
lOOrnV 40.5C~2F '''5
RL
MQ
o
Figura 12.61 Circuito para el programa 3 de PSpice.
"*"
12.11 Anlisis por computadora 599
Polarizacin:
lB, = 229 jiA, le, = 20.4 mA (f32 = 20.4 mN229 !lA = 89.1)
Es difcil forzar el modelo de transistor PSpice para que coincida exactamente con el
modelo de transistor ideal usado en la figura 12.12. Observe que los resultados de PSpice
proporcionan
V BE , = 0.736 V, V BE , = 0.852 V
mientras que el modelo utilizado en la figura 12.12 especifica VBE (D) = 1.6 V (casi lo
mismo que 0.736 V + 0.852 V).
Operacin en ac; para una entrada de Vi = 100 m V, la salida en el listado del PSpice es
en tanto que los resultados del ejemplo 12.10 ofrecen A, = 0.998. que est bastante cerca.
VD050SV
1I15125PX
1122100101
.KOOEL PM PItOS (V'l'O--2V)
.MODa. 10( RIIOS (V'1"O-2V)
Vl'105V
.De VI o 5 5
.PlUM oc V(2)
.OP1'IORS lfOPAGE
.EIII>
MOSPET MOOEL PARIB"rERS
VTO
PK
PIlOS
-2
JO(
_s
2
KP 20.00DDOOE-06 20.000000g-06
oc TRAHsY2R CURVES
VI V(2)
Figura 12.62 Salida PSpice para O.OOOE+OO 5.000E+OO
5.000E+OO 8.3fiOE-08
el circuito de la figura 12.63.
de OVa un valor dc de +5 V. el voltaje de salida calculado se lista con el programa PSpice. Esta
variacin de voltaje de entrada la proporciona la lnea
.De VI O 5 5
que vara VI desde O a 5 V con un valor final de 5 V. El listado ofrece los datos de salida
VI " 5 V V(2) ~ OV
se demuestra que el circuito opera como un inversor lgico, ya que proporciona el voltaje de
salida opuesto.
+18 V
2.2 kn 2.2 kn
0.05 lF
U.05 )lF
V
20mV
IOMn IOMl
390n 390n
i
? ... ...
Figura 12.64 Problema.s 15, 30~31.
2. Para el amplificador en cascada JFET de la figura 12.64, utilizando JFET idnticos con IDSS ==
8 mAy Vp = -4.5 Y, calcule la ganancia de voltaje en cada etapa, la ganancia general del amplificador
y el voltaje de salida V o .
Problemas 60l
3. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones 1DSS = 12 mA y Vp = -3 Y, calcule la polarizacin resultante de cada etapa.
4. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones 1DSS = 12 mA y V p = -3 Y Y y(", ::: 25 pS, calcule la ganancia de voltaje
resultante para cada etapa, la ganancia de voltaje general y el voltaje de salida V o '
5. Para el amplificador en cascada de la figura 12.64. utilizando JFET con especificaciones I Dss = 12
mAy Vp = -3 Y YYo" = 25 pS. calcule la impedancia de entrada del circuito (Z) y la impedancia de
salida (Z).
6. Para el amplificador en cascada BJT de la figura 12.65. calcule los voltajes de polarizacin dc y la
corriente de colector para cada etapa.
+15 V
6.2kQ 6.2k!1
1.5kQ 1.5kQ
+lOV
0.05 ~F
= 6 roA
---11--r-~'"
1D55
V;.
2mV Vp =-3V p= 150
1
lOM!1 8.2kQ
+
330n
lOO~F 2.2kQ
Vs:: y Ve:' I
-+-20 V
1.5 kQ
7.5 kQ
50 >'
.r 6.2 kQ
Q,
P=200
1O>'
V -----.I,I--~--I Q,
lO~V -1
p= 200
3.9kU
1kQ
*' 13. Para el circuito del amplificador cascode de la figura 12.67. deduzca la ganancia de voltaje. A". y el
voltaje de salida. Vo .
14. Calcule el voltaje de ac a travs de una carga de 10 kQ conectada a la salida del circuito de la figura
\2.67.
+16 V
2.4MQ
0.1 ~F
V,~
120rnV
---"',,1;1 --L----1'" Q, (~D =60(0)
VsE =1.6V
+:1 oV"
20J-lF
510 Q
* 16. Para el circuito de la figura 12.68, calcule la ganancia de voltaje del amplificador.
Problemas 603
12.5 Par relroalimentado
17. Para el circuito del par retroalimentado de la figura 12.69, calcule los valores de polarizacin de de
V B , Vc~elc
+16 V
loan
___--+---1{---- ~,
v -----}I--r---l
120rnV ~, = 160
~, = 200
l.5MO:
QI
v,
.... +5V Q,
v, ---+-~-----'
VI V2 V,
QV QV
QV +5V
+5V QV
+5V +5V
~1 ~1
fi= 100 fi = 200
2kn
+
4.3 kQ J.5kQ 5.1 V
4.3 kQ J.8kQ J.2kQ
-18 V -12 V
Figura 12.71 Problema 21. Figura 12.12 Problema 22. Figura 12.73 Problema 23.
+18 V I
~ 2mA 2.4 kQ
2kQ
Q, r---c
fi= 250 ;
Q3
p= 200
Figura 12.74 Problema 24. Figura 12.75 Problema 25.
+15 V
4.7kQ
Problemas 605
27. Haga un clculo de los valores de polarizacin dc de le y Ve para los transistores pareados de la
figura 12.77.
* 28. Calcule V o en el circuito de la figura 12.78.
* 29. Realice un clculo de V" en el circuito de la figura 12.79.
+18 V
18kQ 18 kQ
+12 V
V'I----I I----v,::'
t---- v"
~ 2mA
+------v"
V, = -12 V
2mV
Figura 12.79 Problema 29.
33 kQ
Tcnicas de fabricacin
de circuitos discretos
e integrados
13.1 INTRODUCCIN
Las tcnicas aplicadas a la fabricacin de dispositivos semiconductores estn siendo
continuamente revisadas, modificadas y mejoradas. En aos recientes, se ha hecho nfasis
principalmente en aumentar la tasa de rendimiento (cantidad de elementos buenos en un lote),
expandir los niveles de automatizacin (menor necesidad de mano de obra) y aumentar los
niveles de densidad. La secuencia de pasos para la fabricacin de unidades discretas (elementos
solos) o circuitos integrados (le) (microcir<:uitos de alta densidad con millones de elementos)
no ha cambiado dramticamente. Sin embargo, la forma de hacer cada paso ha experimentado
un cambio radical en la ltima dcada.
Este captulo est diseado simplemente para desarrollar una imagen general del ciclo de
produccin para los circuitos discretos e integrados (lC)~ presenta algunas de las fases ms
Jac).;. Sto Clair Kilby. inventor del circuito
mportantes de produccin y la tenninologa que se aplica. Un anlisis ms detallado de cualquier
integrado y coinventor de la calculadora
paso del ciclo requerira de todo un libro. electrnica de pilas. (Cortesa de Texas
Instruments. lnc.)
Clair Kilby naci en Jefferson. Missouri,
1923.
M.S. de la Universidad de WisCDnsin.
13.2 MATERIALES SEMICONDUCTORES, Director de Ingeniera y Tecnologa.
Si, Ge y GaAs Grupo de componentes. Texas
Instruments.
Miembro de la IEEE.
El primer paso en la fabricacin de algn dispositivo semiconductor es obtener materiales Tiene ms de 60 patentes en Estados
Unidos.
semiconductores del nivel de pureza deseado. como el silicio. gennanio y arseniuro de galio.
En la actualidad se requieren niveles de impureza de menos de una parte por mil millones (1 en
1,000,000,000) para la fabricacin de la mayora de los dispositivos semiconductores.
Las materias primas se sujetan primero a una serie de reacciones qumicas y a un proceso de
refinacin por zona para formar un cristal policristalino del nivel de pureza que se desea. Los
tomos de un cristal policristalino estn acomodados en forma aleatoria. mientras que en el cristal
nico, los tomos estn acomodados en una red cristalina geomtrica, simtrica y uniforme.
El aparato para refinacin por zona de la figura 13.1 consiste de un recipiente (bote) de
grafito o cuarzo, para tener la contamnacin mnima, un tubo contenedor de cuarzo y un juego
de bobinas de induccin de RF (radiofrecuencia). Las bobinas o el bote deben ser movibles a lo
largo de la longitud del tubo de cuarzo. Se obtendr el mismo resultado en cualquier caso,
aunque aqu se presenta el mtodo de las bobinas mviles porque parece ser el ms comn. El El primer circuito integrado. un oSI:ilador
interior del tubo contenedor de cuarzo est lleno con un gas inerte (con poca o ninguna reaccn de corrimiento de fase inventado por
qumica) o al vaco, para reducir ms la posibilidad de contaminacin. En el proceso de Jaek S. Kilby en 1958. (Cortesa de
Texas Instruments, Ine.)
refinacin por zona se pone en el bote una barra de silicio con las bobinas en un extremo de la
barra, como se muestra en la figura 13.1. Luego se aplica la seal de radiofrecuencia a la bobina,
la cual induce un flujo de carga (corrientes parsitas) en el lingote de silicio.Se aumenta la
607
Bobinas de
calentamiemo Tubo contenedor de cuarzo
por induccin ~ ~ Gas inerte o vado
Bote de grafito
Figura 13.1
Silicio de
alta pureza
--
MOllim\en\o
de las bobinas
magnitud de estas corrientes hasta que se desarrolla suficiente calor para fundir esa regin del
material semiconductor. Las impurezas del lingote entrarn en un estado ms lquido que
el material semiconductor que las rodea. Si las bobinas de induccin de la figura 13.1 se mueven
lentamente hacia la derecha para inducir la fusin de la regin vecina, las impurezas "ms
fluidizas" "seguirn" a la regin fundida. El resultado neto es que un gran porcentaje' de las
impurezas aparecern al extremo derecho del lingote cuando las bobinas de induccin hayan
llegado a ese extremo. Este lado de la pieza con impurezas puede despus cortarse y se repite
el proceso completo hasta que se llega al nivel de pureza deseado.
El siguiente paso en la secuencia de fabricacin es la fonnacin de un solo cristal de
gennanio o silicio. Esto se logra. por lo general, usando la tcnica Czochralski; la figura 13.2a
muestra el aparato empleado por esta tcnica. El material policristalino primero se transfonna
en un estado fundido por medio de bobinas de induccin. Luego se sumerge una "semilla" de
J
_' Llenado con argn
--t1-,MOlO<
despus Il.e la e"l<l.cu<\cin
Barr3 de estiramiento
/' rotativa
/" Cua soporte
Mirilla - SemiJla
, A
Cuello
(b)
" Crisol de sl1ice
Camisa
enfriada J Bobinas de calentamiento
por agua
Susceptor de carbn
Silicio
"fundido" Eje del susceplor
Crecimiento de la unin
Los diodos de este tipo se forman durante el proceso de estiramiento de cristal Czochralski. Se
./"'"' Barra de estiramiento
pueden aadir altemadarnente impurezas tipo p y n al material semiconductor fundido en el del cristal
crisol, y da como resultado una unin p-n cuando el cristal se estira como se indica en la figura
"Semilla"
13.3. Despus de rebanar, el dispositivo de rea grande puede cortarse en grandes cantidades
(a veces miles) de diodos semiconductores de rea ms pequea. El rea de los diodos de unin
Uninp-n
por crecimiento es lo suficientemente grande para manejar altas corrientes (y por tanto tener
valores nominales de potencia altos). Sin embargo, el rea grande introducir efectos capacitivos
indeseables en la unin. Proceso de
"rebanado"
Aleacin ~undida
El proceso de aleacin dar como resultado un diodo semiconductor del tipo de unin que
Figura 13.3 Diodo de
tambin tendr un alto valor nominal de corriente y PIV grande. Sin embargo, la capacitancia crecimiento de unin.
de la unin es tambin grande. porque el rea de unin tambin es grande.
La unin p-n se forma poniendo primero una impureza tipo p en un sustrato tipo n y
calentando ambos hasta que sucede la licuefaccin y los dos materiales se juntan (figura 13.4),
El resultado es una aleacin que cuando se enfra produce una unin p-n en la frontera entre la
aleacin y el sustrato. Los papeles que desempean los materiales tipo 11 y P pueden
intercambiarse.
Material
"po~ 1
J s, 'p",a ,,oe
Unin p-n
-----.. ~ --r -+
J ~
'-:mato tipo n Figura 13.4 Diodo por el proceso de aleacin.
Difusin
El proceso de difusin para fonnar diodos semiconductores de unin puede emplear difusin
slida o gaseosa. Este proceso requiere ms tiempo que el proceso de aleacin, pero es
relativamente barato y puede controlarse con mucha ms precisin, La difusin es un proceso
por el cual una alta concentracin de partculas se "difunde" en una regin que la rodea con
menor concentracin. La principal diferencia entre los procesos de difusin y aleacin es el
hecho de que no se llega a la licuefaccin en el proceso de difusin. Solamente se aplica calor
en el proceso de difusin para incrementar la actividad de los elementos involucrados.
~".\\ 1; ----.", \ ~ 1;
Depsito
de Indio Sustrato Atmsfera gaseosa
con partculas de
tipo n I Indio
Indio
'"removido"
~ Proceso
de corte
* ProcesO
de corte
Crecimiento epitaxial
El trmino epitaxiaf se deriva de las palabras griegas epi, que significa "sobre", y taxis, que
significa "arreglo". Una oblea base de material n+ se conecta a un conductor metlico, tal como
se muestra en la figura 13.6. La n+ indica un nivel de dopado muy alto para una caracterstica
de resistencia reducida. Su propsito es actuar como una extensin semiconductora del con-
ductor y no como el material tipo n de la unin p-n. La capa tipo n se depositar sobre esta capa
usando un proceso de difusin, como lo indica la figura 13.6. Esta tcnica de utilizar una base n+
da al fabricante ventajas definitivas de diseno. Luego se aplica el silicio tipo p usando una tc-
nica de difusin y se agrega el conector metlico del nodo, tal como se muestra en la figura 13.6.
(regin aislante)
Difusin
El mtodo de fabricacin que ms se utiliza en la actualidad es la tcnica de difusin, El
proceso bsico se present en el anlisis de la fabricacin de diodos semiconductores. La " Fundido
tcnica de difusin se emplea en la produccin de transistores en meseta y planares, donde
Figura 13.8 Transistor de
cada uno de ellos puede ser de tipo de difusin O epitaxial, crecimiento de la unin.
En el transistor pnp en meseta de difusin, el primer proceso es una difusin tipo n en una
oblea tipo p, como se aprecia en la figura 13.9, para fonnar la regin de la base. Luego, se
difunde o se une en aleaCn el emisor tipo p a la base tipo n. Despus se hace una corrosin
para reducir la capacitancia de la unin del colector. El trmino "meseta" se deriva de su
similitud con la formacin geogrfica. Como se dijo anteriormente en el estudio sobre la
fabricacin de diodos, la tcnica de difusin permite un control muy preciso de los niveles de
dopado y el espesor de las diversas regiones.
Atmsfera gaseosa
con impurezas tipo n
E B
=,'---,.\\) J,;
i~
/' ) / I ) \
p
#;1
---'"- -'
-----;
~1/4Pulg~1 !
"~"
Hoja recubierta
de diamante
Cuchilla
cortadora rotati va
Bloque de
soporte para
el lingote
(a) (b)
Figura 13.13 Rebanado del lingote monocristal en obleas. (Cortesa de Texas lnstruments, lne.)
Disposicin del
circuito
1 b
Proceso de Mascanllas (2) I
Ohlea de Limpieza difusin Mascanlla de Mascanlla Mascanlla de contactos e DleJectnCOs PaslvaclOn
silicio y pulido cpitaxia\ aislam\ent~ de bas.e de emisor imerconexin entre capas fin<.ll
Microcircuito
L.,m!m~~~m!)-..;.:indi:dU~~O--.O
Pruebas Coney Ensamble en Soldadura del Prueba
fragmentacin encapsulado encapsulado final
actual proceso de implantacin de iones para cada fase es similar al que se aplica en la fabrica-
cin de transistores por difusin. La ltima mascarilla de la serie controlar la colocacin del
patrn conductor que interconecta los diversos elementos. Luego la oblea pasa por varios pro-
cedimientos de prueba, es fragmentada y separada en microcircuitos individuales, encapsulada
y ensamblada como se indica. En la figura 13.15 aparece una oblea de silicio procesada. La
oblea original puede ser de 4 a 8 pulgadas de dimetro. El tamao de cada microcircuito deter-
.3,
.
)
;
~.
...r:: ..._ _ _...... --- ---
-----::_-11!I115~m
8).1m Diodo
Oblea de le
Dimensiones
Oblea de silicio procesada con re tpicas de elementos
difundidos
Figura 13.15 Oblea de IC monoltico procesada con las dimensiones relativas de los diversos
elementos_
Procesamiento
Procesamiento
"(2S?"l
....
. (30%)
. . ~;{
Encapsulado
(40%)
Encapsulado
(65%)
diferente. Es en esta capa epitaxial delgada en donde sern difundidos los elementos activos y
pasivos. El rea tipo p es esencialmente una estructura de soporte y aade algn grosor a la
estructura para aumentar su resistencia y permitir un manejo ms fcil.
T
I
de aplanado
\ '-------)\' Irt
""~
[r
~ 1
II
O-
~
ntrada
I - fO-S O ~~ e ontenedores
I O \1 de obleas
,
~ 1\ misin de e"cape
Ventilador
principal n
11
~ 1
emara
de proceso
I
f- I~ I
~
r- Figura 13.21 Reactor cilndrico
I I @ calentado por radiacin: a)
esquema; b) colocacin de obleas
!I I no contaminadas; c) control
externo. (Cortesa de Applied
(a) Materials, Inc,)
(b) (e)
Capa de SiO~
El siguiente paso es usar una mascarilla para determinar las reas de la capa de SiOz ' que
deben eliminarse en la preparacin para el proceso de difusin del aislamiento usando un
proceso fotolitogrfico. Se aplica luz ultravioleta usando un sistema de proyeccin por pasos,
que expondr aquellas regiones del material fotosensible que no estn cubiertas por el patrn
de la mascarilla (fIgura 13.24).
La oblea resultante se somete luego a una solucin qumica o una corrosin por iones
reactivos para eliminar el material fotosensible no expuesto. Una seccin transversal de un
microcircuito (s-s en la fIgura 13.24) aparecer entonces como se indica en la figura 13.25.
Una segunda solucin corroer luego la capa de Si0 1 que no est cubierta por el material foto-
rresistivo (figura 13.26).
Patrn de enmascarado
Mascarilla de vidrio
Fotoresist
Regin epitaxjal ~po" n
Figura 13.24 Proceso fotolitogrfico: la aplicacin de luz ultravioleta despus de que la mascarilla
se coloca de manera correcta; la estructura puede ser solamente una de cientos de miles de circuitos
de compuertas NAND que se estn formando en una sola oblea.
Fotoresisl
SjO~
~
! !
Si02
~p \~ It\..-..-(~~ 1 p
Estructura de silicio tipo p original
Figura 13.27 Seccn transversal de la figura 13.26 despus del proceso de difusin del aislamiento.
totalmente por un microprocesador. Tres o cuatro personas pueden operar 16 hornos y toda la
operacin, desde meter y sacar los botes en los hornos hasta monitorear la temperatura y nivel
de dopado, es controlada por computadora.
Una alternativa al proceso de difusin a alta temperatura es la implantacin de iones. Un
rayo de iones dopantes (de un tamao similar a un lpiz) es dirigido hacia una oblea a muy alta
velocidad por medio de un acelerador de iones. Los iones penetrarn el medio a un nivel que
puede ser controlado a menos de 0.1 /lm. Adems de un mejor control, la temperatura de
procesamiento es mejor y se dispone ahora de un rango ms amplio de parmetros elctricos.
El proceso de difusin o implantacin de iones se repetir en una cantidad de ciclos usando un
juego de mascarillas, tales como las que aparecen en la figura 13.29, hasta que resulte la estructura
de la figura 13.30. En la seccin transversal de la figura 13.30 puede apreciarse que se construy
un transistor npn.
Una mascarilla con el patrn final expone aquellas regiones de cada elemento sobre las
cuales se debe hacer un contacto metlico. Luego, la oblea completa se recubre con una capa
delgada de aluminio (oro u otras aleaciones para aplicaciones especiales) que, despus de
haber sido atacada adecuadamente, dar como resultado el patrn de conduccin o interconexin
deseado. El proceso de metalizacin terminado aparece en la figura 13.31.
Difusin de emisor
Difusin de base ~
p+
p n
I / Regin epitaxial tipo n
p+
Figura 13.30 Corte transversal del
Estructura original de silicio tipo p transistor despus de los ciclos de
difusin de base y emisor.
Los dos mtodos que se aplican ms para establecer la capa uniforme de material conduc-
tor son la dis'#..ersin y la evaporacin.
Un siste~a de dispersin automatizado que emplea unidades robticas. como las que se mues-
tran en la figura 13.32, pone el metal fuente (a un potencial negativo muy alto) enfrente. pero sin
tocar a una placa de nodo a un potencial positivo. Un gas inerte como el argn, introducido entre
las placas. liberar iones positivos que bombardearn la placa negativa y dispersarn algo del metal
fuente. El metal "libre" luego ser depositado en las obleas sobre la superficie del nodo.
Metalizacin
Placa
supenor
,
..e: " ~
"
,.
_:
. .I -
Portadores ........ c
de sustrato ~~c:
Obleas _ _ _ _L.._
Fuente del
Orbitador ;,---
C')
kU
kU
:;rG~:' 1<, V
I -
I
D, D, I
I
_1
... Salida
lb'
\0
I
i
Pasivacin
Una capa de SiD, que se deposit sobre la superficie de la estructura completa ser una capa de
proteccin efectiva ante el vapor de agua y algunos contaminantes. Sin embargo, ciertos iones
metlicos pueden emigrar a travs de la capa de Si0 2 y perturbar las caractersticas del
dispositivo. En un esfuerzo para mejorar el proceso de pasivacin, se aplica una capa de vidrio
dopado con fsforo (2,000 a 5,000 l para atrapar iones, balancear los esfuerzos y reducir an
ms el problema de degradacin.
(b) (e)
Figura 13.35 Prueba elctrica de los dados individuales. [a) estacin de prueba con varios
probadores, cortesa de Electroglas loe.; b) inspeccin manual, cortesa de Texas Instruments, Ine.;
e) contactos multiprueba sobre los microcircuitos, cortesa de Autonetics, North American Rockwell
Corporation.]
Encapsulado
Una vez que se han terminado los procesos de metalizacin y prueba, la oblea debe ser
fragmentada en sus microcircuitos individuales. Esto se hace por medio del proceso de corte.
Luego puede encapsularse cada microcircuito individual en alguna de las fonnas que se muestran
en la figura 13.36.
do de pelcula, aunque el circuito resultante ser mucho ms grande. El costo de los circuitos
integrado"S de pelicu1a con una gIan cantidad de elementos es tambin considerablemente ma-
yor que el de los circuitos integrados monolticos.
--l
I
13.9 CIRCUITOS INTEGRADOS HBRIDOS :...J
El trmino circuito integrado hbrido se aplica a una amplia variedad de circuitos integrados
formados por varios microcircuitos, y tambin en aquellos formados por una combinacin de
wJU
las tcnicas de pelcula y de le monoltico. Un circuito integrado por varios microcircuitos
emplea las tcnicas monoltica o de pelcula para crear los diversos componentes, o juegos de 11 1,'
circuitos individuales, que luego se interconectan sobre un sustrato aislante y son encapsulados 4 8 12 16 28
Ji:
juntos. En la figura 13.37 aparecen circuitos integrados de este tipo. En un tipo ms sofisticado 64
de circuito integrado hbrido, primero se forman los dispositivos activos dentro de una oblea 8 :6 24
semi conductora. cubierta despus con una capa aislante, como el Si0 2. Despus se emplean
las tcnicas de peHcula para formar los elementos pasivos sobre la superficie de Si0 2 . Las Figura 13.37 Circuitos integrados
conexiones se hacen de la pelcula hacia la estructura monoltica a travs de "ventanas" corta- hbridos. (Cortesa de Texas
das en la capa de S02 . Instruments, Ine.)
Amplificadores
operacionales
-~~------------
14.1 INTRODUCCIN
Un amplificador operacional, u op-amp, es un amplificador diferencial con una ganancia muy
alta, con una elevada impedancia de entrada y una impedancia de salida baja, Los usos ms
tpicos del amplificador operacional son proporcionar cambios de amplitud de voltaje (ampli-
tud y polaridad), osciladores, circuitos de filtros y muchos otros tipos de circuitos de
instrumentacin. Un op-amp contiene varias etapas de amplificador diferencial para lograr una
ganancia de voltaje muy alta,
La figura 14,1 muestra un op-amp bsico con dos entradas y una salida, como podra
resultar con el uso de una etapa de entrada diferenciaL Recuerde lo que se explic en el captu-
lo 12, que cada entrada da como resultado una salida de la misma polaridad (o fase) o de la
opuesta, dependiendo de si la seal se aplica en la entrada con el signo de ms (+) o a la del
signo de mnos (-).
Entrada 1 - - - - +
- - - Salida
Entrada 2 - - - -
Figura 14.1 Op-amp bsico.
v" v"
(a) (b)
628
14.2 muestra las seales conectadas para esta operacin. En la figura 14.2a la entrada se aplica
a la terminal de entrada con un signo ms (con la terminal de entrada con signo menos a tierra),
lo que da como resultado una salida que tiene la misma polaridad que la de la seal aplicada a
la entrada. La figura 14.2b muestra una seal de entrada aplicada a la terminal de entrada con
un signo menos, siendo la salida opuesta en fase con la seal aplicada.
+ +
Vo
I I
V,I
V, '\,
I-
I
v, '\,
(a) (b)
V
r-----+ --"'-'- - - /
// v ~
1+
VOl
1
Vd
(
V, ' \ ,
-- V;':
Figura 14.5 Salida en doble terminal con entrada en una sola terminal. FlgDra 14.6 Salida en doble terminal.