Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Libro Laboratorio Sistemas Digitales PDF
Libro Laboratorio Sistemas Digitales PDF
electrnicos digitales
Prcticas de laboratorio
Autores: Juan Angel Garza Garza, Gabriel Fernando Martnez Alonso, Guadalupe
Ignacio Cant Garza y Julin Eduardo Hernndez Venegas
ISBN: en trmite
Prctica 2 ......................................................................................................... 16
Operadores lgicos con dispositivos de funcin fija TTL ............................... 16
Objetivos particulares ................................................................................... 16
Elementos de competencia ........................................................................... 16
Material a utilizar ....................................................................................... 16
Fundamento Terico ................................................................................. 17
Operaciones Booleanas................................................................................ 17
Operador And............................................................................................ 17
Operador Or .............................................................................................. 19
Operador Not ............................................................................................ 20
Operador Exor........................................................................................... 21
Operador Nand ......................................................................................... 23
Operador Nor ............................................................................................ 24
Operador Exnor......................................................................................... 25
Prctica 3 ......................................................................................................... 31
Captura Esquemtica con Dispositivos Lgicos Programables ..................... 31
Objetivos particulares ................................................................................... 31
Elementos de competencia. .......................................................................... 31
Material a utilizar ....................................................................................... 32
Fundamento Terico ................................................................................. 32
Actividad de aprendizaje. .......................................................................... 33
Cuestionario: ............................................................................................. 38
Reporte (lista de Cotejo, Check List)............................................................. 39
Prctica 4 ......................................................................................................... 40
Sistemas Digitales ........................................................................................ 40
Objetivos particulares ................................................................................... 40
Elementos de competencia. .......................................................................... 40
Fundamento Terico. ................................................................................ 41
Obtencin del circuito a partir de la ecuacin. ........................................... 41
Tabla de Verdad........................................................................................ 44
Actividad de aprendizaje ........................................................................... 47
Material a utilizar ....................................................................................... 47
Trabajo solicitado ...................................................................................... 56
Ecuaciones propuestas ............................................................................. 57
Reporte (lista de Cotejo, Check List)............................................................. 58
Elementos de competencia
Efectuar las conexiones fsicas de los componentes mostrados, tanto en un
diagrama esquemtico como en una imagen, necesarios para generar las seales
de entrada y salida de los dispositivos usados en las subsecuentes prcticas a
realizarse en este laboratorio.
Comunicar el procedimiento y los resultados obtenidos por medio de un reporte
escrito.
Material a utilizar
Una fuente de alimentacin de cinco volts de corriente directa en donde se puede
construir con los siguientes componentes:
1 Tablilla de conexiones
(Protoboard)
5 botones de no retencin
micro switch (Push Button).
normalmente abiertos (NA)
Alambre de calibre 24 o 26
AWG
Cada una de las lneas puede utilizarse para las seales de la fuente de
alimentacin (VCD voltaje de corriente directa o positivo y GND tierra o
negativo) o cualquier seal que requiera ms de cinco contactos comunes.
En algunos modelos de tablillas las secciones vienen independientes. La
distribucin de la tablilla de conexiones, puede comprobarse mediante un
multmetro verificando la continuidad de los contactos del bloque central as
como las tiras de los extremos.
Los extremos de los alambres debern estar descubiertos por lo menos 0.7 cm. con
el propsito de establecer un buen contacto en la tablilla de conexiones.
Para descubrir los extremos se recomienda utilizar un par de pinzas. Una pinza de
punta para sujetar firmemente el alambre y la otra, de corte para cortar slo el
plstico y estirar.
Considere que el plstico del cable no es conductor y que slo la parte metlica del
extremo es la que se debe introducir para hacer contacto con la tablilla de
conexiones.
Negro 0 0 1
Caf 1 1 10
Rojo 2 2 100
Naranja 3 3 1 000
Amarillo 4 4 10 000
Verde 5 5 100 000
Azul 6 6 1 000 000
Morado 7 7 10000000
Gris 8 8 100000000
Blanco 9 9 1000000000
Cuarta Banda
Color Tolerancia
Sin banda 20%
Oro 5%
Plata 10%
Push botn
Es un interruptor de dos posiciones del tipo de no retencin y hay de dos
tipos el normalmente abierto (NA) y el normalmente cerrado (NC), en donde
la condicin normal es el interruptor sin presionar. El requerido para estas
prcticas es el NA, se le denomina de no retencin porque al no presionarlo
regresa a su posicin normal.
Micro switch, de push, con 2 terminales Micro switch, de push, con 4 terminales
m A B S
0 0 0
1 0 1
2 1 0
3 1 1
VR=______
m A B S
0 0 0
1 0 1
2 1 0
3 1 1
VR=______
2 Descripcin de la prctica
3 Material utilizado
4 Diagrama elctrico
5 Tabla de combinaciones
6 Cuestionario resuelto
8 Conclusiones y recomendaciones
9 Referencias Bibliogrficas
Elementos de competencia
Identificar las terminales de entrada, salida y alimentacin de voltaje, as como las
caractersticas principales de los circuitos utilizados consultado la hoja de datos del
fabricante.
Armar los circuitos partiendo de los dibujos proporcionados para cada operador
lgico, sobre la tablilla de conexiones (protoboard).
Comprobar la tabla de verdad de cada uno de los operadores lgicos del circuito
con la proporcionada en el instructivo, probando todas las combinaciones posibles.
Comunicar el procedimiento y los resultados obtenidos por medio de un reporte
escrito.
Material a utilizar
Tablilla de conexiones ( Proto Board)
Circuitos Integrados (Chips) dispositivos de funcin fija TTL (transistor transistor logic)
SN7400, SN7402, SN7404, SN7408, SN7432, SN7486, SN7414 o sus equivalentes.
10 resistores de 330
Fuente de 5 V de corriente directa.
1 Dip switch de 4 o 8 interruptores o 2 micro Push Boton NA.
10 Leds.
m ABC And
0 000 0
1 001 0
2 010 0
3 011 0
4 100 0
5 101 0
6 110 0
7 111 1
m A A
0 0 1
1 1 0
F(A) = A, A
Entradas Salida
m A B S
0 0 0 0
La Tabla de Verdad para la compuerta
Exor de dos entradas A y B y la salida S se
1 0 1 1
muestra a continuacin: 2 1 0 1
3 1 1 0
Tabla de Verdad
El interruptor usado en el circuito elctrico
para la demostracin del Exor es diferente
a los utilizados en los circuitos de la And y
Or, este interruptor es conocido como un
tiro y dos polos como se muestra en la
figura.
m ABC Exor
0 000 0
1 001 1
2 010 1
3 011 0
4 100 1
5 101 0
6 110 0
7 111 1
Operacin Exor de tres entradas Tabla de Verdad para una operacin Exor
implementada con 2 Exor de dos entradas de tres entradas
Distribucin de
terminales del
circuito integrado
TTL SN74266
con 4 operadores
Exnor de 2
entradas.
A
seg
ure
que
la
Ter
min
al
pos
itiv
a de 5 Volts de Directa se conecte a la Terminal 14 del circuito y la negativa
Gnd a la Terminal 7, el conectar incorrectamente o proporcionar un voltaje
mayor a 5 V puede daar el circuito integrado.
Recomendaciones:
1.- Tenga cuidado al insertar el circuito integrado en la tablilla de conexiones as
como al quitarlo, se sugiere que con la ayuda de una pluma o lpiz despegue
ligeramente de un extremo y posteriormente el otro as hasta liberarlo
completamente.
2.-Asegure que el voltaje alimentado a los circuitos sea por lo menos 4.5 y no mayor
de 5.5 Volts y con la polaridad correcta.
3.-Asegure la ubicacin del circuito integrado identificando las terminales
correctamente, consultado la hoja de datos proporcionada por el fabricante.
0 00
1 01
2 10
3 11
2 Descripcin de la prctica
3 Material utilizado
4 Diagramas elctricos
5 Tabla de combinaciones
6 Cuestionario resuelto
8 Conclusiones y recomendaciones
9 Referencias Bibliogrficas
00 02
04 08
32 86
Fuente: www.ti.com
Elementos de competencia.
Instalar el programa ispLEVER Starter o el ispLEVER Clasic, as como obtener la
licencia de uso.
Crear un nuevo proyecto utilizando el programa de ispLEVER Starter o el ispLEVER
Clasic.
Crear una nueva fuente (New Sorce) con los operadores And, Or, Nand, Nor y
Exor de tres entradas, por medio de la captura esquemtica (Schematic).
Obtener los archivos de reporte (RPT) y Programacin (JED) del PLD.
Programar el PLD utilizando el archivo JEDEC generado anteriormente.
Efectuar las conexiones fsicas necesarias para generar las seales de entrada y
salida del PLD y comprobar fsicamente las tablas de verdad de cada uno de los
operadores.
Comunicar el procedimiento y los resultados obtenidos por medio de un reporte
escrito.
Fundamento Terico
Por medio de la Captura Esquemtica es
posible fabricar en un circuito integrado a la
medida (ASIC), utilizando diagramas que
representan a los diferentes componentes del
circuito y solo se efectan interconexiones
entre ellos.
G_3NAND G_XOR
Note que para el operador Exor (G_XOR) no se encuentran disponibles smbolos de tres entradas por lo cual se
usarn dos smbolos de dos entradas.
Diagrama esquemtico
Cuestionario:
Cul es el significado de la palabra GAL?
Cuantas Entradas mximo puede tener el de GAL22V10?
Cuantas Salidas mximo puede tener el de GAL22V10?
Cul es el significado de JEDEC?
Calcule el nmero de circuitos integrados TTL que se requieren para
implementar esta prctica?
2 Descripcin de la prctica
3 Material utilizado
4 Diagrama elctrico
5 Tabla de combinaciones
6 Cuestionario resuelto
8 Conclusiones y recomendaciones
9 Referencias Bibliogrficas
Elementos de competencia.
Obtener los circuitos partiendo de las ecuaciones F1 SOP (And/Or) y F2 POS
(Or/And) proporcionadas por el instructor. Ecuacin Circuito
Obtener la tabla de verdad para F1 y F2 por el mtodo analtico explicado en este
captulo. Circuito Tabla de verdad
Crear un nuevo proyecto utilizando el programa de ispLEVER Starter o el ispLEVER
Clasic. Circuito Captura esquemtica
Crear una nueva fuente (New Sorce) implementando las funciones F1 y F2, por
medio de la captura esquemtica (Schematic).
Comprobar la tabla de verdad por medio de la creacin de una nueva fuente ABEL
Test Vector para obtener la simulacin de las funciones F1 y F2. Captura
esquemtica Simulacin
Obtener los archivos de reporte (RPT) y Programacin (JED) del PLD. Captura
esquemtica JED y RPT
Programar el PLD utilizando el archivo JEDEC generado anteriormente. JED
Dispositivo
Programar el dispositivo GAL16V8, Gal20V10, GAL22V10 o GAL26V12, utilizando
el programador universal y el archivo JEDEC generado.
Utilizando el dispositivo programado, construir un prototipo efectuando las
conexiones fsicas necesarias en una tablilla de conexiones, para generar las
seales de entrada y salida del PLD y comprobar fsicamente las tablas de verdad
de las funciones F1 y F2. DispositivoPrototipo
Fundamento Terico.
Sistema digital binario
Un sistema digital binario es un conjunto de dispositivos destinados a la generacin,
transmisin, procesamiento o almacenamiento de seales digitales. Para el anlisis,
sntesis e implementacin de los circuitos digitales, se utiliza como herramienta el
lgebra de Boole con sus operadores lgicos (AND, OR y NOT).
Los sistemas digitales se pueden clasificar en:
Sistemas digitales combinacionales: Aquellos cuyas salidas solo dependen del
estado de sus entradas en un momento dado. Por lo tanto, no necesitan mdulos de
memoria, ya que las salidas no dependen de los estados previos de las entradas.
Sistemas digitales secuenciales: Aquellos cuyas salidas dependen adems del
estado de sus entradas en un momento dado, de estados previos. Esta clase de
sistemas necesitan elementos de memoria que recojan la informacin de la 'historia
pasada' del sistema.
Los elementos con los que contamos para describir un Sistema Digital binario son:
Descripcion con palabras del comportamiento de un sistema,
Descripcin verbal
Utilizando alternativas (o) y/o Condiciones (y)
Representacin grfica de una expresin Booleana atraves de
Circuito o Diagrama
la interconexin de smbolos que corresponden a los
Esquemtico.
operadores lgicos.
Ecuacin. Representacin matemtica de una funcin booleana.
Representacin tabular del los valores de salida del sistema,
Tabla de verdad.
para cada una de las posibles combinaciones de entrada.
Representacin grfica del los valores de salida del sistema,
Diagrama de Tiempos
para todas las combinaciones de entrada en un tiempo dado.
Ejemplo 1:
Ejemplo 2 :
La ecuacin FY (H, I, J, K) = (!H+ I+ J+ K) (H+ !I+ K) (H+ I+ !J), en donde se realiza
como primera operacin la Or que est dentro del parntesis representada por tres
trminos (!H+ I+ J+ K), al mismo nivel( H+ !I + K) y (H+ I+ !J) y el resultado de estas
operaciones se multiplica por medio de una And como lo muestra la siguiente figura.
La primera operacin que se realiza en este circuito son las OR que estn al mismo
nivel y el resultado de estas se multiplica (AND).
Ejemplo 2:
Analizada la salida de la And de arriba, la salida es uno solo cuando todas sus
entradas son uno entonces R=1, S=0 y T=1, esto se presenta en la combinacin 5
de la tabla de verdad (m=5).
En la And de abajo la salida es uno cuando todas sus entradas son uno R=0, S=1 y
T=1, esto se presenta en la combinacin 3 de la tabla de verdad (m=3), todas las
dems combinaciones seran igual a cero.
M RST FX
0 000 0
1 001 0
2 010 0
3 011 1
4 100 0
5 101 1
6 110 0
7 111 0
15 111 0
M KLM FY
0 000 1
1 001 1
2 010 0
3 011 1
4 100 1
5 101 0
6 110 1
7 111 1
Material a utilizar
Tablilla de conexiones
Circuito Integrado PLD GAl16V8 o GAL22V10.
6 resistores de 330 .
Fuente de 5 V de corriente directa.
1 Dip switch de 4 o 8 interruptores o 4 micro Push Boton NA .
6 Leds
Alambre para conexiones.
Programas de aplicacin (software):
IspLEVER
LogicAid
Microsoft Word (reporte)
Recortes (Windows XP o Windows 7)
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
10 1010
11 1011
12 1100
13 1101
14 1110
15 1111
Funciones: F1(A, B, C, D) = A B C D + B C D + A D
m ABCD F1 F2
0 0000 0 1
1 0001 0 1
2 0010 0 0
3 0011 1 1
4 0100 0
5 0101 1 0
6 0110 0 1
7 0111 0 0
8 1000 1 0
9 1001 0 1
10 1010 1 1
11 1011 1 1
12 1100 1 0
13 1101 0 0
14 1110 1 1
15 1111 0 0
Trabajo solicitado
Obtenga para uno de los ejercicios lo siguiente:
d) La tabla de verdad en forma analtica partiendo.
3 Circuito de F1 y F2
5 Tabla de verdad
6 Captura esquemtica
12 Conclusiones y recomendaciones
Elementos de competencia
Construir circuito digital correspondiente a dos funcines booleanas de forma SOP y
POS, en un Dispositivo Lgico Programable (PLD), utilizando el Lenguaje de
Descripcin de Hardware (HDL), ABEL (Advanced Boolean Expression Language),
simulando su funcionamiento por medio del Test_Vectors, usando el programa
IspLever, para que funcione en base a las funciones Booleanas.
Comprobar el funcionamiento del circuito construido, utilizando los resultados
obtenidos en el archivo reporte del IspLever (las ecuaciones mnimas), por medio de
Mapas de Karnaugh en las formas: SOP (agrupando unos) y POS (agrupando ceros) y
utilizando el software LogicAid, para garantizar su correspondencia con las
funciones Booleanas.
Aplicar el Teorema de D Morgan para obtener las ocho formas estandar.
Fundamento Terico
Por medio del Lenguaje de Descripcin de Hardware (HDL) es posible fabricar un
circuito integrado a la medida (ASIC), utilizando cdigo para proporcionar las
ecuaciones o la tabla de verdad en el lenguaje ABEL- HDL que fue desarrollado por
Data I/O Corporation para la construccin fsica de circuitos correspondientes a las
funciones booleanas en dispositivos lgicos programables (PLD).
Not A ! !A
Or A+B # A#B
Exor AB $ A$B
Nota: Para mayor informacin sobre el lenguaje ABEL, consultar los manuales disponibles
en la pgina http://jagarza.fime.uanl.mx/Agosto2012/DocAdd.htm.
Material a utilizar
Fuente de 5 V de corriente directa.
Tablilla de conexiones.
Actividad de aprendizaje.
Trabajo solicitado
1.- En un solo circuito integrado (PLD) implemente las ecuaciones que le fueron
asignadas en la pgina http://jagarza.fime.uanl.mx, en la seccin de
laboratorio, prctica 5, por medio del lenguaje ABEL-HDL, usando el comando
equations, anexar en el mismo archivo la simulacin (test_vectors).
2.- Obtener la tabla de verdad basado en los resultados de la simulacin.
3.- Con los valores de la tabla de verdad utilizar los mapas de karnaugh para
obtener las ecuaciones mnimas de las funciones asignadas, en la forma SOP
(agrupando unos) y POS (agrupando ceros),
4.- Compruebe los resultados obtenidos en el Mapa de Karnaugh por medio del
software LogicAid.
5.- Verificar los resultados anteriores con las ecuaciones mnimas obtenidas en el
archivo reporte del IspLever.
6.- Si es necesario aplicar el teorema de DMorgan para obtener la forma
And/Nor.
9.- Capture el cdigo con el formato como se muestra en la pgina siguiente con las
ecuaciones que le fueron asignadas.
MODULE Pcinco
"Entradas
A,B,C,D PIN 1..4;
"Salidas
F1, F2 PIN 14, 15 ISTYPE 'COM';
EQUATIONS
"F1(A,B,C,D)=A B +A B D + A B D + A BCD
F1=A&!B # A&B&!D # !A&!B&D # !A&!B&!C&D;
"F2(A,B,C,D) =(B+C+D)(B+C+D)(A+B+C+D)(A+B +C+D)
F2=(!B#C#D)&(!B#!C#D)&(!A#!B#!C#!D)&(!A#B#C#!D);
TEST_VECTORS
([A,B,C,D]->[F1,F2])
[0,0,0,0]->[.X.,.X.];
[0,0,0,1]->[.X.,.X.];
[0,0,1,0]->[.X.,.X.];
[0,0,1,1]->[.X.,.X.];
[0,1,0,0]->[.X.,.X.];
[0,1,0,1]->[.X.,.X.];
[0,1,1,0]->[.X.,.X.];
[0,1,1,1]->[.X.,.X.];
[1,0,0,0]->[.X.,.X.];
[1,0,0,1]->[.X.,.X.];
[1,0,1,0]->[.X.,.X.];
[1,0,1,1]->[.X.,.X.];
[1,1,0,0]->[.X.,.X.];
[1,1,0,1]->[.X.,.X.];
[1,1,1,0]->[.X.,.X.];
[1,1,1,1]->[.X.,.X.];
END
GAL22V10
La terminal 1 puede ser
usada tambin como
seal de sincronia Clk
(circuitos secuenciales).
La terminal 13 es una
entrada de control OE
Output Enable.
F1 = ( !B & D # A & !D );
F2 = !( B & !D # A & B & C # A & !B & D & !C );
Con los valores obtenidos en la tabla de verdad, llenaremos con los valores de
salida F1 y F2 en la localidad correspondiente para cada uno de los mapas.
A'D + B'D' + B'C + B C'D (B'+ D ) (A'+ B + C + D') (A'+ B'+ C')
Number of Variables 4
Number of Functions 2
F1 = B'D + A D'
F1 = (A + D ) (B'+ D')
Teorema de D Morgan
AB = (A+ B)
A+B = (A B)
(A+B) = AB
(A B) = A+ B
And/Or Or/And
Nand/Nand Nor/Nor
Or/Nand And/Nor
Nor/Or Nand/And
En el GAL por su estructura interna que es fija, solo soporta las formas And/Or
y And/Nor.
Contenido:
1.- Descripcin de la prctica y Material utilizado.
2.- Procedimiento.
3.- Diagrama elctrico y Tabla de combinaciones de los circuitos de la pgina
anterior..
4.- Resolver e incluir el cuestionario correspondiente a la prctica.
5.- Foto del circuito implementado (incluir nota de pie con la descripcin).
6.- Conclusiones y Recomendaciones (un reporte sin conclusiones carece de
valor)
7.- Referencias Bibliogrficas.
Conclusiones
2 Ecuaciones asignadas.
4 Imagen de la simulacin.
5 Tabla de verdad
13 Conclusiones y recomendaciones
Elementos de competencia
Disear un sistema electrnico digital aplicando mtodos de diseo para sistemas
combinacionales, utilizando herramientas computacionales, analticas e
instrumentacin, construir un prototipo con dispositivo logico programable y verificar
su correcto funcionamiento.
Definiciones:
Diseo en Ingeniera: Es la creacin y desarrollo de un producto, proceso o
sistema econmicamente viable para satisfacer necesidades definidas por un cliente
o proceso.
Andrew McLaren, Approaches to the Teaching of Design, Engineering Subject
Centre, The Higher Education Academy, University of Sheffiled UK, 2008, ISBN 978-
1-904804-802.
Mtodo: Modo de decir o hacer con orden, www.rae.es
Material a utilizar
Fuente de 5 V de corriente directa.
Tablilla de conexiones
Circuito Integrado GAL 16, 20 0 22 o equivalente. (Lattice, Atmel o Cypress).
10 resistores de 330 .
1 Dip switch de 8 interruptores o 5 Switch Push Micro NO.
10 Leds (no importa el color, de preferencia usar los luminosos ultra, mega
solo como indicadores de los valores de las salidas F1 y F2),
Alambre para conexiones.
Programas de aplicacin (software):
IspLEVER
Microsoft Word (reporte)
Recortes (Windows XP o 7).
m V P F I A
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
Cdigo Propuesta
0 0 no hay propuesta
0 1 piedra
1 0 papel
1 1 tijera
Diagrama de Bloques
(Entradas y Salidas)
0 0 0 0 0 0
1 0 0 0 0 1
2 0 0 0 1 0
3 0 0 0 1 1
4 0 0 1 0 0
5 0 0 1 0 1
6 0 0 1 1 0
7 0 0 1 1 1
8 0 1 0 0 0
9 0 1 0 0 1
10 0 1 0 1 0
11 0 1 0 1 1
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0
19 1 0 0 1 1
20 1 0 1 0 0
21 1 0 1 0 1
22 1 0 1 1 0
23 1 0 1 1 1
24 1 1 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0
27 1 1 0 1 1
28 1 1 1 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1
m J A1 A0 B1 B0 SA SB
0 a 15 0 X X X X 0 0
16 1 0 0 0 0 0 0
17 1 0 0 0 1 0 0
18 1 0 0 1 0
19 1 0 0 1 1
20 1 0 1 0 0
21 1 0 1 0 1
22 1 0 1 1 0
23 1 0 1 1 1
24 1 1 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0
27 1 1 0 1 1
28 1 1 1 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1
0 a 15 0 X X X X 0 0
16 1 0 0 0 0 0 0
17 1 0 0 0 1 0 0
18 1 0 0 1 0 0 0
19 1 0 0 1 1 0 0
20 1 0 1 0 0 0 0
21 1 0 1 0 1
22 1 0 1 1 0
23 1 0 1 1 1
24 1 1 0 0 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0
27 1 1 0 1 1
28 1 1 1 0 0 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1
0 a 15 0 X X X X 0 0
16 1 0 0 0 0 0 0
17 1 0 0 0 1 0 0
18 1 0 0 1 0 0 0
19 1 0 0 1 1 0 0
20 1 0 1 0 0 0 0
21 1 0 1 0 1 1 1
22 1 0 1 1 0
23 1 0 1 1 1
24 1 1 0 0 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0 1 1
27 1 1 0 1 1
28 1 1 1 0 0 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1 1 1
m J A1 A0 B1 B0 SA SB
0 a 15 0 X X X X 0 0
16 1 0 0 0 0 0 0
17 1 0 0 0 1 0 0
18 1 0 0 1 0 0 0
19 1 0 0 1 1 0 0
20 1 0 1 0 0 0 0
21 1 0 1 0 1 1 1
22 1 0 1 1 0 0 1
23 1 0 1 1 1 1 0
24 1 1 0 0 0 0 0
25 1 1 0 0 1 1 0
26 1 1 0 1 0 1 1
27 1 1 0 1 1 0 1
28 1 1 1 0 0 0 0
29 1 1 1 0 1 0 1
30 1 1 1 1 0 1 0
31 1 1 1 1 1 1 1
Una vez que se tiene completa la tabla de verdad se puede pasar a elaborar el
cdigo en ABEL_HDL sin necesidad de obtener las ecuaciones mnimas o Elaborar
el diagrama esquemtico usando el comando Truth_Table .
Para el caso de las combinaciones de entrada que no importa el valor (Dont care),
en el cdigo ABEL-HDL se utiliza el :X: para indicarlo como se muestra a
continuacin:
Pie de foto
Foto del circuito
2 a 1
1
lnea
4 a 1
2
lnea
8 a 1
3
lnea
Por medio de las entradas de control (N) seleccionamos que el valor de entrada de una de
N
las 2 lneas (Lx) sea el mismo valor de la salida (Y).
4 Tabla de verdad
8 Imagen de la simulacin.
10 Conclusiones
11 Recomendaciones
12 Referencias bibliogrficas
La pulsacin del botn J har que por medio de uno de dos LEDs (LA, LB) indique el
ganador que propuso el valor de la puja mxima.
En caso de empate se encendern los dos LEDs para indicarlo, considere que si los
dos posibles compradores no proponen puja las salidas LA y LB debern de
permanecer en cero. Mientras se est realizando el proceso de puja estarn todos
los leds apagados.
9.- Disee un sistema electrnico digital capaz de mostrar al ganador entre dos
adversarios del tradicional concurso piedra, papel o tijera.
El sistema estar definido por las entradas de los jugadores A (A1, A0) y B (B1, B0)
y dos salidas Ga y Gb, Se recomienda usar el siguiente cdigo.
00 no hay propuesta
01 piedra
10 papel
11 tijera
Se requiere de un botn adicional llamado J (juego) de modo que solo al oprimirlo
muestre por medio de dos salidas SA y SB indique que jugador gano, en el caso de
que uno o los dos concursantes no tengan propuesta el resultado ser nulo
indicando la salidas 00, en caso de empate deber de mostrarse por medio de un 11
en la salida.
En el caso de que no se oprima J las salidas SA y SB sern igual a cero
11.- En una cierta empresa de cuatro directivos sus acciones estn distribuidas de la
siguiente forma:
A=40%, B=35%, C=15% y D=10%.
Disear e implementar un sistema electrnico digital de escrutinio por medio de
botones de votacin uno para cada directivo, teniendo en cuenta que cada miembro
tiene un porcentaje de voto igual a su nmero de acciones y que para aprobar una
mocin.
El resultado de la votacin ser mostrado por medio de dos leds de la siguiente
manera
L1, L0
0 0 0 o menor o igual a 10
01 Menor o igual a 35 pero mayor que 10
10 Menor o igual a 60 pero mayor que 35
11 Mayor de 60
El resultado solo se mostrar cuando se oprima un quinto botn llamado V (votar)
en el caso de que no se oprima el botn V las salidas L1, L0 permanecern
apagadas.
13- Concurso
Disear un sistema electrnico digital para mostrar la calificacin de una
competencia, en donde hay cinco personas que actan como jueces, el voto de
cada uno de ellos se indica por medio de un botn que al oprimirlo (1) cuando el
participante pasa la prueba, o no presionarlo (0) cuando fracasa.
Los cinco botones J1, J2, J3 J4 y J5 son la entrada de un sistema.
Las reglas de la competencia slo permiten la diferencia de un voto y los resultados
se indican por medio de dos luces llamadas S1 y S0 de modo que:
a) Si el voto es 4-1 o 5-0 a favor, entonces encendern las dos luces ( S1=1 y S0
=1) que indica que es aceptado.
b) Si el voto es 4-1 o 5-0 en contra, se mantendrn apagadas las dos luces (S1=0 y
S0 =0) que indica que es rechazado.
c) Si el voto es 3-2 a favor encendera solo la salida S1, que indica que el
participante vuelva a repetir el intento.
d) Si el voto o 2-3 solo encender la salida S0 =0 e indica el participante estar en
espera de una nueva oportunidad.
23.- Una empresa pequea tiene 10 acciones cotizando en la bolsa de valores, las
cuales estn distribuidas de la siguiente forma:
Accionista No de Acciones
Sr. lvarez: 3
Sr Buenda 3
Sr. Campos: 2
Sr. Diaz 1
Sr. Elizondo 1
Cada una de estas personas oprime un interruptor que genera un estado lgico alto
cuando desea votar a favor de alguna decisin durante las reuniones del consejo de
la empresa. Disear e implemente un sistema electrnico digital que mediante 4
Leds (Diodos emisores de luz) muestra el valor decimal representado en binario el
nmero total de acciones que votan a favor de una decisin.
Disee e implemente un sistema electrnico digital con cinco variables de entrada
que solo genera un 1 en la salida cuando solo tres variables de entrada son 0.
Bloque: Un bloque es una parte de un PLD, el cual est formado por varios
elementos lgicos con interconexin programable entre s. Varios bloques
interconectados forman el dispositivo.
Bus global: Son unas rutas dentro de un integrado que permite conectar todos los
elementos lgicos.
EEPLD: Es un PLD que utiliza celdas de memoria EEPROM para guardar la lgica
programada. Es mucho ms complejo que un PLD simple.
Flip Flop (FF): Dispositivo de memoria con capacidad de almacenar un solo bit.
FPLA (Field Programmable Logic Array): Es un PLD que posee tanto las AND
como las OR programables, pero con la complejidad de un PLD simple.
Funcin: Es una regla matemtica que asigna a cada valor de entrada un y slo
un valor de salida.
Fusible (fuse): Es un elemento de baja resistencia que puede ser modificado en
un circuito abierto. La programacin del fusible se denomina "quemar" el fusible y
suele ser trmicamente mediante corrientes elevadas para este. Es OTP (slo se
puede programar una vez).
JEDEC (Joint Electron Device Engineering Concil): Los archivos JEDEC contienen
el mapa de fusibles del PLD listo a ser programado.
Minitrmino: Termino producto (and) que contiene todas las variables de la funcin ya
sea en su forma normal o complementada.
Mdulo (module): Una unidad de manipulacin y almacenamiento de un software.
Incluyen, mdulos de cdigo fuente, mdulos de cdigo binario, mdulos de
OTP (one time programmable): Solo puede ser programado una vez.
PLD (Programmable logic device): Es un circuito que puede ser configurado por
el usuario para que realice una funcin lgica. Estos suelen estar constituidos por
un arreglo de compuertas ANDs seguidos por un arreglo de compuertas ORs.
Normalmente se utiliza para pequeos PLDs como PALs y FPLAs.
Three State: Es un tipo de salida de un dispositivo lgico que puede tomar el valor
Transicin (transition): Una relacin entre dos estados que indica que un objeto
que est en el primer estado realizar una accin especificada y entrar en el
segundo estado cuando un evento especificado ocurra y unas condiciones
especificadas sean satisfechas. En dicho cambio de estado se dice que la
transicin es disparada.
VHSIC (Very High Speed Integrated Circuit): Circuito integrado de muy alta
velocidad. Se comenz a desarrollar por el Departamento de Defensa de los
Estados Unidos (1979).
Para que un LED funcione, necesitamos que una corriente lo atraviese. La intensidad
de esta corriente debe ser cuidadosamente calculada, dado que si excedemos los
lmites especificados en la hoja de datos del componente, este se destruir. La lista
siguiente nos da una idea de que tensin aproximada necesita la juntura de los LEDs
de colores comunes para funcionar:
l clculo del valor de esta resistencia es muy sencillo, y solo implica el uso de la ley
de ohm. Debemos restar la tensin del LED a la tensin de la fuente, y dividir el
resultado por la corriente que deseamos atraviese el componente. Si usamos las
unidades correctas (tensiones en Volts y corrientes en Amperes), el resultado estar
expresado en Ohms.
Circuitos impresos
Circuito preimpreso
Tcnicas de soldadura