Documentos de Académico
Documentos de Profesional
Documentos de Cultura
U1 Latch PDF
U1 Latch PDF
1
QU ENCONTRAREMOS EN ESTE DOCUMENTO?
2
Conceptos generales
Introduccin
Son los elementos de memoria ms sencillos capaces de almacenar un (1) bit. Se usan
como bloques bsicos en la construccin de biestables. El latch ( cerrojo) es un tipo de
dispositivo de almacenamiento temporal de dos estados (biestables), que se suele
agrupar en una categora diferente a la de los flip-flops. Bsicamente, los latches son
similares a los flip-flops, ya que son tambin dispositivos de dos estados que pueden
permanecer en cualquier de sus dos estados gracias a su capacidad de realimentacin, lo
que consiste en conectar (realimentar) cada una de las salidas a la entrada opuesta. La
diferencia principal entre ambos tipos de dispositivos esta en el mtodo empleado para
cambiar de estado.
3
a. Latchs S-R
Los latchs a diferencia de los Flip-Flops no necesitan una seal de reloj para su
funcionamiento.
4
Para los latch (cerrojos) se pueden dar las siguientes combinaciones de entrada: set a 1 y
reset a 0 (estado 'set'), en cuyo caso la salida Q pasa a valer 1; set a 0 y reset a 0 (estado
'hold'), que mantiene la salida que tuviera anteriormente el sistema; set a 0 y reset a 1
(estado 'reset'), en cuyo caso la salida Q pasa a valer 0; y finalmente set a 1 y reset a 1,
que es un estado indeseado en los biestables de tipo RS, pues provoca oscilaciones que
hacen imposible determinar el estado de salida Q.
b. Latch S-R con entradas activas a nivel alto (Biestable RS con compuertas
NOR)
El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lgico
biestable con dos salidas Q Q (una la complementaria de la otra), compuesto de dos
puertas NOR acopladas tal y como muestra la Figura X-X. Se puede observar que la
salida de cada puerta NOR se conecta a la entrada de la puerta opuesta.
5
El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del
comportamiento de la puerta NOR (ver tabla de verdad). Si una de las entradas de una
puerta NOR (de dos entradas) se mantiene a 0 la salida ser la inversa de la otra
entrada. En consecuencia si en el latch R y S son 0, la salida del circuito se mantendr
en el estado en el que estuviera (ver tabla de verdad del latch). Si la entrada R del latch
se pone a 1 mientras que la entrada S permanece a 0, la salida Q se pondr a 0 sin
importar su estado previo (en una puerta NOR en cuanto hay una entrada a 1 la salida es
0) y a su vez la salida negada, Q se pondr a 1, el latch pasar al estado de Reset. Si
ahora R vuelve a 0 el circuito entrar de nuevo en su modo de memoria. De manera
similar si S se lleva a 1 mientras R permanece a 0, entonces la salida negada Q se
pondr a 0, con lo que la salida Q se colocar a 1. En resumen el funcionamiento del
latch es el siguiente:
La entrada R activa (1) realiza un RESET del latch (pone la salida a 0).
La entrada S activa (1) realiza un SET del latch (pone la salida a 1).
Si las entradas estn desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).
Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y
Q =0).
c. Latch S-R con entradas activas a nivel Bajo (Biestable RS con compuertas
NAND)
El latch R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de dispositivo lgico
biestable compuesto de dos puertas NAND acopladas tal y como muestra la Figura XX
6
Figura9. Tabla de verdad
Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver que si
bien una puerta NOR se asemeja a un inversor cuando una de sus entradas est
conectada a 0, la puerta NAND se asemeja a un inversor cuando una de sus entradas
est conectada a 1 (ver tabla de verdad de una puerta NAND en la figura XX). Por tanto
el modo de memoria del latch (Qn=Qn-1) corresponde en este caso con las dos entradas
a 1. Si la entrada S se lleva a nivel bajo 0 la salida Q se pone a 1 (SET) y si la entrada
R se lleva a nivel bajo 0 la salida Q ser 0 (RESET). De ah que a este latch se le d el
nombre de latch con entrada activa a nivel bajo. En la Figura XX podemos apreciar la
tabla de verdad correspondiente a este lacth.
d. Latch S-R con entrada de validacin (Latch S-R con entrada de habilitacin)
A menudo resulta de utilidad poder controlar el funcionamiento del latch de manera que
las entradas se puedan activar en unos instantes determinados. El diagrama y el smbolo
lgico de un latch con entrada de habilitacin se muestra en la Figura XX. Las entradas S
y R controlan el estado al que va a cambiar el latch cuando se aplica un 1 en la entrada
de habitacin (E, enable). El latch no cambiar de estado hasta que la entrada E est a
nivel alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto de
entradas.
7
Figura11. Smbolo lgico
Cuando la seal de habilitacin E est a nivel bajo, las seales S y R estarn a nivel alto
sin importar el valor de las entradas R y S. Esto coloca al latch en su modo de memoria,
evitando que la salida cambie de estado. Cuando se activa la entrada de habilitacin, las
seales R y S se invierten y se aplican al latch S - R, es decir, el circuito acta como un
latch R-S con entrada activa a nivel alto. La tabla de verdad se puede apreciar en la
Figura XX.
Existe otro tipo de latch con entrada de habilitacin que se denomina latch D. Se
diferencia del latch S-R en que slo tiene una entrada (D), adems de la de habilitacin
(E). La figura XX muestra el diagrama, el smbolo lgico y la tabla de verdad de este tipo
de latch.
8
Figura13. Circuito combinacional Figura14. Smbolo lgico
Tabla de la verdad de latch D con entrada de validacin
Al igual que antes, cuando la entrada de habilitacin E est a nivel bajo las seales S y R
estarn a nivel alto y la salida del circuito no variar (modo memoria). Si la habilitacin
est activa, la entrada D determina el valor de las seales S y R. Si D es 1 S ser 0 y R
1, lo que realizar el SET del circuito (Q=1) . Si D es 0 S ser 1 y R 0, lo que pondr
el circuito a RESET (Q=0). En resumen cuando la habilitacin (E) est activa la salida Q
toma el valor de la entrada D, y cuando est desactiva, la salida permanece en su estado
anterior. Este dispositivo tambin es conocido como bscula D transparente y se emplea
para almacenar un bit de informacin.
9
Enlaces de inters
Dnde podemos encontrar ms informacin
Latch D. URL
http://translate.google.com.co/translate?hl=es&sl=en&u=http://web.cs.mun.ca/~pau
l/cs3724/material/web/notes/node13.html&ei=j0EBTe7hFYKglAer8f23CA&sa=X&oi
=translate&ct=result&resnum=10&ved=0CF0Q7gEwCQ&prev=/search%3Fq%3DL
atch%2BD%26hl%3Des%26biw%3D1280%26bih%3D590%26prmd%3Div
10