Documentos de Académico
Documentos de Profesional
Documentos de Cultura
4 Karnaugh PDF
4 Karnaugh PDF
I2 C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
I1 B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
I0 A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Motor
0
0
0
1
0
1
1
1
0
1
1
1
1
1
1
0
Una vez obtenida esta funcin, se puede disear un circuito inicial, que estar
diseado sin ninguna optimizacin de componentes, de modo que el que se presenta
ahora es un circuito implementado literalmente, pero para comprender el
funcionamiento del sistema es ms cmodo que el circuito optimizado que se presenta
ms adelante.
Circuito bsico:
Ejemplo primero:
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
M
0
0
0
1
0
1
1
1
0
1
1
1
1
1
1
0
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
M
0
0
0
1
0
1
1
1
0
1
1
1
1
1
1
0
Ahora el cdigo enviado a las entradas es el 1101; con este ejemplo vemos como
varan las visualizaciones intermedias, y van a dar a un 1 en la salida del motor, ya que
los interruptores que estn en las entradas D, C y A estn enviando un 1, al ser tres
cualesquiera, el resultado es la activacin del motor.
Para el caso particular del cdigo 1111, se ha decidido que el resultado sea 0, ya
que la prctica no lo especifica, y aun cumpliendo los requisitos para la activacin, no
queda claro si los cuatro activos han de resultar un 1, por ello se ha obligado a 0 el
resultado con ese cdigo.
ngel Hernndez Mejas (angeldpe@hotmail.com)
3
www.tupperbot.es
1 Desarrollo de Productos Electrnicos, Electrnica Digital
C.F. Padre Piquer
El sistema que se nos presenta algo ms optimizado puede ser uno como el que
sigue:
2) De entre dos lneas independientes, de 2 bits cada una, se desea obtener los
estados de la que presente mayor valor binario en cada momento.
Igual que en el ejercicio anterior, y en los posteriores, antes de comenzar a
disear el circuito, es necesario conocer todas sus posibilidades, y los estados que se
presenten en la salida segn los valores de las entradas.
A1 D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A0 C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B1 B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B0 A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
S2
0
1
0
1
1
1
0
1
0
0
0
1
1
1
1
1
En esta tabla se han representado los dos puertos, y las salidas del mayor de
ellos; por ejemplo, cuando el puerto A tiene un mayor valor en binario que el B, las
salidas S1 S2, estarn representadas en color Azul.
ngel Hernndez Mejas (angeldpe@hotmail.com)
www.tupperbot.es
1 Desarrollo de Productos Electrnicos, Electrnica Digital
C.F. Padre Piquer
Para que esta tabla sea manejable, la pasamos a una funcin simplificada por
Karnaugh de cada Salida:
Simplificacin de S1:
Una vez obtenidas las funciones S1 y S2, se puede proceder al diseo del circuito,
sabiendo que las variables de clculo deben tener una correspondencia con las del
desarrollo, de modo que D en los clculos ser A1, C ser A0, B ser B1 y A ser B0.
Circuito bsico:
A0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
S2
0
1
0
1
1
1
0
1
0
0
0
1
1
1
1
1
Ejemplo segundo:
Ahora el caso ser el contrario, el puerto B ser mayor que el A, para eso se
genera en el buffer A, un 00 y en el B un 01. En el esquema se ve el resultado:
A1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
S2
0
1
0
1
1
1
0
1
0
0
0
1
1
1
1
1
3) Por una lnea de tres bits, se transmite informacin en cdigo binario natural, y
se desea obtener dicha informacin codificada en BCD+3.
Para comenzar a desarrollar este ejercicio, debemos aclarar que el objetivo final
es sumar 3 al valor binario de la entrada del circuito, de modo que la tabla de verdad de
partida ser la siguiente:
Dec.
0
1
2
3
4
5
6
7
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
F3
0
0
0
0
0
1
1
1
F2
0
1
1
1
1
0
0
0
F1
1
0
0
1
1
0
0
1
F0
1
0
1
0
1
0
1
0
Dec.
3
4
5
6
7
8
9
10
F3
F2
F1
F0
Una vez obtenidas las funciones simplificadas por Karnaugh, podemos proceder
a disear un circuito que se compondr de una lnea de tres entradas C, B y A, y otra
lnea de cuatro salidas, F3, F2, F1 y F0. El circuito que cumple los requisitos literales de
las funciones es el siguiente, ms adelante se mostrar el circuito optimizado:
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
F3
0
0
0
0
0
1
1
1
F2
0
1
1
1
1
0
0
0
F1
1
0
0
1
1
0
0
1
F0
1
0
1
0
1
0
1
0
En el ejemplo vemos como al meter el dato BCD 010, que en decimal sera un 2,
el resultado de las lneas de salida en BCD+3 0101, en decimal un 5, as comprobamos
que 2 + 3 = 5, por lo que el circuito funciona correctamente, cumpliendo su tabla de
verdad.
El circuito optimizado con el que se eliminan 5 puertas, es el siguiente:
Debe activarse S1
No se activa ni S1 ni S2
Debe activarse S2
Debe activarse S1
15C < T =< 30C
No se activa ni S1 ni S2
30C < T =< 50C
Debe activarse S2
A la derecha de la tabla, vemos el valor en Decimal de la combinacin Gray si se
tomase como una entrada en BCD, esto se hace para que la comprobacin y
simplificacin de las funciones de salida sea ms cmoda y posible.
10
Una vez explicada la tabla de verdad del ejercicio, podemos proceder a obtener
las tablas de Karnaugh de las funciones S1 y S2, que se han representado aqu:
S1
S2
11
Ejemplo primero:
Se ha elegido una temperatura sea de 9C, de modo que entra en el rango de
6.6C-9.9C, as, el cdigo generado por el conversor A/D ser 0011, por lo que se
deber ver activa la salida S1.
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
B
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
A
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
C
0.0
3.3
6.6
9.9
13.2
16.5
19.8
23.1
26.4
29.7
33.0
36.3
39.6
42.9
46.2
49.5
S1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
S2
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
Dec
0
1
3
2
6
7
5
4
12
13
15
14
10
11
9
8
Ejemplo segundo:
En este caso la temperatura es de 25C, lo que har que ninguna de las salidas se
active, ya que se encuentra en el rango de 23.1C y 26.4C, y el cdigo generado a la
entrada ser 0100.
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
B
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
A
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
C
0.0
3.3
6.6
9.9
13.2
16.5
19.8
23.1
26.4
29.7
33.0
36.3
39.6
42.9
46.2
49.5
S1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
S2
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
Dec
0
1
3
2
6
7
5
4
12
13
15
14
10
11
9
8
12
Ejemplo tercero:
En este ltimo caso, la temperatura elegida har que sea S2 quien se active, para
ello, se han tomado 31C, que esta en el intervalo de los 33C, que es el primero de la
ltima zona calorfica. Esa temperatura es codificada como 1111, de modo que el caso
ser el que sigue:
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
B
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
A
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
C
0.0
3.3
6.6
9.9
13.2
16.5
19.8
23.1
26.4
29.7
33.0
36.3
39.6
42.9
46.2
49.5
S1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
S2
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
Dec
0
1
3
2
6
7
5
4
12
13
15
14
10
11
9
8
13
Anexo 1
Circuito Integrado 4071: Es un chip de 14 patillas, que tiene en su interior 4
puertas lgicas OR. El patillaje es el siguiente:
T. de Verdad
b a Salida
0 0
0
0 1
1
1 0
1
1 1
1
N
1
2
3
4
5
6
7
8
9
10
11
12
13
14
Nombre
I1
I2
O1
O2
I3
I4
VSS
I5
I6
O3
O4
I7
I8
VDD
Descripcin
Entrada 1 de la 1 puerta
Entrada 2 de la 1 puerta
Salida de la 1 puerta
Salida de la 2 puerta
Entrada 1 de la 2 puerta
Entrada 2 de la 2 puerta
Masa
Entrada 1 de la 3 puerta
Entrada 2 de la 3 puerta
Salida de la 3 puerta
Salida de la 4 puerta
Entrada 1 de la 4 puerta
Entrada 2 de la 4 puerta
+5 V Continua
T. de Verdad
a
Salida
0
1
1
0
N
1
2
3
4
5
6
7
8
9
10
11
12
13
14
Nombre
I1
O1
I2
O2
I3
O3
VSS
O4
I4
O5
I5
O6
I6
VDD
Descripcin
Entrada de la 1 puerta
Salida de la 1 puerta
Entrada de la 2 puerta
Salida de la 2 puerta
Entrada de la 3 puerta
Salida de la 3 puerta
Masa
Salida de la 4 puerta
Entrada de la 4 puerta
Salida de la 5 puerta
Entrada de la 5 puerta
Salida de la 6 puerta
Entrada de la 6 puerta
+5 V Continua
14
T. de Verdad
b a Salida
0 0
0
0 1
0
1 0
0
1 1
1
N
1
2
3
4
5
6
7
8
9
10
11
12
13
14
Nombre
I1
I2
O1
O2
I3
I4
VSS
I5
I6
O3
O4
I7
I8
VDD
Descripcin
Entrada 1 de la 1 puerta
Entrada 2 de la 1 puerta
Salida de la 1 puerta
Salida de la 2 puerta
Entrada 1 de la 2 puerta
Entrada 2 de la 2 puerta
Masa
Entrada 1 de la 3 puerta
Entrada 2 de la 3 puerta
Salida de la 3 puerta
Salida de la 4 puerta
Entrada 1 de la 4 puerta
Entrada 2 de la 4 puerta
+5 V Continua
15