Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Primera Prctica
Semestre Acadmico 2014-2
Elaborado por los profesores del curso.

1. Utilizar lgebra Booleana para simplificar las siguientes expresiones:

a)

(1 punto)

b)

(1 punto)

c)

(1 punto)

d)

(1 punto)

e)

(1 punto)

2. Obtener la ecuacin Booleana y la tabla de verdad para los siguientes circuitos:

a)

(1.5 puntos)

b)

(1.5 puntos)

c)

(2 puntos)

3. Se requiere disear un circuito que permita calcular si un nmero de 4 bits es

mltiplo de 3 e impar a la vez. Para esto se solicita que desarrolle la tabla de verdad,
la ecuacin lgica booleana, diagrama de compuertas y descripcin VHDL para este
circuito.
(5 puntos)

4. Determinar cuales de los siguientes circuitos son equivalentes:

1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

(5 puntos)

Los profesores del curso.

Lima, 1 de septiembre de 2014

2 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Segunda Prctica
Semestre Acadmico 2014-2
No se permite el uso de calculadora.
Elaborado por los profesores del curso.

1. Dibuje el circuito simplificado que tiene como entradas a un dgito decimal

representado en binario y a X como entrada de control. Tiene una salida que se
pondr en 1 lgico si se cumple lo siguiente:
a) Si X = 1 y el dgito decimal es mltiplo de 3.
b) Si X = 0 y la representacin en binario tiene un nmero impar de unos.
(4 puntos)
2. Realice la descripcin VHDL de un circuito que encienda o apague la luminaria de
una sala que dispone de cuatro puertas de ingreso en donde se dispone de un
interruptor en cada una. Elabore la tabla de verdad e implemntela usando
sentencias concurrentes (with-select o when-else).
(4 puntos)
3. Simplifique la expresin y dibuje el circuito con compuertas lgicas.
F =m(1, 2, 7, 8, 19, 20, 25) + d(10, 11, 12, 13, 14, 15, 26, 27, 28).
(4 puntos)
4. Convierta el nmero binario 10110110011 .10110 a base decimal.
(2 puntos)
5. Realizar la resta en binario de +35 menos -52. Escoja la representacin en
complemento a 2 usando la menor cantidad de bits posible.
(3 puntos)
6. Represente las cantidades: 26, -19, -11 y +67 en binario de 7 y 8 bits en
representacin de complemento a dos y en signo magnitud.
(3 puntos)

Los profesores del curso.

Lima, 15 de septiembre de 2014

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Tercera Prctica
Semestre Acadmico 2014-2
Elaborado por los profesores del curso.
Coordinador: Prof. Andrs Flores

Nota: No se permite el uso de calculadoras ni de apuntes de clase.

1) Disee un cronmetro que sea capaz de contar hasta 5 minutos, esto quiere decir que
debe mostrarse el valor de la cuenta de dcimas de segundos, segundos y minutos.
Utilice un contador sncrono con Flip-Flops JK. (5 puntos)
2) Disee un contador mdulo 13 sncrono. Utilice Flip-Flops tipo D. (5 puntos)
3) Disee un circuito capaz de detectar la secuencia de datos serial 10101. Considerar
que el circuito debe ser capaz de detectar secuencias traslapadas, con lo que la seal de
salida debe ser 1 mientras se detecte la secuencia. Utilice Flip-Flops J-K. (5 puntos)
4) Se requiere disear un divisor de frecuencia que permita dividir la frecuencia entre 7,
para ello se le pide lo siguiente:
a) Mostrar el diagrama de estados para el circuito.
b) Implementar el circuito en VHDL.
Nota: Es posible que un divisor de frecuencia tenga un perodo no simtrico, es decir que
el tiempo en alta pueda ser mayor que el tiempo en baja o viceversa. (5 puntos)

Los profesores del curso.

Lima, 3 de noviembre de 2014.

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Cuarta Prctica
Semestre Acadmico 2014-2
No se permite el uso de calculadora.
Elaborado por los profesores del curso.

1. Realice el diseo de un contador asncrono de mdulo 24 usando la menor cantidad

de compuertas y Flip Flops tipo JK.
(5 puntos)
2. Realice el diseo de un Datapath donde x es de ocho bits segn el algoritmo
mostrado y las palabras de control asociado. Deber usar tan solo una unidad de
sumador/restador.
INPUT x
WHILE (x
IF (x es
x =
ELSE
x =
END IF
OUTPUT x
}

0) {
par) THEN
x + 2
x - 1

(5 puntos)
3. Desarrolle el algoritmo y realice el Datapath que reciba dos nmeros de 8 bits y que
arroje el mayor. Deber disponer de tan solo una entrada de 8 bits y una salida de 8
bits. Mostrar las palabras de control.
(5 puntos)
4. Realice la unidad de control del Datapath de la pregunta 3. Especificar el diagrama
de estados y el circuito secuencial correspondiente empleando Flip Flops tipo D.
(5 puntos)

Los profesores del curso.

Lima, 17 de noviembre de 2014

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Primer Examen de Circuitos Digitales

Semestre Acadmico 2014-2

NOTA: Prohibido el uso de copias, libros y apuntes de clases. Explique claramente sus respuestas.
Tiempo de la prueba: 3 horas

1. Responda nicamente cinco (5) de las siguientes preguntas:

a) Cul es la principal ventaja de la representacin de nmeros con signo en complemento a
2? (1 punto)
b) Construir un multiplexor de 4 a 1 utilizando multplexores de 2 a 1.(1 punto)
c) Qu es el desborde? Por qu es importante detectarlo? (1 punto)
d) Calcular la frecuencia mxima de operacin para un contador sncrono y otro asncrono,
ambos de 8 bits, considerando que los flip-flops utilizados para estos contadores tienen un
retardo de propagacin de 25 ns. (1 punto)
e) Cul es la diferencia entre un latch y un flip-flop? (1 punto)
f) Describa como realizara un contador que cuente de 0 a 99 usando flip-flops KJ.(1 punto)
g) Escriba en VHDL la implementacin de la funcin f (x1, x2, x3) = m(1, 3, 7). (1 punto)
h) Determine la funcin simplificada de f(A, B, C, D) = m (2, 6, 8, 9, 12) + d (10,15). (1
punto)

Cuantos bits se requieren para representar a todos los caracteres presentes en un nmero de
identificacin DNI? (1 punto)
j) Convierta el nmero expresado en BCD 10010011 a Hexadecimal. (1 punto)
i)

2. Se requiere disear un acumulador que es un circuito que sume una cantidad indefinida de
nmeros de 8 bits con signo que ingresan al circuito siempre y cuando una entrada W est en
alta. Deber arrojar a la salida la suma por cada ciclo de reloj. Adicionalmente debe existir una
salida llamada Overflow que indique el momento en que ocurra un desborde. Muestre el
diagrama esquemtico utilice Flip-Flops tipo D y los componentes combinacionales que
considere necesarios.
(5 puntos)
3. Un circuito tiene como entradas dos nmeros binarios de dos bits cada uno: Y= Y1Y0; X=
X1X0. Se desea que tenga dos salidas S1S0, y que tendrn el siguiente comportamiento: ser11
si Y=X, 10 si Y>X y 01 si Y<X. Disee el circuito empleando solamente multiplexores de 4 a 1.
No deber usar ninguna compuerta lgica.
(5 puntos)
4. Para el siguiente cdigo en VHDL obtener su diagrama esquemtico.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE WORK.COMPONENTS.ALL;
ENTITY E1 IS
PORT(

1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

A
Clk
W
O
F
END E1;

:
:
:
:
:

IN STD_LOGIC_VECTOR(3 DOWNTO 0);

IN STD_LOGIC;
IN STD_LOGIC_VECTOR(2 DOWNTO 0);
OUT STD_LOGIC;
OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

ARCHITECTURE RTL OF E1 IS
SIGNAL
SIGNAL
SIGNAL
SIGNAL
SIGNAL

SUM_OUT
SEL_OUT
SUM_A :
SUM_B :
SUM_CIN

: STD_LOGIC_VECTOR(4 DOWNTO 0);

: STD_LOGIC_VECTOR(3 DOWNTO 0);
STD_LOGIC_VECTOR(3 DOWNTO 0);
STD_LOGIC_VECTOR(3 DOWNTO 0);
: STD_LOGIC;

BEGIN
PROCESS(clk)
BEGIN
IF(rising_edge(clk)) THEN
F <= SUM_OUT;
END IF;
END PROCESS;
sum: sum4bits PORT MAP(A => SEL_OUT, B => SUM_OUT(3 DOWNTO 0),
CIN => 0, S => SUM_OUT(3 DOWNTO 0),COUT => SUM_OUT(4));
O <= SUM_OUT(4);
SEL_OUT <= A WHEN W = 1 ELSE SEL_OUT;
END RTL;

Notas:
Asuma que rising_edge(clk)describe la ocurrencia de un flanco de subida en clk.
Asuma que existe un componente denominado sum4bits que es un sumador de 4
bits que ya fue diseado.
(5 puntos)

Lima, 13 de octubre de 2014

2 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Segundo Examen de Circuitos Digitales

Semestre Acadmico 2014-2

NOTA: Prohibido el uso de copias, libros y apuntes de clases. Explique claramente sus respuestas.
Tiempo de la prueba: 3 horas

1. Responda nicamente cinco (5) de las siguientes preguntas:

a) Cul es la funcin de la unidad de control en un circuito? (1 punto)
b) Cuntos bits son necesarios para utilizar una memoria de 32 KBytes de solo lectura?
Considere tanto entradas de direccin como seales de datos. (1 punto)
c) Describa un Flip-Flop JK con reset asncrono y entrada de habilitacin en VHDL.
d) Implemente el diagrama de estados de un detector de flanco de bajada utilizando una
mquina de estados tipo Moore. (1 punto)
e) Dibuje un contador anillo de 4 bits utilizando Flip-Flops J-K. (1 punto)
f) Dibuje un Flip Flip tipo JK empleando un Flip Flop tipo D. (1 punto)
g) Describa que es un detector de secuencia y mencione alguna aplicacin. (1 punto)
h) Describa las ventajas y desventajas de contadores sncronos y contadores asncronos (1
punto)
i) Dibuje el diagrama de estados para un detector de la secuencia 111 sin traslape. (1 punto)
j) Describa el concepto de Datapath. (1 punto)
2. Disear un circuito para el control de las luces utilizadas para iniciar una carrera y que funciona
de la siguiente manera. Tiene tres entradas: Reset, Inicio y Clock. Dispone de tres salidas: rojo,
amarillo y verde, que activan luces de colores correspondientes. Slo una luz puede ser
activada en cualquier momento. La seal de Reset obliga al circuito al estado en el que la luz
roja est encendida. Cuando se activa la seal de Inicio, la luz roja permanece encendida
durante un segundo ms, entonces la luz amarilla se enciende. La luz amarilla permanece
encendida un segundo y luego la luz verde se enciende. La luz verde permanece encendida
durante tres segundos y luego la luz roja se enciende y el circuito vuelve a su estado inicial.
Realice el diagrama de estados y el circuito empleando Flip Flops tipo JK.
(5 puntos)
3. Se desea desarrollar una unidad de divisin. Para lograr construir esta divisin se planea
utilizar el algoritmo de restas sucesivas, este consiste en comparar el si el dividendo es
mayor al divisor, si lo es se aumenta en uno una variable que lleva la cuenta de cuantas
veces se resta el divisor del dividendo, con el resultado de esta resta siendo almacenado en
el dividendo. Una vez que el dividendo es menor al divisor se deja de realizar la resta y se
muestra el contador que equivale al cociente y el dividendo ahora es el residuo (lo que qued
despus de restar varias veces el divisor del dividendo). Para esta unidad de divisin se pide
lo siguiente:
a) Escribir el pseudo cdigo del algoritmo de restas sucesivas para la divisin. (0.5 puntos)
b) Disear el Datapath para el circuito de divisin y dibujar la tabla de palabra de control,
1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

considerar que existe una salida adicional llamad Done que indica cuando la operacin
de divisin ha culminado. (1.5 puntos)
c) Disear la unidad de control para el circuito de divisin, considerar que existe una
entrada de control denominad Start que indica al circuito cuando empezar la
operacin. Utilice Flip Flops tipo JK (1 punto)
d) Describir en VHDL el Datapath del circuito de divisin. (2 puntos)
4. Se tiene un procesador de propsito general con el siguiente set de instrucciones:

El Datapath correspondiente es mostrado a continuacin:

Se pide lo siguiente:
a) Incluir una instruccin INC que utilice el OpCode 000, esta instruccin debe incrementar
el acumulador en 1. Haga las modificaciones al Datapath necesarias para que esta
instruccin puede ser ejecutada. (1.5 puntos)
b) Incluir una instruccin LOAD que utilice el OpCode 001, esta instruccin debe cargar en
el acumulador el contenido de una direccin de memoria en la ubicacin aaaa, donde aaaa
son los cuatro bits menos significativos del OpCode. (1.5 puntos)
c) Describir en VHDL el Datapath modificado con las instrucciones de las partes a) y b). (2
puntos)
Lima, 1 de diciembre de 2014
2 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Examen Especial de Circuitos Digitales

Semestre Acadmico 2014-2
NOTA: Prohibido el uso de copias, libros y apuntes de clases. Explique claramente sus respuestas.
Tiempo de la prueba: 3 horas

1. Responda nicamente cinco (5) de las siguientes preguntas:

a) Explique qu es retardo de propagacin. Muestre un ejemplo de cmo afecta el desempeo
de un circuito. (1 punto)
b) Construya un Flip Flop JK a partir de un Flip Flop SR. (1 punto)
c) Indique las diferencias y similitudes entre los divisores de frecuencia y los contadores. (1
punto)
d) Describa en VHDL un Flip Flop JF. (1 punto)
e) Cules son los posibles niveles de voltaje para una seal digital?
f) Describa la principal ventaja de con contador Johnson.
g) Describa la principal ventaja para usar nmeros con signo en la representacin de
complemento a dos.
h) Dibuje y describa el funcionamiento de un registro universal.
i) Realice un sumador serial mediante una mquina de estados. Dibuje el diagrama de estados.
j) Cuantos Flip Flops son necesarios para realizar un contador BCD de mdulo 22?
2. Muchas aplicaciones de electrnica digital utilizan operaciones de multiplicacin-acumulacin
como elemento fundamental para su desarrollo. Un multiplicador-acumulador (MAC por sus
siglas en ingls) es un circuito que realiza una multiplicacin de dos nmeros en cada ciclo,
para luego ser sumado con el resultado anterior y finalmente almacenado en un registro, una
representacin grfica del circuito MAC se muestra a continuacin:

Para la construccin del MAC se pide lo siguiente:

a) Disear el componente multiplicador, para esto deber utilizar un nico circuito combinacional. (2
puntos)
b) Describir en VHDL el circuito del MAC, para esto debe incluir la descripcin del circuito diseado
en la parte a). Puede utilizar paquetes pero no operadores aritmticos. (3 puntos)

1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

3. Realice un circuito combinacional que realice las operaciones mostradas en la tabla sobre dos
nmeros enteros de dos bits. El resultado deber mostrarse en visualizadores de 7 segmentos
con dos cifras fraccionarias decimales. La operacin ha realizar deber ser seleccionada con S1
y S0.
S1
S0
Operacin
0
0
Suma
0
1
Resta
1
0
Producto
1
1
Divisin
(5 puntos)
4.

Los controles remotos modernos utilizan seales infrarrojas para transmitir los comandos a los
equipos que controlan. Estas seales forman un patrn definido de tiempos ON y tiempos OFF,
como se muestra en la figura:

Para cada uno de los intervalos ON la seal que se utiliza es una seal peridica a una
frecuencia especfica (usualmente 10 KHz) que tiene la forma como se muestra a continuacin:

Mientras que los intervalos OFF se caracterizan por mantener la seal en 0 lgico. Con esta
informacin el resultado para un comando es una secuencia de tiempos ON y OFF dispuesta de
la siguiente manera:
Seal = tiempoON1, tiempoOFF1, tiempoON2, tiempoOFF2,
El tiempo est definido en milisegundos.
Se le pide disear un circuito que permita enviar un comando IR con los siguientes tiempos 37,
44, 52, 15 milisegundos. Considerar que la seal generada en ON corresponde a una frecuencia
de 10 KHz y que la frecuencia de clock que ingresa al circuito corresponde a 100 KHz.
Nota: Como recomendacin trate el circuito como si fuera un algoritmo, utilizando un datapath
y una unidad de control.
(5 puntos)

Lima, 9 de diciembre de 2014

2 de 2