PREGUNTAS (30%)

Pregunta 1 (10%): Determina si cada una de las siguientes afirmaciones son CIERTAS o FALSAS
con respecto a semiconductores PN. Razona adecuadamente tus respuestas.
a) Los tomos que se aaden al semiconductor para aumentar la presencia de portadores
se denominan impurezas.
RTA/ CIERTO. Son denominados impurezas puesto que se hace referencia a un dopaje
que se realiza al semiconductor introduciendo o sustituyendo tomos por otro de
caractersticas diferentes modificando su comportamiento elctrico con el objetivo de
aumentar el nmero de electrones libre o huecos en movimiento para obtener una corriente
elctrica suficiente (mejorar conduccin del material)
b) En la zona central de la unin PN se establecen portadores, que inducen una carga
elctrica (negativa en el semiconductor P y positiva en el semiconductor N).
RTA/ CIERTO. Cuando se une dos semiconductores como es el caso de P y N y se forma
la unin PN se genera un proceso llamado difusin el cual hace referencia a que los
electrones libres provenientes del semiconductor N se mueven hacia el semiconductor P;
de igual manera los huecos generados en el semiconductor P se desplazan hacia el N.
c) En la zona de carga espacial (ZCE), existe una barrera de potencial, que podramos
hacer crecer o disminuir tan slo aplicando una tensin adicional entre los extremos del
bloque PN.
RTA/ CIERTO. Debido al campo elctrico que aparece en la zona ZCE, este provoca una
diferencia de potencial entre la zona N y P, esto es lo que se llama barrera de potencial la
cual aplicando una tensin entre extremos de la unin PN puede aumentar o disminuir
dependiendo el sentido de la tensin (corriente) la cual se aplique y dependiendo si la
tensin aplicada supera el valor de la barrera potencial con lo cual se tendra un dispositivo
en cual se pueda controlar el paso de la corriente mediante el aumento o disminucin de la
conductividad.
Pregunta 2 (10%): Determina si cada una de las siguientes afirmaciones son CIERTAS o FALSAS
con respecto a transistores MOSFET y puertas CMOS. Razona adecuadamente tus respuestas.
a) En un transistor MOSFET, en la zona de saturacin la corriente de drenador es
proporcional a una constante.
RTA/ CIERTO. Cuando la tensin que se encuentra entre el drenador y la fuente alcanza
un valor de saturacin, el canal se habr casi cerrado y entonces la corriente del drenador
se vuelve constante independiente del aumento del voltaje entre drenador y fuente siempre
considerando que este es mayor que la tensin de saturacin. La anterior consideracin
teniendo en cuenta que se trabaja bajo un supuesto de que la tensin puerta-fuente es lo
suficientemente alta y que se ha formado un canal tipo N en el MOSFET.
b) En un transistor MOSFET, con la tensin de puerta podemos regular el paso de
corriente entre drenador y fuente, y por tanto decimos que el transistor es una fuente
de corriente controlada por tensin.
RTA/ CIERTO. Con la tensin adecuada aplicada entre puerta y fuente el canal acta
conduciendo una corriente; tan solo es necesario evaluar la expresin de la corriente del
drenador donde se observa que depende de la tensin de puerta y una tensin mnima
para salir de la zona de corte con una constante incluida dependiendo del dispositivo.

c) Los circuitos con diferentes etapas CMOS se caracterizan por la llamada propiedad
regenerativa, que nos asegura que a la salida del circuito se comporta como un
generador de seal.
RTA/ FALSO. La propiedad regenerativa consiste en que si en la entrada del dispositivo la
tensin no se encuentra bien definida en uno de los valores nominales (0 voltios o V DD),
entonces la salida los mantenga lo ms cercano posibles a esos valores; por lo tanto
tendramos que el dispositivo ha regenerado unos valores de tensin que no estn
definidos como nivel alto o bajo a valores lgicos.
Pregunta 3 (10%): Determina si cada una de las siguientes afirmaciones son CIERTAS o FALSAS
con respecto a subsistemas tpicos de circuitos integrados. Razona adecuadamente tus
respuestas.
a) Un interruptor analgico es un componente que se comporta de manera similar a un
rel mecnico, pero como est basado en dispositivos de estado slido, no tiene partes
mviles, la conmutacin se consigue a nivel elctrico.
RTA/ CIERTO. Debido a las propiedades y funcionamiento del MOSFET el cual mediante
el control del voltaje que se aplique se puede tener un dispositivo que entre en conduccin
(ON: paso de corriente) o en corte (OFF: aislamiento, no hay paso de corriente) entonces
se puede considerar un interruptor donde la conmutacin es a nivel elctrico.
b) Un multiplexor es un sistema con dos grupos de entradas (que podemos llamar x e y) y
una salida z. El valor de la salida corresponde al de una de las entradas x. La entrada x
que corresponder al valor de la salida se selecciona en funcin del valor de la seal y.
RTA/ CIERTO. Un sistema multiplexor est basado en tres bloques bsicamente, las
entradas, el bloque de seleccin y las salidas. Para cada una de las entradas se tiene
configurado unos bits de seleccin para que cuando estos estn activados la entrada se
vea reflejada en la salida. Bsicamente es un sistema desarrollado con interruptores donde
dependiendo del bloque de seleccin alguna de las entradas entrar en conduccin y se
ver respectivamente en el bloque de salida.
c) En Complemento a 2, podemos hacer una resta negando primero todo el substraendo,
y utilizando un sumador como acarreo de entrada a 1.
RTA/ CIERTO. Para realizar una resta usando complemento a 2 lo primero que se debe
realizar es negar completamente el substraendo, es decir cambiando bit a bit de estado.
Seguidamente se debe hacer una suma normal con el minuendo y a ello sumarle un
acarreo inicial de 1. A continuacin un ejemplo:

( +7 ) 0111

( +3 )0011
El substraendo debe ser negado completamente, es decir: 1100; luego se hace la suma
con un acarreo inicial de 1: 0111+1100+0001 y el resultado es de 10100 donde el digito
resaltado no se tendr en cuenta y el resulta es 0100 (+4).

PROBLEMAS (40%)

Problema 1 (10%): Considera el circuito de la Figura 1, basado en biestables JK. Determina y

explica en detalle su funcionamiento, cuando la seal de entrada w es una onda cuadrada de
perodo T, y las salidas son Q0 y Q1. Dibuja su diagrama de tiempos.

RTA/ Lo primero que se debe tener en cuenta es que los biestables trabajan con flanco de subida
del reloj o en este caso la seal w con periodo T. A partir de lo anterior es vlido hacer el anlisis
respectivo siempre teniendo en cuenta la tabla de verdad de los biestables JK:
J
0
0
1
1

K
0
1
0
1

Q
Mantiene el estado anterior
0
1
Invierte el estado anterior

Ahora analizamos cada salida en cada punto del diagrama, teniendo en cuenta las siguientes
condiciones:

1=1
Q1=0 ; Q

Seal W

Salida Q0

Salida Q1

1
Salida Q

Como se puede observar en las grficas anteriores y con las condiciones iniciales se tiene que la
salida del primer biestable JK cuando se detecta el primer flanco de subida se cambia de estado
(conmuta) la salida Q0, al cambiar de estado y tener esta seal como entrada al biestable 1
entonces al siguiente flanco de subida conmuta el estado de la seal Q 1 y la seal de salida
negada de esta compuerta ser la entrada del biestable 0; esto pasar sucesivamente

Problema 2 (15%): En la Figura 2 se os presenta un circuito basado en transistores MOSFET.

Considera que el transistor T3 presenta una resistencia en conduccin mucho mayor que T1 y T2.

a) Explica el estado de conduccin de todos los transistores en cada uno de los diferentes
estados lgicos.
RTA/ Para los estados lgicos de cada uno de los transistores teniendo en cuenta que son nMOS
se tendra:
Tr
ansistor
Voltajes
aplicados
a MOSFET

V1

V2

0
1 (vcc)
0
1 (vcc)

0
0
1 (vcc)
1 (vcc)

T1

T2

T3

V0

Corte
Conduccin
Corte
Conduccin

Corte
Corte
Conduccin
Conduccin

Conduccin (baja
conduccin debido
a alta resistencia)

1
1
1
0

Ahora se puede hacer un anlisis de cada uno de los casos presentados:

Caso 1: V2 = V1 = 0
Como el VGS1 sera igual a 0 por lo tanto el transistor no entra en conduccin y este mismo se
comportar como una resistencia de muy alto valor. De igual manera para V GS2 la tensin es 0
aplicada a la puerta y en la fuente podr haber una tensin muy mnima entonces el transistor
igualmente se encuentra en corte. Finalmente en el transistor 3 como se tiene VGS3 = Vcc entonces
entrar en conduccin y por lo tanto el voltaje de salida es un bit en alto o lo que es igual a V cc o
similar.

Caso 2: V1 = 1; V2 = 0
Como en este caso la condicin de tensin para el transistor 2 es igual que en el caso 1 entonces
se tiene que este se encuentra en corte. Para el caso del transistor 1 donde se estara aplicando
una tensin de VGS1 = 1 y entrara en conduccin lo cual significara que tiene presenta una
resistencia de muy bajo valor. El transistor 3 al igual que el caso 1 mantiene el mismo
comportamiento entonces el voltaje de salida ser un bit en estado ON o lo que es igual a Vcc
Caso 3: V1 = 0; V2 = 1
Este caso es totalmente el inverso del caso 2, a excepcin del transistor 3 donde su
comportamiento sigue siendo el mismo. Es decir, se estara hablando de que el transistor 1 est
en corte y el transistor 2 en conduccin. El voltaje de salida ser igual a un estado alto (1) o lo que
es bsicamente Vcc.
Caso 4: V1 = 1; V2 = 1
Finalmente para este caso se tendran tanto el transistor 1 como el 2 en conduccin de acuerdo a
las tensiones aplicadas en sus respectivas puertas, el transistor 3 contina igual que en los
anteriores casos. Luego para analizar el voltaje de salida se tendr que tener en cuenta que el
valor de la resistencia del transistor 3 es mucho ms alto que en el caso del transistor 1 y 2 y que
por lo tanto como todos se encuentran ya en conduccin hay flujo de corriente por toda esa rama
pero al hacer un divisor de voltaje la mayor tensin recaer en la resistencia del transistor 3
debido a su valor alto y entonces el voltaje de salida ser prcticamente nulo.
b) Determina la funcin lgica que implementa el circuito de la Figura 2.
RTA/ La funcin lgica obedece a la tabla de verdad de una compuerta AND negada o es lo
mismo que NAND:
V1
0
0
1
1

V2
0
1
0
1

V0
1
1
1
0

c) Explica las diferencias entre los MOSFET de deplexin y los de enriquecimiento

(consulta bibliografa externa si es necesario). Muestra los diferentes smbolos usados
en los esquemticos segn el tipo de MOSFET.
RTA/ las diferencias y otras caractersticas se podrn observar a continuacin en el siguiente
cuadro:
MOSFET de deplexin

Presentan un canal creado y por lo

tanto flujo de corriente as la tensin
entre puerta y fuerte sea nula.

MOSFET de enriquecimiento

Requieren una tensin umbral

para
crear
el
canal
de
conduccin.

Estructura en la cual se difunde un

canal entre fuente y drenaje.

Estructura donde la puerta est

aislada elctricamente del dispositivo,
no hay conexin entre puerta y
sustrato.

Estructura donde la puerta est

aislada
elctricamente
del
dispositivo, no hay conexin
entre puerta y sustrato.
El canal se va formando de
acuerdo a la tensin aplicada
entre la puerta y la fuente.

Problema 3 (15%): En la Figura 35 del mdulo 3 podemos encontrar la representacin del

contador 4040, representado tambin en la Figura 3 de este documento. Teniendo en cuenta
todas sus entradas y salidas, y haciendo uso de este tipo de circuito integrado como bloque
fundamental, disea un contador de 16 bits. Representa en detalle su diagrama de bloques y
conexiones.

RTA/ Teniendo en cuenta que el contador 4040 est basado en flip-flops o biestables JK pero que
la entra J y K siempre estn conectadas a un estado lgico alto, entonces se tiene para un
contador de 16 bits el siguiente esquema:

En el anterior esquema se observa el uso de 16 biestables que corresponde cada uno a la salida
de cada uno de los 16 bits; hay que tener en cuenta que la compuerta 4040 utiliza un reloj con
flanco de bajada para activar los biestables y por tal razn se hace la negacin con el operador
NOT del generador de pulsos; en el diagrama se observa que cada salida negada del biestable
alimenta el clock del siguiente biestable y as continuamente activando de acuerdo a cada ciclo
con flanco de bajada el siguiente biestable. Para el caso de la compuerta 4040 se debe hacer uso
de dos compuertas ya que cada una de ellas tan solo tiene 12 bits, por lo tanto el esquema
electrnico con compuertas 4040 sera:

Como se observa se hace uso de 2 compuertas 4040 para completar el contador de 16 bits, lo
que se hace bsicamente es conectar el bit de salida de mayor valor del primer contador 4040, al
clock del segundo contador 4040. Tener en cuenta que no se est teniendo en cuentas las
conexiones a fuentes de tensin ni el botn para Reset y que el bit de menor valor sera el Q0 de
la compuerta izquierda de acuerdo a la grfica, de la misma manera el bit de mayor valor sera el
Q3 de la compuerta 4040 derecha.

CUESTIONES DE INVETIGACIN (30%)

a) Relaciona en detalle todas las etapas de este proceso de fabricacin en tecnologa de 22

nm con las diferentes etapas descritas en el mdulo 1, similitudes y diferencias.
RTA/ De acuerdo a la informacin de los enlaces de Intel y para la fabricacin de
tecnologa de 22 nm, se tendra lo siguiente comparado paso a paso con las etapas
descritas en el mdulo 1:
1. Disponer de Silicio, el cual es un elemento abundante y que sirve como material
semiconductor para la fabricacin de chips.
2. Se debe fundir el silicio con el objetivo de ser purificado y formar un cilindro solido
continuo conocido como lingote. En este paso an no es introducido ninguna impureza
como en el mdulo 1 nos lo da a entender. En este paso bsicamente se tendra ya el
lingote con ciertas dimensiones para la respectiva creacin de obleas
3. Se forman las obleas a partir del cilindro, son lminas bastante finas con ciertas
dimensiones. Para el caso de Intel hacen uso de herramientas como una rebanadora
(sierra con hilo de diamante) para hacer los cortes de las obleas o discos y en el
material del mdulo incluyen el uso de un corte mediante laser.
4. Las obleas deben ser pulidas hasta tener una superficie impecable o acabado de
espejo.
5. El paso siguiente paso es llamado Oxidacin y se refiere al proceso qumico de
reaccin del silicio con el oxgeno para formar dixido de silicio; esto en el proceso
hecho por Intel no es descrito.
6. Se realiza el proceso de fotolitografa, el cual consiste en aplicar a la oblea una capa
de un material sensible a la luz (fotoresistencia), posteriormente el uso de una mscara
con patrones dibujados ya que despus ser expuesta a un rayo UV con lo cual las
secciones que no estn protegidas por dicha mascara empezarn a desprenderse o
ablandar y finalmente cuando se haga el proceso qumico, estas partes sern
completamente removidas dejando solo el patrn con la mscara fotoresistente.
7. Ahora se realiza el proceso de impurificacin con materiales dopantes, de acuerdo al
procedimiento que realiza Intel se usa el mtodo Implantacin inica (en el mdulo
tambin especifican el mtodo por Difusin) la cual consiste en un bombardeo de alta
energa de iones ya sea positivo o negativos para crear regiones conductivas o
aislantes.
8. Posterior a la implantacin de impurezas se remueve la fotoresistencia para tener una
oblea con un patrn de regin dopada con la cual el transistor ser formado.
9. Despus de disponer una seccin con el material adecuado dopado para formar los
transistores, se hace un proceso de formacin de capas delgadas mediante procesos
de fotolitografa para construir los canales de los transistores. Al igual se introducen
capas policristalinas y de dixido de silicio para aislar el transistor de otros elementos.
10. Los pasos posteriores es empezar a formar con dicho material y mediante
procedimientos de fotolitografa e inclusin de materiales los respectivos transistores,
posteriormente el proceso concerniente a packaging y la unin de los transistores con
el objetivo de formar el chip con la respectiva funcin para la cual est diseada.
b) Describe (a partir de estos documentos o de otros que encuentres) en qu consiste el
proceso conocido como wafer sort o on-wafer testing, y su finalidad.
RTA/ WS o Wafer testing es uno de los tantos pasos que se debe realizar en el proceso de
fabricacin de dispositivos semiconductores, este consiste en realizar pruebas a todos los
elementos y circuitos integrados en la oblea para verificar su funcionalidad o defectos que
tenga aplicando algunas pruebas especiales.
c) Cuando se habla de tecnologa de 22 nm, o tecnologa de 14 nm, a qu dimensiones
nos referimos?
RTA/ Cuando se habla de tecnologa de 22 nm se refiere a tecnologas de fabricacin de
semiconductores de dimensiones del orden de los 22 nanmetros, luego la de 14 nm

siendo la sucesora de la de 22 nm se refiere a tecnologas de fabricacin de

semiconductores del orden de los 14 nanmetros.
d) Qu mejoras principales se han conseguido o introducido para reducir las dimensiones de
22 nm a 14 nm?
RTA/ nueva microarquitectura, reduccin del tamao de los broadwell-Y, disminucin del
tamao propio de los transistores, evolucin del software ya que tambin es esencial con el
sistema de ajuste automtico de las frecuencias, mecanismos de control del factor
energtico o nuevo juego de instrucciones.
e) Qu ventajas tendr el hecho de disponer de un proceso de fabricacin de 14 nm?
(Justifica tus razonamientos y explicaciones con fuentes bibliogrficas).
RTA/ Tendr ventajas tales como la reduccin del consumo de energa por parte de los
dispositivos que utilicen esta tecnologa, mejor rendimiento, aumenta la velocidad de
procesamiento, disminucin de tamao. Para dispositivos mviles esto implica que el
consumo de potencia es menor y que por lo tanto tendr una duracin de batera mucho
mayor (mejor autonoma), mejor aprovechamiento de la energa traducido a temperaturas
de funcionamiento inferiores.
http://androidayuda.com/2015/02/16/que-se-gana-con-los-nuevos-procesadores-samsungexynos-de-14-nm/
http://es.engadget.com/2014/06/03/intel-core-m-14-nm-tablet/
http://hardzone.es/2014/08/12/que-nos-aportan-los-14-nm-de-intel-frente-los-22-nmactuales/
http://hardzone.es/2014/08/12/que-nos-aportan-los-14-nm-de-intel-frente-los-22-nmactuales/
f) Qu procesos de fabricacin se esperan en los prximos aos, y de qu dimensiones?
(Justifica tus razonamientos y explicaciones con fuentes bibliogrficas).
RTA/ Se esperan tecnologas de dimensiones entre el rango de 10 a 5 nm; que la tan
sonada ley de Moore contine por unos cuantos ao ms, un cambio de estrategia sobre
conceptos basados en rendimiento con el aumento de la frecuencia del reloj. De igual
manera avances en la miniaturizacin e integracin de componentes. De la misma manera
los transistores futuros construidos tomo por tomo con una alta precisin.
http://www.muycanal.com/2012/12/06/intel-14-nanometros-extender-ley-de-moore
http://www.techpowerup.com/213616/intel-to-debut-its-core-skylake-processors-atgamescom-2015.html
https://www.technologyreview.es/energia/38068/los-transistores-futuros-se-construiranatomo-a/