Indice

Introduccin3
Resumen.4
Familia MOS... 4
o NMOS ..4
o CMOS..5
Familia DL...6
Familia CL...7
Familia TTL.9
Bibliografas11

Introduccin

Una familia lgica es un conjunto de circuitos integrados que implementan distintas

operaciones lgicas
Compartiendo la tecnologa de fabricacin y en consecuencia, presentan caractersticas
similares en sus entradas, salidas y circuitos internos. La similitud de estas caractersticas
facilita la implementacin de funciones lgicas complejas al permitir la directa
interconexin entre los chips pertenecientes a una misma familia.
Teniendo en cuenta el tipo de transistores utilizados como elemento de conmutacin, las
familias lgicas pueden dividirse en dos grandes grupos.
La primera familia lgica en aparecer en el mercado, a principios de la dcada del 60, fue
implementada con lgica de transistores bipolares acoplados por emisor (ECL, Emitter
Coupled Logic). A fin de desarrollar circuitos de alta velocidad los transistores conducen
en zona activa y de esta manera se minimiza el tiempo de conmutacin entre conduccin
y corte. Casi inmediatamente aparecieron otras familias lgicas basadas en transistores
bipolares conmutando entre corte y saturacin a fin de reproducir dentro de un chip los
circuitos.
Las primeras familias lgicas de transistores MOS se basaban en transistores de canal
tipo N, siendo conocida como familia NMOS.
A fines de los setenta surgieron procesos tecnolgicos que permitan integrar transistores
canal N y canal P simultneamente en una misma pastilla. De esta manera surge la
tecnologa de transistores MOS complementarios (CMOS, complementary MOS). El
conjunto de familias CMOS posee ventajas indudables sobre la TTL, y an sobre la misma
NMOS.

pg. 2

Resumen

Familias MOS.
Las familias MOS son aquellas que basan su funcionamiento en los transistores de efecto
campo o MOSFET. Estos transistores se pueden clasificar en dos tipos, segn el canal
utilizado: NMOS y PMOS.
El transistor MOS se puede identificar como un interruptor controlado por la tensin de
puerta, VG, que determinar. Cuando conduce y cuando no

La familia NMOS se basa en el empleo nicamente de transistores NMOS para obtenerla

funcin lgica, El funcionamiento de la puerta es el siguiente. Cuando la entrada se
encuentra en un nivel bajo, el transistor NMOS estar. En su zona de corte, la intensidad
que circular por el circuito ser nula y en la salida se encontrara la tensin de polarizacin,
es decir, un nivel alto.
Cuando la entrada se encuentra en un nivel alto, el transistor estar conduciendo y se
comportara aproximadamente como un interruptor. Por lo tanto, en la salida estar un
nivel bajo.
En la familia NMOS se puede construir cualquier funcin arbitraria siempre y cuando se
mantengan las limitaciones tecnolgicas las cuales son:
Conexin en paralelo de dos transistores actuaran como puerta OR
Conexin en serie de dos transistores y actuaran como puerta AND

pg. 3

Familia CMOS (Complementary MOS).

Esta familia basa su operacin en la utilizacin de los transistores NMOS y PMOS
funcionando como interruptores, de tal forma que los transistores NMOS suministran el
nivel bajo (ya que no se degrada con la tensin umbral) y los transistores PMOS
suministran el nivel alto (ya que no se degrada con la tensin umbral).
Una puerta construida con la familia CMOS solamente estar formada por transistores

Por
T2

El funcionamiento de la puerta es el siguiente. Cuando en la entrada hay un

nivel bajo, el transistor T1 estar cortado mientras que el T2 estar conduciendo.
lo tanto, el transistor
colocara en la salida un nivel alto (que ser. directamente el nivel de polarizacin),
y el transistor
T1 evitara el paso de corriente por lo que no consume potencia en esttica,
solo en el transitorio.
Cuando en la entrada hay un nivel alto, el transistor T2 estar cortado
mientras que el T1 estar conduciendo. Por lo tanto, el transistor T1
colocara en la salida un nivel bajo (que ser directamente el nivel de tierra), y el
transistor T2 evitara el paso de corriente por lo que no consume potencia en
esttica,
solo
en
el
transitorio.

Una de sus caractersticas es que existieron dos tipos de CMOS

3.3v rpidas velocidades de comunicacin y baja potencias de disipacin
5.5v
Son dispositivos que suelen utilizarse en ordenadores para almacenar la fecha y la hora y
configuracin (BIOS).
Cuando un CMOS se encuentra esttico o en reposo su disipacin es extremadamente
baja aumentando conforme a la velocidad de la comunicacin.
Estn protegidos contra daos por cargas estticas por mediante el uso de diodos zener
de proteccin en sus entradas.

pg. 4

Alimentacin CMOS
Los circuitos CMOS tienen un rango amplio de tensiones de alimentacin, que en algunos
casos llega hasta 30V. Los lmites quedan determinados por las tensiones de ruptura
directamente ligadas a las caractersticas de la tecnologa del aislante (dixido de silicio)
utilizado en la compuerta.
FAN-AUT
Cuando menos puertas, mayor frecuencia de operacin igual a mayor rapidez de trabajo

OH: -0.5 mA corriente de salida nivel alto

OL: 0.5 mA corriente de salida nivel bajo
IH: 10 pA corriente de entrada nivel alto
IH: -10 pA corriente de entrada nivel bajo

Familia DL (Diode Logic)

Esta familia se basa en diodos, a los que se unen resistencias para evitar la destruccin
de estos.
Conduccin u ON, en la que si tencin es de Vr
Corte u OFF, en la que la intensidad a travs de l se pude considerar nula
Zona de ruptura en la que el diodo se convierte en un cortocircuito, que debe ser
evitada para no llegar a esta zona se utilizan las resistencias

La operacin de esta puerta es

Cuando la entrada tenemos un 0, la tensin que hay en el diodo ser de 0v o

menor por lo que el diodo estar en corte, en la salida tendremos directamente la
tensin de tierra.

pg. 5

Cuando en la entrada tenemos un 1 la tensin del diodo es positiva por lo que

estar en conduccin, la tensin es Vr y en la salida tendremos VDD Vr.

Parmetros de tensin

Una de las caractersticas es que la velocidad de comunicacin viene fijada de

La velocidad de los dispositivos

Las constantes de tiempos de los circuitos

Familia ECL (Emitter Coupled Logic).

La familia ECL se basa en un amplificador diferencial. Para que el retraso de esta familia
sea mnimo, se impone la restriccin de que los transistores del amplificador trabajen en
los lmites de Z.A.D. - corte y Z.A.D. - saturacin. Este hecho implica que la diferencia de
tensin que tenga que soportar sea mnima.
Esta situacin tiene tres implicaciones:

Nivel de tenciones altos y bajos cercanos (estos proporcionan una alta velocidad).
Incompatibilidad con otras familias lgicas.
Salida complementada como sin complementar, disposicin de salidas
diferenciales.

Funcionamiento

pg. 6

El funcionamiento de la puerta es el siguiente. Los niveles lgicos estarn alrededor de la

tensin VREF, luego la intensidad que pasara
por la resistencia REE ser
aproximadamente constante e igual a:
IEE = (VREF - Vg)/REE

Cuando en la entrada existe un nivel bajo (una tensin menor que VREF), el
transistor T1 estar en el lmite de corte mientras que el T2 estar en el lmite de
saturacin. Por lo tanto, toda la intensidad pasara a travs de T2. As los valores
de tensin en los colectores de T1 y T2 seran Vcc y Vcc-IEERC,
respectivamente. Por lo tanto el fan-out tiene una gran influencia. Para reducir
esta influencia y aumentar este fan-out, necesitaremos unas etapas de salida,
formadas por las parejas de los transistores T3 y T4 con sus respectivas
resistencias. Los transistores T3 y T4 siempre estarn en zona activa directa
suministrando la intensidad necesaria y desacoplando la funcin lgica del resto
del circuito. Por lo tanto, la seal F' tendr un nivel alto (Vcc -VBE(ON)), y la seal
F tendr un nivel bajo (Vcc - VBE(ON) -IEERC).

Cuando en la entrada existe un nivel alto, la operacin es similar cambiando el

transistorT1 por el T2. As, los niveles de tensin y mrgenes de ruido de esta
familia, de forma aproximada.

Para mantener las condiciones de operaciones en una sola puerta nicamente se pueden
implementar
Inversin/seguimiento
Operacin OR/NOR
Unas de sus caractersticas es que estas son una de las familias ms rpida que hay
en el mercado llegando a sobre pasar un nano segundo por puerta y la frecuencia de
reloj es de 50MHrz.
Tambin es la que ms potencia disipa 20Mw por puerta. Esta adems tiene dos
variantes las cuales son:
ECL serie 10000 o ECL 1OK
ECL serie 100000 o ECL 10OK
Familia TTL (Transistor Transistor Logic).
Esta familia es una de las ms empleadas en la construccin de dispositivos MSI. Est
basada en el transistor multi-emisor. Este transistor es un transistor con varios emisores,
una sola base y un solo colector.
Funcionamiento

pg. 7

Cuando todas las entradas se encuentren a nivel alto, el transistor T1 estar en la zona
activa inversa, ya que la unin BE est cortada y la unin BC est conduciendo. Esta
situacin provoca que la tensin de base del transistor T2 sea aproximadamente de 1.4 v.,
llevando a dicho transistor a saturacin. Por lo tanto, el transistor T3 estar igualmente
saturado y en la salida se colocara un nivel bajo. En cambio, el transistor T4 se encontrara
en zona activa directa, pero el diodo no conducir., desconectando la salida de la tensin
de polarizacin.
Los niveles de tensin y mrgenes de ruido de esta familia, de forma aproximada, son los
siguientes:

Para el margen del ruido hay que tener encuentra os valores de entrada y salida y en
otros casos las condiciones ms desfavorables.

Una de sus caractersticas es que la salida siempre va estar complementada, en esta

familia TTL solo podemos utilizar las estructuras de Inversores, AND inversor, ADNOR inversor.
-

Su tencin de alimentacin se encuentra comprendida entre los 4.75v y los 5.25v

Los niveles lgicos e definen por el rango entre 0.2v y 0.8v para el estado LOW y
2.4v, 5.25 para el estado HIGH.

pg. 8

Funcionan de manera adecuada en temperatura des de los 0 a 70 centgrados.

Cuenta con varias series de familias o subfamilias las cuales son:
o 74(74, 74LS, 74s)

Bibliografa

pg. 9

(BOYLESTAD, 2009) (MANO, 1982) (www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pdf,

2012) (es.slideshare.net/gregoriocrescenzi/familias-lgicas-digitales, s.f.) (Familias lgicas ,
s.f.)

pg. 10