Documentos de Académico
Documentos de Profesional
Documentos de Cultura
IE-623 MICROPROCESADORES
Profesor:
I Ciclo de 2015
Ing. Geovanny Delgado M.Sc.E.E.
Tel 22 34 81 07/ 83 14 94 89
email: microp@cr-automation.com.
1 de 4
IE-623 MICROPROCESADORES
1. Introduccin [2 lecciones]
1.1. Breve resea histrica.
1.2. Microprocesador, microcomputador,
microcontrolador.
1.3. Arquitectura General de un
Microprocesador.
1.4. Arquitectura de los controladores
incrustados.
1.5. Microcontroladores de Freescale.
1.6. Recursos de desarrollo.
1.7. Otras plataformas de desarrollo.
3. Lenguaje Ensamblador II [4 lecciones]
3.1. Modos de direccionamiento.
3.1.1. Direccionamiento Inherente
3.1.2.Direccionamiento Inmediato.
3.1.3.Direccionamiento Directo y
Extendido.
3.1.4.Direccionamiento Indexado.
3.1.5.Direccionamiento relativo
3.2. Estructuras de Programacin
(Secuencial, Iterativa, Seleccin y
Modular).
3.3. Instrucciones de salto y ramificacin.
3.3.1. Instrucciones de Salto
Incondicional.
3.3.2.Instrucciones de Salto
Condicional
3.3.3.Instrucciones de Salto
Condicional Largo.
3.3.4. Casos especiales BRSET y
BRCLR.
5. Programacin en Lenguaje
Ensamblador. [6 lecciones]
5.1 Diagramas de Flujo.
5.2 Tipos de Lenguajes de Programacin
5.3 Ensamblaje de Programas.
5.3.1 Archivo de Listado .LST
5.3.2 Archivo Objeto .S19
5.4 Directivas de Ensamblador.
5.5 Ensamblado de programas: Un ejemplo
5.6 IDE Assembler
5.7 El Simulador SimHCS12.
5.8 Ejemplo ORDENE 3.
5.9 Tarjeta Dragon 12 Plus.
5.10 Debug 12 y Bootloader
Contenidos:
2. Lenguaje Ensamblador I [4 lecciones]
2.1.
2.2.
2.3.
2.4.
Modelo de programacin.
Registro de Banderas.
Organizacin de Memoria.
Formato de las instrucciones en
ensamblador.
2.5. Tipos de Instrucciones.
2.6. Instrucciones de Movimiento y
manipulacin de datos.
2.7. Operaciones lgicas y de bit
2.8. Instrucciones de pruebas de datos.
2.9. Ciclo de Ejecucin de Instrucciones.
4. Estructura de programacin Iterativa y
de Seleccin [2 lecciones]
4.1. Programacin Iterativa.
4.1.1. El lazo perenne.
4.1.2.Lazos con Prueba a Posteriori (PostTest).Ciclos While.
4.1.3.Instrucciones Especiales para lazos.
4.1.4.Lazos con Prueba a Priori (Pre-Test).
Ciclos For-Next
4.2. Programacin por Control de Seleccin.
4.2.1.La estructura IF THEN
4.2.2.La estructura IF THEN ELSE
4.2.3.rboles de decisin
4.3. Arreglos y Tablas.
2 de 4
IE-623 MICROPROCESADORES
7. Estructura de Programacin Modular: Subrutinas.
[6 lecciones]
7.1. La pila: Almacenamiento temporal de datos.
7.2. La Subrutina. Abierta y Cerrada.
7.3. Instrucciones de salto y retorno de subrutina.
7.4. Paso de parmetros a Subrutinas.
7.4.1.Por registros internos de la CPU
7.4.2.Por direccionamiento directo a memoria.
7.4.3.Por direccionamiento indirecto a memoria.
7.4.4.Por Pila
7.4.5.Implcitamente.
7.5. Ejemplos
8. Estructuras de Entrada/Salida: Los puertos
paralelos. [6 lecciones]
8.1. E/S mapeada a memoria y por instruccin (acceso
directo).
8.2. Registros de Datos, Control y Estatus.
8.3. Capacidades de perifricos del HC12
8.4. GPIO y PIM (Port Integration Module) del HC12.
8.5. Operacin del GPIO.
Funciones adicionales y Core Module
9.2.1.6.
Prioridad
de
Interrupciones
mascarables
9.2.1.7.
Procedimiento de Atencin a
Interrupciones
9.2.1.8.
Interrupcin externa Mascarable.
9.2.1.9.
Interrupcin del Reloj de Tiempo
Real (RTI).
9.2.2.Prioridad de las excepciones.
9.2.3.Excepciones de Reestablecimiento (Reset).
9.2.3.1.
Clock Monitor Reset.
9.2.3.2.
COP Reset.
9.2.3.3.
GPIO con Sincrconizacin
9.2.4.Estructuras de I/O condicional con Strobes.
9.2.4.1.
Estructuras de I/O condiconal con
Handshaking
9.2.4.2.
Key Wakeups.
9.3. Manejo de Teclados Matriciales.
9.4. Pantallas Multiplexadas.
8.6. Ports
8.7. Uso de GPIO como Puertos Paralelos Simples
(PPS).
8.8. Direcciones GPIO.
8.9. La tarjeta de desarrollo Dragon 12 +
8.10. Puertos Paralelos Simples en Dragon 12+
8.11. Ejemplo de PPS en Dragon 12+
8.12. Uso de bits individuales en GPIO
9. Sistema de Reloj y Excepciones. [6 lecciones]
9.1. Sistema de Reloj.
9.2. Excepciones
9.2.1.Interrupciones
9.2.1.1.
Interrupciones No Mascarables.
9.2.1.2.
Trampas (Traps) e Interrupciones
por Software (SWI).
9.2.1.3.
Interrupciones Mascarables.
9.2.1.4.
Tabla
de
Vectores
de
Excepciones.
9.2.1.5.
Relocalizacin de interrupciones
en el DEBUG12.
11. Mdulo de Conversin Analgica Digital. [4
lecciones]
11.1. Operacin ATD
11.2. Inicializacin de los ATD
11.3. Seleccin de canal.
11.4. Modo Scan
11.5. Disparo externo de ATD
11.6. Puerto AD como entradas digitales.
12. Comunicacin Serial Asincrnica. [6 lecciones]
12.1.
12.2.
12.3.
12.4.
12.5.
Mdulo Timer
Conteo de Tiempo
Captura de Entrada
Salida por comparacin (Output Compare)
El caso especial del Canal 7.
Acumulador de Pulsos.
3 de 4
IE-623 MICROPROCESADORES
Cronograma
Da/Mes
Actividad
Semana
#
Da/Mes
Actividad
Semana
#
10/03
13-17/03
Capitulo 1 [2 Lecciones]
Captulo 2 [4 Lecciones]
1
1-2
26-29/05, 2/06
5-9-12/06
Captulo 9 [6 Lecciones]
Captulo 10 [6 Lecciones]
10-11
11-12
20-24/03
Captulo 3 [4 Lecciones]
2-3
02/06
12
27/03
Captulo 4 [2 Lecciones]
23/06
Asignacin Proyecto
Final
Laboratorio #3
7-10-14/04
Captulo 5 [6 Lecciones]
4-5
16-19/06
Captulo 11 [4 Lecciones]
13-14
24/04
Laboratorio #1
Captulo 12 [6 Lecciones]
14-15
17-21/04
Captulo 6 [4 Lecciones]
5-6
26- 30/06,
03/07
10/07
Laboratorio #4
16
28/04,5-8/05
Captulo 7 [6 Lecciones]
7-8
10/07
--
19/05
Laboratorio #2
13/07
II EXAMEN PARCIAL
--
20/05
I EXAMEN PARCIAL
15/07
--
12-15-22/05
Captulo 8 [6 Lecciones]
14
8-9
NOTA IMPORTANTE: Este curso utiliza los computadores del LICIT de la Escuela de Ingeniera Elctrica para
implementar las prcticas de laboratorio en las fechas programadas. Es responsabilidad DEL ESTUDIANTE
confirmar que tiene una cuenta activa en este laboratorio la cual le permite utilizar los programas all instalados,
salvar sus trabajos en el disco duro y hacer las modificaciones necesarias en Windows (tal como modificar los
puertos seriales asignados por Windows).
Este curso, como corresponde, se rige por todos los alcances del Reglamento de Rgimen Acadmico Estudiantil y
al respecto se hacen las siguientes observaciones:
1.
2.
3.
4.
5.
6.
7.
8.
En cumplimiento del inciso a. del Artculo 18 del Reglamento de Rgimen Acadmico Estudiantil se informa que las
fechas indicadas en el cronograma para los exmenes y laboratorios son la convocatoria oficial para aplicar dichos
exmenes y realizar los laboratorios. Cualquier modificacin de estas fechas se realizar con base en lo indicado en el
Artculo 17 del mencionado reglamento.
En cumplimiento del inciso b. del Artculo 18 del Reglamento de Rgimen Acadmico Estudiantil se informa que los
temas a evaluar en los exmenes y laboratorios son los indicados en la seccin Evaluacin de este documento y el
cronograma del mismo.
En cumplimiento del inciso d. del Artculo 18 del Reglamento de Rgimen Acadmico Estudiantil se informa que todos
los examenes tendrn una duracin de exactamente tres horas, en tanto los laboratorios tendrn una duracin de 3
horas.
En cumplimiento del Artculo 22 inciso a. todas las tareas, exmenes y laborartorios sern devueltos debidamente
calificados en el plazo de 10 das hbiles luego de aplicada la prueba o recibida la tarea.
En cumplimiento del punto 1, inciso 2, del Artculo 22, solo se admitirn reclamos o aclaraciones a los exmenes,
laboratorios y tareas revisados en un plazo no mayor a 3 das hbiles contados a partir de la fecha de su devolucin.
La reposicin de exmenes o laboratorios por ausencia se realizarn al final del curso, segn el cronograma indicado y
habindose cumplido los requerimientos del Artculo 24.
Los documentos de referencia se encuentran en el servidor ftp://cr-automation.com username: microp, password:
6232015
Las tareas son, en general, asignaciones de desarrollo de aplicaciones y deben ser resueltas de manera estricamente
individual. Tareas iguales, total o parcialmente, se les asignar una nota de 0. Las tareas deben ser presentadas en
hojas blancas y siempre se debern enviar los cdigos de programa a la direccin de correo electrnico del curso,
segn las indicaciones consignadas en el enunciado de la tarea. La evaluacin de las tareas incluir: diseo de la
solucin, estructura del programa, utilizacin adecuada de los recursos de microntrolador, cumplimiento de las
funcionalidades. Es requisito indispensable para la calificacin de la tarea entregar la parte escrita (no solo el cdigo).
4 de 4