Qu es la lgica programable?

La lgica programable, como el nombre implica, es una familia de componentes

que contienen conjuntos de elementos lgicos (AND, OR, NOT, LATCH, FLIPFLOP) que pueden configurarse en cualquier funcin lgica que el usuario
desee y que el componente soporte. Hay varias clases de dispositivos lgicos
programables: ASICs, FPGAs, PLAs, PROMs, PALs, GALs, y PLDs complejos.
ASIC
Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en
ingls, es un circuito integrado hecho a la medida para un uso en particular, en
vez de ser concebido para propsitos de uso general. Por ejemplo, un chip
diseado nicamente para ser usado en un telfono celular es un ASIC. Por
otro lado, los circuitos integrados de la serie 7400 son puertas lgicas que se
pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio
entre los ASIC y los productos de propsito general estn los Productos

Estndar para Aplicaciones Especficas, o ASSP por sus siglas en ingls.

Con los avances en la miniaturizacin y en las herramientas de diseo, la
complejidad mxima, y por ende la funcionalidad, en un ASIC ha crecido desde
5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos a menudo
incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y
Flash, as como otros tipos de mdulos. Este tipo de ASIC frecuentemente es
llamado Sistema en un Chip, o SoC. Los diseadores de ASIC digitales usan
lenguajes descriptores de hardware (HDL), tales como Verilog o VHDL, para
describir la funcionalidad de estos dispositivos.
Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables)
son la versin moderna de los prototipos con puertas lgicas de la serie 7400.
Para los diseos ms pequeos o con volmenes de produccin ms bajos, las
FPGAs pueden tener un costo menor que un diseo equivalente basado en
ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las

tecnologas ms densas, ms de un milln de dlares para una tecnologa de

90nm o menor.

HISTORIA
Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric
tal vez la primera matriz de puertas, la ULA (Uncommitted Logic Array o Matriz
lgica no fija), alrededor de 1980. El diseo a la medida se realizaba al variar la
mscara de interconexin metlica. Las ULAs tenan complejidades de hasta
algunos miles de puertas. Las versiones posteriores fueron ms generalizadas,
con moldes base configurados tanto por las capas metlicas como
polisiliconicas. Algunos moldes base incluan elementos de RAM.

APLICACIONES DE LOS SISTEMAS (ASIC/1 Y ASIC/2)

Estos sistemas ofrecen a las empresas contratistas de ingeniera una poderosa

herramienta para sistematizar e implementar sistemas de control confiables,
econmicos, simples, flexibles y faciles de programar.
ASIC tiene dos familias de paneles de control. Los ASIC/1, preprogramados
para cumplir funciones como de control de cajas de volumen variable, control
de fan coils,control de unidades paquete, entre otras.

La familia de paneles de control programables (PLC) ASIC/2, con los modelos

8040 y 7040 del tipo independientes,tienen todas las caractersticas y funciones
que permiten su aplicacin en mltiples tareas. Estos paneles manejan seales
de entrada analgicas y binarias, y entregan seales analgicas y binarias para
control. Su capacidad para comunicarse en red mediante sistema RS 485 por
un simple cable entorchado y a un PC mediante el ASIC Converter RS 485 al
RS 232, facilitan las aplicaciones en una forma muy simple y economica. El
servicio dial-up es de gran ayuda para la trasmicion de datos y activacion
alarmas a distancia por mdem.
El software ASIC Expert para ambiente Windows 95 o superior es una
herramienta de muy sencilla aplicacin. El entrenamiento para su uso es muy
rapido y los operadores en poco tiempo adquieren un gran dominio de sus
aplicaciones.
Los programas DDE Server permiten comunicarse con facilidad desde cada
punto de control con facilidad a un PC y procesar sus datos en programas
grficos simples en Visual Basic u hojas electrnicas como Excel. Para
aplicaciones de gran extensin o de exigentes altas de servicio, los programas
de Wanderware como In-Touch se adaptan a los paneles y programacin de
ASIC.
Las aplicaciones tpicas de los paneles ASIC/2 programables en edificios
inteligentes son para control de horarios de encendido y apagado de equipos e
iluminacin con un criterio de ahorro de energa de acuerdo a horarios de
ocupacin,desocupacin noche o listo en la maana, los cuales optimizan el
uso de los mismos y reducen el consumo de energia.La reduccin de cargas
elctricas pico para la proteccin de generadores o transformadores o
reduccin de las planillas de consumo elctrico se realizan con gran facilidades
control de equipos de volumen variable para ahorro de energa y mejora el
confort con variadores de velocidad o controles modulados tambin es muy
tpico.

El monitoreo de la operacin de sistemas, deteccin de fallas y generacin de

alarmas y rutinas de auto proteccin son un estndar con los controles ASIC/2 .
En edificios se aplican en las cisternas de agua potable , tanques de
combustible ,operacin de bombas de agua , ventiladores,condiciones de
limpieza de filtros de aire , temperatura y humedad de ambientes de interiores ,
control de ingreso de aire exterior para ventilacin, temperaturas de cmaras
fras y de congelamiento ,control de equipos de generacin de vapor de agua
caliente ,agua helada,torres de enfriamento,bombas de sumideros con alarmas
en caso de fallas y notificacin automtica va mdem a operadores en caso de
emergencia. Estas aplicaciones se han realizado en forma econmica y
eficiente con los paneles ASIC/2 y el software ASI Expert.

DISPOSITIVOS LGICOS PROGRAMABLES (PLD)

Los dispositivos lgicos programables (PLD) favorecen la integracin de
aplicaciones y desarrollos lgicos mediante el empaquetamiento de soluciones
en un circuito integrado. El resultado es la reduccin de espacio fsico dentro
de la aplicacin; es decir, se trata de dispositivos fabricados y revisados que se
pueden personalizar desde el exterior mediante diversas tcnicas de
programacin. El diseo se basa en bibliotecas y mecanismos especficos de
mapeado de funciones, mientras que su implementacin tan solo requiere una
fase de programacin del dispositivo que el diseador suele realizar en unos
segundos.
La arquitectura bsica de un PLD esta formada por un arreglo de compuertas
AND y OR conectadas a las entradas y salidas del dispositivo. La finalidad de
cada una de ellas se describe a continuacin.
a)

Arreglo AND. Esta formado por varias compuertas AND

interconectadas a travs de alambres, los cuales cuentan con
un fusible en cada punto de interseccin. En esencia, la
programacin del arreglo consiste en fundir o apagar los
fusibles para eliminar las variables que no sern utilizadas.
Obsrvese como en cada entrada a las compuertas AND queda

intacto el fusible que conecta la variable seleccionada con la

entrada a la compuerta. En este caso, una vez que los fusibles
se funden no pueden volver a programarse.
b)

Arreglo OR. Esta formado por un conjunto de compuertas OR

conectadas a un arreglo programable, el cual contiene un
fusible en cada punto de interseccin. Este tipo de arreglo es
similar al de compuertas AND, ya que de igual manera se
programa fundiendo los fusibles para eliminar las variables no
utilizadas.

Figura 1. Estructura de un PLD.

DISPOSITIVOS LGICOS PROGRAMABLES DE ALTO NIVEL DE

INTEGRACIN.
Los PDL de alto nivel de integracin se crearon con el objeto de integrar mayor
cantidad de dispositivos en un circuito (sistemas en un chip SOC). Se
caracterizan por la reduccin de espacio y costo, adems de ofrecer una
mejora sustancias en el diseo de sistemas complejos, dado que incrementan
la velocidad y las frecuencias de operacin. Adems, brindan a los diseadores
la oportunidad de enviar productos al mercado con ms rapidez y les permiten
realizar cambios en el diseo sin afectar la lgica, agregando perifricos de
entrada/salida sin consumir una gran cantidad de tiempo, dado que los circuitos
son reprogramables en el campo de trabajo.

ESTRUCTURA BSICA DE UN PLD

Un dispositivo programable por el usuario es aquel que contiene una
arquitectura general pre-definida en la que el usuario puede programar el
diseo final del dispositivo empleando un conjunto de herramientas de
desarrollo. Las arquitecturas generales pueden variar pero normalmente
consisten en una o ms matrices de puertas AND y OR para implementar
funciones lgicas. Muchos dispositivos tambin contienen combinaciones de
flip-flops y latches que pueden usarse como elementos de almacenaje para
entrada y salida de un dispositivo. Los dispositivos ms complejos contienen
macroclulas. Las macroclulas permite al usuario configurar el tipo de
entradas y salidas necesarias en el diseo

PROM
Las PROM son memorias programables de slo lectura. Aunque el nombre no
implica la lgica programable, las PROM, son de hecho lgicas. La arquitectura
de la mayora de las PROM consiste generalmente en un nmero fijo de
trminos AND que alimenta una matriz programable OR. Se usan
principalmente para decodificar las combinaciones de entrada en funciones de
salida.
PROM es el acrnimo de Programmable Read-Only Memory (ROM
programable). Es una memoria digital donde el valor de cada bit depende del
estado de un fusible (o antifusible), que puede ser quemado una sola vez. Por
esto la memoria puede ser programada (pueden ser escritos los datos) una
sola vez a travs de un dispositivo especial, un programador PROM. Estas
memorias son utilizadas para grabar datos permanentes en cantidades
menores a las ROMs, o cuando los datos deben cambiar en muchos o todos
los casos.
Pequeas PROM han venido utilizndose como generadores de funciones,
normalmente en conjuncin con un multiplexor. A veces se preferan a las ROM
porque son bipolares, consiguiendo mayores velocidades.

Una PROM comn se encuentra con todos los bits en valor 1 como valor por
defecto de fbrica; el quemado de cada fusible, cambia el valor del
correspondiente bit a 0. La programacin se realiza aplicando pulsos de altos
voltajes que no se encuentran durante operaciones normales (12 a 21 volts). El
trmino Read-only (slo lectura) se refiere a que, a diferencia de otras
memorias, los datos no pueden ser cambiados (al menos por el usuario final).

PAL
El dispositivo programable ms simple es el PAL (Programmable Array Logic),
son dispositivos de matriz programable. La arquitectura interna consiste en
trminos AND programables que alimentan trminos OR fijos, El arreglo AND
es programable mientras que el OR generalmente es fijo. Mediante una matriz
de conexiones se seleccionan cuales entradas sern conectadas al arreglo
AND, cuyas salidas son conectadas al arreglo OR y de esta manera obtener
una funcin lgica en forma de suma de productos. Una matriz de conexiones
es una red de conductores distribuidos en filas y columnas con un fusible en
cada punto de interseccin.
Todas las entradas a la matriz pueden ser combinadas mediante AND entre si,
pero los trminos AND especficos se dedican a trminos OR especficos. Las
PAL tienen una arquitectura muy popular y son probablemente el tipo de
dispositivo programable por usuario ms empleado. Si un dispositivo contiene
macroclulas, comnmente tendr una arquitectura PAL. Las macroclulas
tpicas pueden programarse como entradas, salidas, o entrada/salida (e/s)
usando una habilitacin tri-estado. Normalmente tienen registros de salida que
pueden usarse o no conjuntamente con el pin de e/s asociado. Otras
macroclulas tienen ms de un registro, varios tipos de retroalimentacin en las
matrices, y ocasionalmente realimentacin entre macroclulas.

GAL
Las GAL son dispositivos de matriz lgica genrica. Estn diseados para
emular muchas PAL pensadas para el uso de macroclulas. Si un usuario tiene

un diseo que se implementa usando varias PAL comunes, puede configurar

varias de las mismas GAL para emular cada de uno de los otros dispositivos.
Esto reducir el nmero de dispositivos diferentes en existencia y aumenta la
cantidad comprada. Comnmente, una cantidad grande del mismo dispositivo
debera rebajar el costo individual del dispositivo. Estos dispositivos tambin
son elctricamente borrables, lo que los hace muy tiles para los ingenieros de
diseo.

Las GAL(generic arrays logic) son dispositivos que estn diseados para
emular muchas PAL(programmable arrays logic). Si un usuario tiene un
diseo que se implementa usando varias PAL comunes, puede
configurar varias de las mismas GAL para emular cada de uno de los
otros dispositivos esto reducira el nmero de dispositios en existencia y
bajara los costos.

Estos dispositivos tambin son elctricamente borrables, lo que los hace

muy tiles para los ingenieros de diseo.

La GAL se forma con una matriz AND reprogramable y una matriz OR fija ,
con una salida lgica programable.

La siguiente figura muestra el diagrama de bloques de una GAL. Esta

estructura permite implementar cualquier expresin lgica suma de
productos con un nmero de variables limitado.

la GAL tiene configuraciones de salida programables y se puede

programar una y otra vez, ya que usa tecnologa ECMOS (Electrically

Erasable CMOS, CMOS borrable elctricamente).

Estructura basica de una GAL

Programacin de una gal para obtener la suma de tres productos

El borrado se puede hacer de dos formas:

Con luz ultravioleta(UV): exponiendo el transistor de 5 a 20 minutos a luz

UV, el dielctrico conduce y permite la descarga de la compuerta

flotante. Para este borrado el chip lleva una ventana de cuarzo
transparente.

Borrado elctrico: Es el ms usado hoy en da. La capa que aisla la

compuerta flotante es ms delgada. Al aplicar una tensin alta con
polaridad contraria , la compuerta flotante se descarga porque el
dielctrico conduce. Las ventajas ms importantes de esta tcnica son
una descarga rpida, no se requiere UV y no se requiere sacar el chip
de su base.

GALs comerciales

Las diversas GAL tienen el mismo tipo de matriz programable. Se

diferencian en el tamao de la matriz, en el tipo de OLMC (Las
macroceldas Lgicas de Salida que contienen circuitos lgicos
programables que se pueden configurar como entrada o salida
combinacional y secuencial) y en los parmetros de funcionamiento,
tales como velocidad y disipacin de potencia.

Referencia Nmero de Pines tPD ICC (mA) Caractersticas

GAL16V8A -20- 10, 15, 25 -55, 115 E2CMOS PLD Genrica

GAL18V10 -20 -15, 20 -115 E2CMOS PLD Universal

GAL22V8A -24 -10, 15, 25- 55, 115 E2CMOS PLD Genrica

GAL22RA -10 -24 15, 20 -115 E2CMOS PLD Universal

GAL22V10 -24- 10, 15, 25 -130 E2CMOS PLD Universal

GAL26CV -12 -28 15, 20 -130 E2CMOS PLD Universal

GAL6001

-24 -30, 35 -150 E2CMOS FPLA ispGAL16Z8 24 30, 35 190

E2CMOS PLD Programable en Circuito

Familias GAL del fabricante Lattice

PLA
Las PLA son matrices lgicas programables. Estos dispositivos contienen
ambos trminos AND y OR programables lo que permite a cualquier trmino
AND alimentar cualquier trmino OR. Las PLA probablemente tienen la mayor
flexibilidad frente a otros dispositivos con respecto a la lgica funcional.
Normalmente poseen realimentacin desde la matriz OR hacia la matriz AND
que puede usarse para implementar mquinas de estado asncronas. La
mayora de las mquinas de estado, sin embargo, se implementan como
mquinas sincrnas. Con esta perspectiva, los fabricantes crearon un tipo de
PLA

denominado

Secuencial

(Sequencer)

que

posee

registros

de

realimentacin desde la salida de la matriz OR hacia la matriz AND.

PLDS COMPLEJOS
Los PLDs complejos son lo que el nombre implica, Dispositivos Complejos de
Lgica Programable. Se consideran PAL muy grandes que tienen algunas
caractersticas de las PLA. La arquitectura bsica es muy parecida a la PAL
con la capacidad para aumentar la cantidad de trminos AND para cualquier
trmino OR fijo. Esto se puede realizar quitando trminos AND adyacentes o
empleando trminos AND desde una matriz expandida. Esto permite que
cualquier diseo pueda ser implementado dentro de estos dispositivos.

FPGA

Las FPGA son Campos de Matrices de Puertas Programables. Simplemente

son matrices de puertas elctricamente programables que contienen mltiples
niveles de lgica. Las FPGA se caracterizan por altas densidades de puerta,
alto rendimiento, un nmero grande de entradas y salidas definibles por el
usuario, un esquema de interconexin flexible, y un entorno de diseo similar al
de matriz de puertas. No estn limitadas a la tpica matriz AND-OR. Por contra,
contienen una matriz interna configurable de relojes lgicos (CLBs) y un anillo
de circunvalacin de bloques de e/s (IOBs).

Cada CLB contiene lgica programable combinacional y registros de

almacenamiento. La seccin de lgica combinacional es capaz de implementar
cualquier funcin booleana de sus variables de entrada.
Cada IOB puede programarse independientemente para ser una entrada, y
salida con control tri-estado o un pin bidireccional. Tambin contiene flip-flops
que pueden usarse como buffers de entrada y salida. Los recursos de
interconexin son una red de lneas que corren horizontalmente y verticalmente
las filas y columnas entre el CLBS.
Los interruptores programables conectan las entradas y salidas de IOBS y
CLBS a lneas cercanas. Las lneas largas recorren la anchura o longitud
entera del dispositivo, estableciendo intercambios para proporcionar una
distribucin de seales crticas con la mnima demora o distorsin.
Los diseadores que usan FPGAs pueden definir funciones lgicas en un
circuito y revisar estas funciones como sea necesario. As, las FPGAs pueden
disearse y verificarse en unos das, a diferencia de las varias semanas
necesarias para las matrices de puerta programables.
Tipos de FPGAs atendiendo a la arquitectura de rutado
Tipo isla: los canales de rutado rodean al bloque lgico. Xilinx o Lucent.
Tipo fila: bloques lgicos en filas. Actel mercado espacial.
Jerrquica: bloques lgicos agrupados mediante conexiones locales. Dichos
grupos se interconectan mediante estructuras de conexin superiores. Altera

SNTESIS FPGAS
Las herramientas de sntesis automtica permiten generar la configuracin de
cada elemento programable de una FPGA a partir de la descripcin de un
circuito en lenguaje de alto nivel VHDL o VERILOG.
Se convierte la descripcin del sistema en una lista de puertas lgicas que
sern empaquetados en bloques lgicos.