UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA DE INGENIERIA ELECTRONICA
LABORATORIO DE DISPOSITIVOS ELECTRONICOS
TEMA:

LABORATORIO DE DISPOSITIVOS ELECTRONICOS

TRANSISTOR JFET-MOSFET
I.

Objetivos:
a. Disear, comprobar, simular y calcular el funcionamiento de los siguientes circuitos de
polarizacin con el transistor JFET y MOSFET.
b. Experimentar circuitos de polarizacin del JFET
c. Experimentar circuitos de polarizacin del MOSFET
d. Observar sus diferencias en la implementacin de un circuito.

II.

Fundamento terico
En los transistores bipolares, una pequea corriente de entrada (corriente de base) controla la
corriente de salida (corriente de colector); en los casos de los FET, es un pequeo voltaje de entrada
que controla la corriente de salida.
La corriente que circula en la entrada es generalmente despreciable (menos de un pico amperio).
Esto es una gran ventaja, cuando la seal proviene de un dispositivo tal como un micrfono de
condensador o un transductor piezo elctrico, los cuales proporcionan corrientes insignificantes.
Los FETs, bsicamente son de dos tipos:

El transistor de efecto de campo de Juntura o JFET.

El transistor de efecto de campo con compuerta aislada o IGFET, tambin conocido como
semiconductor de xido de metal, MOS, o simplemente MOSFET.

EL JFET

El JFET est constituido por una barra de silicio tipo N o canal N, introducido en una barra o anillo de
silicio tipo P tal como se muestra en la Fig. A
Los terminales del canal N son denominados SURTIDOR (SOURCE) y DRENADOR (DRAIN). El
anillo forma el tercer terminal del JFET llamado COMPUERTA (GATE).
Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula
nicamente desde el surtidor al Drenador sin cruzar la juntura PN.

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA
ESCUELA DE INGENIERIA ELECTRONICA

El control de esta corriente se efecta por medio de la aplicacin de un voltaje de polarizacin

inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo elctrico el cual limita
el paso de la corriente a travs del canal N (Fig.B). Al aumentar el voltaje inverso, aplicado a la
compuerta, aumenta el campo elctrico, y la corriente de Surtidor a Drenador disminuye.
Tambin se construyen JFETs con barra de silicio tipo P y anillos de silicio tipo N, denominndose
JFET canal P.
El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el voltaje de ruptura
(tpicamente 50V) porque destruira el dispositivo.
Si se aplica polarizacin directa a la compuerta, circular una alta corriente por la compuerta que
puede destruir el JFET si no est limitada por una resistencia en serie con la compuerta.

Para comprar un JFET se debe indicar su cdigo.

PRUEBA DEL JFET
Se comprueba con un ohmmetro en la escala de Rx1 Rx10.
Entre compuerta y surtidor o compuerta y Drenador debe marcar como si fuera un diodo de silicio;
es decir alta resistencia en un sentido y baja en el inverso.
Entre Drenador y surtidor, el valor hmico exclusivamente del material del canal. Su valor vara entre
2K y 10K, siendo el mismo en ambos sentidos.

III.

Materiales

Fuente de voltaje ajustables de 0 a 15 V.

Un multitester digital o analgico
Un JFET K373
Resistores W: de 1M , 6.8M, 2.2K, 470, 3.3K, 10M.
Capacitores varios 10uF, 100uF y 10Nf

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA
ESCUELA DE INGENIERIA ELECTRONICA
IV.

Circuito e implementacin:
a. Determine Id y Vgs para el JFET con polarizacin mediante divisor de voltaje
dado que para este JFET particular los valores de parmetro son tales que Vd
= 7V

b. Cul es el voltaje de salida total para el amplificador sin carga de la figura?

Idss es de 4.3mA; Vgs(corte) es de -2.7V

Determine Vgs y Vds para el circuito E-MOSFET en la figura. Considere que

este MOSFET particular tiene valores mnimos de Id(encendido)= 200mA con
Vgs = 4V y Vgs(umbral) = 2V

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA
ESCUELA DE INGENIERIA ELECTRONICA
Determine el voltaje de drenaje a fuente en el circuito de la figura. La hoja de
datos de MOSFET da Vgs(apagado)= -8V e Idss = 12mA

V.

Resultados:
TABLAS:
Experimental

Terico

Id
Vgs
VI.

Conclusiones