Dispositivos de las tecnologas CMOS

MOSFET: canal N y canal P (nicos dispositivos en chips digitales)

BJT: PNP de mala calidad (dispositivos parsitos. Se usan como diodos)
Resistencias
Condensadores
Autoinducciones
- Algunos dispositivos pasivos implican pasos adicionales de fabricacin.
- Las tecnologas BiCMOS incluyen adems BJTs NPN y PNP de buena calidad

Transistor BJT vertical

z

y
x

x
C
C

P+

N+

P+

Ic

BJT

PNP
El colector siempre es el sustrato
Muy poca ganancia (F =5)

Aplicaciones:
Referencias de tensin BandGap

Transistor BJT Lateral

E

z
x

G
B

y
x

SUB

SUB

SUB

E
G

P+

N+

P+

Ic

P+

Isub

P
P

PNP
Terminales B y G conectados juntos para evitar conduccin
por MOSFET parsito
Hay un PNP vertical parsito que tambin conduce

C G E

RESISTENCIAS
(Lmina conductora: 2 dimensiones)
(5 cuadros) W

N de cuadros = L / W
R = x N de cuadros

1c 1c 1c 1c 1c

Parmetros:
L
W
N. of Bends (nmero de pliegues)

1 c 1 c 1 c 1 c 1 c 0.6c

(13.2 cuadros)

1c
1c

1 c 1 c 1 c 1 c 1 c 0.6c

1c 1c 1c 1c

(11 cuadros)
1c 1c 1c 1c

1c
1c
1c

P+

N+

N+

RNWELL
1000 /

P
A

N+

P+

RDIFFP

B
S

N
P
A

B
A

RPOLY
8/
50 /

140 /

Oxido grueso

Resistencias
- Las resistencias construidas en el silicio (RNWELL, RDIFFP) se pueden considerar como transistores J-FET con una tensin de pinch-off muy grande.
- Esto se traduce en unas dependencias de la resistencia con el voltaje y la temperatura malas.

RNWELL
RDIFFP
RPOLY
RPOLY HR
METAL 1

(/)
1000
140
8
50
0.07

Coef. V (ppm/V)
10000
200
100
100
-

Coef. T (ppm/K)
8000
1500
900
590
-

Tolerancia
40 %
30 %
30 %
20 %
70 %

CONDENSADORES MOS
C

UNION MOS
cap.

LF

varactor

HF

Acumulacin

Condensador de INVERSION
(transistor)

Condensador de ACUMULACION
(varactor)

N+

~1/3 Cox

Inversin

N+

N+

P+

P+

N
P

Cox

Condensadores MOS de acumulacin

No se necesitan pasos adicionales en su fabricacin. (CMOS standar)
Alta densidad de capacidad (f F/m2). Mayor que otros tipos de condensador
Tiene polaridad. Requiere un nivel de DC.
Varactor. C(V). Coeficiente de voltaje malo.
Coeficiente de temperatura malo.
Aplicaciones: Varactor, Desacoplo de alimentacin...

Condensador de Doble Polisilicio

Condensador MIM

Z
X

Oxido grueso

Condensador interdigitado
Y
X

Poly 2
Poly 1

Metal N
Siliciuro

Condensadores de doble poly / MIM

Necesitan pasos de fabricacin adicionales
No tienen polaridad
Asimtricos. La capacidad parsita al sustrato es mucho mayor en la placa inferior
Precisos
Condensadores interdigitados
No necesitan pasos de fabricacin adicionales
Simtricos
Densidad de capacidad aceptable en tecnologas CMOS finas
Poco precisos. Tolerancia: 40 %

AUTO INDUCCIONES
Capas de metal grueso
(menor resistencia serie)
Sustrato de alta resistividad
(poco dopado)
Rango: decenas de nH
(f > 1GHz)
Qmax ~ 10
Modelado: ASITIC
A

Rs

C1

B
C2

SUB

TRANSISTOR MOSFET

D
ID
G

B
VGS

ID

LINEAR
TRIODO
OHMICA

VDS

S
I Dsat

SATURACION
SATURACION

VGS
CORTE

CORTE

VDS

VT

VGS

TRANSISTOR MOSFET en SATURACION (VDS > VOV )

2 ; Definimos: V
ID = K2P W
V

V
(
)
OV = (VGS VT )
GS
T
L

ID =

KP W 2
VOV
2 L

KP depende de la tecnologa y del tipo del transistor (canal N o P).

KP = 0COX

unidades : A/V 2

0 : Mobilidad de los portadores en el canal (m2 /(V s)). La mobilidad de los electrones suele
triplicar a la de los huecos.
2)
COX = 0tSiO2
:
Capacidad
del
xido
de
puerta
por
unidad
de
rea
(F/m
ox

W y L son el ancho y largo del canal del MOSFET

TRANSISTOR MOSFET en SATURACION

La corriente depende ligeramente de VDS :

ID =

KP W
(VGS VT )2 (1 + VDS )
2 L

ID

I D0
1/r ds = I D0

VGS

VDS

1/
1
depende de la longitud del canal: LL
0

Modelo simple de PEQUEA SEAL del MOSFET

gm =

ID
1
=
rds
VDS

ID
VGS

D
vgs

gm vgs

rds

S,B

gm = K P

W
VOV
L

2ID KP

1
rds =
ID

W
L

2ID
VOV

TRANSISTOR MOSFET en regin TRIODO / LINEAL / OHMICA (VDS < VOV )

W
1 2
I D = KP
(VGS VT ) VDS VDS
L
2


VDS
Para VDS 0, tenemos: ID KP W
V
V
=
L OV DS
rON

rON =

1
KP W
L VOV

Efecto de la tensin del sustrato (VB 6= VS )

VD
VG

VB
VS

- El sustrato se comporta como la puerta de un JFET parsito

- Aumenta la tensin umbral efectiva:

VT = VT H0 +

q

VBS

q 

- Transconductancia adicional (resta ganancia):

gm
gmb =
2 VBS

( 0,6V )

Modelo de pequea seal incluyendo el efecto del sustrato

D
vgs

gm vgs
S

vbs

gmb vbs

rds

MOSFET en alta frecuencia: Capacidades parsitas

SATURACION

C GS

C GB

S
C

C GD

D
C DB

SB

Si la fuente y el sustrato estn unidos: CGStot = CGS + CGB , CDS = CDB

CGS

2
W L COX
3

CGD = Cover W

MOSFET en alta frecuencia: Modelo de pequea seal

C gd
G

D
C gs

gm vgs

r ds

C ds

S
gm
3 0VOV
T
=
Cgs
2 L2

( 14 GHz, canal N, VOV = 200 mV, L = 0,35 m)

MOSFET en alta frecuencia: Capacidades parsitas

TRIODO (Interruptores, Condensadores MOS de inversin)
Modelo no cuasiesttico

Modelo normal
G
C GS
S

rON

G
C

SB

1/2 WLCox

C DB
B

CGS = W L COX

1/2rON

G
S

1/2 WLCox

WLCox

1/2rON
S

MOSFET en dbil inversin / conduccin subumbral

1000
100

Dbil
inversin

Id (uA)

10
1

KpW 2
Vov
2 L

exp(Vov)

Fuerte
inversin

0.1
0.01
0.001
-0.3

ID,wi =

Conduccin
subumbral
-0.2

W
VOV
It exp
L
nKT /q

-0.1

0
0.1
Vov (V)

0.2

0.3

0.4

n : slope f actor ( 1,5)

It : corriente para VOV = 0

RUIDO
vn

Seales NO correlacionadas: Se suman las POTENCIAS:

vn1

v 2n = v 2n1 + v 2n2

vn2

- Densidad espectral (unidades: V / Hz o A/ Hz )

- Ruido total en una banda de frecuencias (de f0 a f1):

2
VN,tot
=

Z f
1
f0

vn(f )2 df

- Si vn(f ) = cte (ruido blanco) queda:

2
2B
VN,tot
= vn

(B = f1 f0 = ancho de banda)

Ruido. Tipos. Fuentes fsicas

* Ruido blanco: densidad espectral constante
Ruido trmico. Resistencias. Se debe al movimiento aleatorio de los electrones.
2 = 4KT R
vn

Ruido shot. Barreras de potencial (diodos, BJT...). Se debe al valor discreto de la carga del
electrn. (el electrn pasa o no pasa la barrera).
i2
n = 2qI

(q : carga del electron)

* Ruido flicker: densidad espectral 1/f . Ruido rosa

Origen poco claro, aunque se cree que se debe a la captura y emisin de portadores desde
impurezas, estados superficiales, etc.

MOSFET: Fuentes de ruido

2

log(i d )

(gmvnf )

flicker

vnf
in

i 2n
trmico

S,B

f corner

Ruido trmico en el canal:

i2
n = 4KT gm

(0,66 < < 2,5)

Ruido Flicker. Dominante para frecuencias bajas (f < fcorner ):

vnf (f )2 =

Kf
2 W Lf
Cox

log(f)

MOSFET. Otras fuentes de ruido (importantes para LNAs)

D
vng

RG

G
vnb
RB

S,B

2 = 4KT R
- Las resistencias generan un voltaje de ruido vn

- El polisilicio de la puerta puede tener una resistencia apreciable, R G , que da lugar a un ruido:

 poly W/L
2
vn,poly = 4KT
12 n2
n: nmero de puertas del transistor (con un contacto a cada lado).
- Sustrato poco dopado =>RB grande. El ruido trmico del sustrato da lugar a una corriente:
2
i2
=
4KT
R
g
B
nb
mb

MATCHING
En el mundo analgico no existen dos valores iguales ( 1 1 6= 0 :)
MISMATCH Variacin de un parmetro de un dispositivo relativa al de otros dispositivos nominalmente idnticos del mismo C. I.
Causas del MISMATCH

Variaciones sistemticas
Gradientes: Parmetros tecnolgicos dependientes de la posicin en la oblea
Efectos de borde
Efectos del entorno del dispositivo. Proximidad a otras estructuras

Variaciones estadsticas (aletorias)

MATCHING de transistores

ID + ID =

KP + KP W + W
[VGS (VT + VT )]2
2
L + L

D
Mismatch de corriente: I
I
D

KP : debido a variaciones del espesor del xido de puerta y del dopado del sustrato (movilidad
de portadores)
VT : debido a variaciones en el dopado del sustrato y a la carga atrapada en el xido de puerta
W , L : Variaciones de la geometra del transistor debidas a la litografa

Estrategias para el buen MATCHING

Utilizar dispositivos idnticos (misma W , misma L ). Para obtener ratios 6= 1 se conectan dispositivos en paralelo o serie

De este modo los efectos de borde son los mismos en todos los dispositivos.
Dispositivo grande

dispositivos pequeos
2I

MAL:

BIEN:
W/L

2W/L

W/L

2I

W/L

W/L

Estrategias para el buen MATCHING

Los dispositivos deben estar prximos

Menor efecto de los gradientes

Layout entrelazado
G1

G2

M1

M2

M1

M2

S1
D1
S2
D2

Estrategias para el buen MATCHING

Layout de CENTROIDE COMN

Cancelacin de efectos de gradientes (derivadas impares)

M1

M2

M2

M1

Estrategias para el buen MATCHING

Las corrientes deben fluir en la misma direccin

Gradientes de dopado =>Campo elctrico en el sustrato =>movilidad dependiente de la direccin

MAL
I1

M1

BIEN
I2

M2

I1

M1

I2

M2

Estrategias para el buen MATCHING

Dispositivos DUMMY

No se conectan
Hacen que el entorno sea similar en todos los dispositivos activos (Un entorno distinto puede
generar errores en la litografa)

DUMMY

DM

DUMMY

M1

M2

M3

M4

DM

Estrategias para el buen MATCHING

Mismatch estadstico

N dispositivos en paralelo =>N = / N

Mismatch inversamente proporcional al rea activa del dispositivo
Valores tpicos para el matching (estimacin muy grosera)
Transistores
1%
Resistencias
1%
Condensadores MIM, doble poly 0.1 %