2014

Instituto Tecnolgico de Oaxaca

Alumnos: Rodrguez Romn Jos Luis
Torres Villarreal Jos Carlos



REPORTE DE PRACTICAS

INGENIERIA ELECTRONICA

DISEO DIGITAL CON VHDL

Practica 1 Flip flop tipo D.
Objetivo: Iniciar con el uso del lenguaj VHDL para circuitos secuenciales, es decir aquellos en el que
el valor de la salida no depende solamente del valor de entrada, sino que tambien dependen de un
estado anterior. Esta practica se basa en la relizacion de un dispositivo llamado flip-flop el cual es
sincrono o sensible a las transisiones de reloj. Para lograr hacerlo se hizo uso de un proceso, el cual
lleva una sentencia if.

A continuacin se muestra el cdigo en VHDL:







En la imagen que se muestra abajo est el diagrama RTL o modelo de caja negra para nuestro flip
flop.



Aqu mostramos la simulacin del programa hecho.








Asignacin de patillas.


Conclusin: Con esta prctica comprendemos lo til que es el lenguaje VHDL, que utilizando la
lgica para el diseo podemos facilitar la implementacin de los circuitos secuenciales en vez de
hacerlo con circuitos integrados a nivel compuerta, y resulta menos complicado.


















Practica 2 Divisor de frecuencia.
Objetivo: Obtener tres frecuencias ms bajas a partir de la frecuencia de 100 MHz que tiene
internamente la tarjeta Nexys 3 y mostrar este hecho por medio de tres LEDs diferentes(a diferentes
frecuencias cada uno). Teniendo tambin un switch para reset.
Aqu se muestra el cdigo VHDL:














Se muestra el diagrama RTL de un divisor de tres frecuencias:

Asignacin de patillas:

Conclusin: El divisor de frecuencia nos es muy til en los circuitos secuenciales, se utiliza para
el diseo de contadores, entre otras aplicaciones. No cabe duda que los divisores de frecuencia son
de gran utilidad en la electrnica digital, puesto que la mayora de objetos electrnicos por ms
simples que se vean, cuentan con este tipo de aplicaciones.


Practica 3 Contador 0-9
Objetivo: Realizar un contador que vaya del 0 al 9 repetitivamente, teniendo una forma de retornar
al 0 (clr) este conteo ser mostrado en un display 7 segmentos
En seguida se muestra el programa con el cual se implement el contador:



RTL del contador 0-9:



Las patillas correspondientes asignadas son:

Conclusin: Con esta prctica quedo demostrado la utilidad de los divisores de frecuencia, ya
que al implementar estos dentro de un contador se puede apreciar que cada cierto tiempo hay un
cambio en el display con una determinada velocidad, sta dada por el divisor de frecuencia.
















Practica 4 Contador 0-99.

Objetivo: Hacer un diseo para un contador (usando circuitos secuenciales) que vaya de 0 al 99.
El reto en este programa ser coordinar los encendidos y apagados de los respectivos desplayes ya
que sern alimentados por una sola seal a_to_g.

Cdigo VHDL:




Diagrama RTL (modelo de caja negra):


Simulacin:






Asignacin de patillas (.ucf):



Conclusin: En esta prctica, volvemos a ver la aplicacin de los divisores de frecuencia, que en
este caso se ocuparon para dos displays y aunque no se ve, estn alimentados por una misma
seal, y por lo tanto en un instante solo se encuentra prendido un solo display, solo que debido al
divisor de frecuencia, al ser muy rpido no se nota, y se ven los dos displays prendidos.












Practica 5 Contador 0-999

Objetivo: Realizar un contador del 0 al 999, en esta vez usando tres displays de 7 segmentos uno
para las centenas, otro para las decenas y el ultimo para las unidades, el otro display estar
apagado. Debern tener cierta armona las frecuencias a la que sern mostrados los nmeros
(unidades, decenas, centenas).

Cdigo VHDL:





Diagrama RTL (modelo de caja negra):


Simulacin:


Asignacin de patillas:



Conclusin: El ltimo de los contadores tiene una complejidad mayor; la aplicacin de los
divisores de frecuencia se ve claramente en estos contadores, por ejemplo en el cambio de
frecuencia de las decenas cada que las unidades lleguen a 10, y asimismo con las centenas.