DIVISORES DIGITALES

En esta ocasin vamos a tratar unos circuitos particulares comnmente

conocidos como divisor, lo cierto es que se trata de un contador digital que
tiene ciertas particularidades que le hacen reiniciarse desde cierta cuenta y
esto lo hace de modo repetitivo. Pero vayamos por partes, en este tratado
vamos a ver lo siguientes puntos:
El divisor digital elemental.
El divisor 74LS93 (TTL.
Divisor !or "#
Divisor !or $ %&D
Divisor !or #
Divisor !or 9
Divisor !or "'
Divisor !or "(
El divisor de)imal 74LS9' (TTL.
Divisor !or "' en %&D
Divisor !or (* 4 + ,
Divisor !or (* 4* $ + 9
Introd-))i.n.
Cuantas veces a lo largo del da necesitamos llevar una cuenta de eventos,
es un hecho que se produce de forma continua en infinidad de ocasiones, de
manera tan simple que no reparamos en ello. Lo que realmente estamos
haciendo cuando llevamos una cuenta, es cuantificar una serie de hechos
repetitivos, estaleciendo una cuenta de una serie de estos en un tiempo dado,
el resto, muchas veces lo despreciamos.
!os ocuparemos de los contadores digitales, uno de los requisitos m"s
comunes en un equipo digital es el contador. # el elemento contado, m"s
comn tiene que ver con el tiempo. $esde un relo% digital "sico &incorporado
en la mayora de los equipos controlados digitalmente' a los cronmetros de
intervalo y el contador de eventos, la necesidad de los circuitos contadores es
muy grande.
$eido a esto, se requieren contadores para diferentes rangos de conteo y
en todo tipo de circunstancias. Por e%emplo, un relo% digital simple, requiere de
un contador decimal para las posiciones de unidades de segundos y minutos.
(isto esto, vamos a estudiar una serie de circuitos integrados utili)ados
haitualmente como contadores, entre los que destacaremos la funcin de
dividir como parte central. *n divisor, no es otra cosa que un contador al que
se le aplica la condicin de reiniciar su cuenta al llegar al final de la cuenta
estalecida por el usuario, como margen.
$e hecho, los contadores son tan importantes en tantas y tan diferentes
aplicaciones, que los tipos de C+,s contadores se han dise-ado para familias
de lgica ..L y C/01. 2lgunos cuentan adelante para los relo%es e intervalos
de tiempo3 otros cuentan aa%o mostrando el tiempo que queda hasta algn
evento. 2lgunos se dise-an especficamente para mostrar en modo decimal,
mientras otros est"n en inario y an otros, tienen un selector de rangos de
cuenta. La lista de capacidades y opciones es astante e4tensa, de%ando
mientras al dise-ador del circuito con slo la tarea de seleccionar el C+
particular de las me%ores prestaciones.
*na se-al digital, est" compuesta por una sucesin de impulsos llamados
frecuencia que, proceden de un elemento que los genera o los procesa, en
algunos casos, estos pulsos no siempre son uniformes, ni sim5tricos. La parte
que, en estos momentos nos interesa de esta se-al es muy concreta, tratamos
de contar cuantos pulsos se producen en un tiempo estalecido &intervalo',
este tiempo si no se especifica lo contrario, es el segundo. Partiendo de esta
condicin, la cuenta que reali)amos de una se-al, se llama frecuencia. La
frecuencia de una se-al, se puede otener tericamente con la formula: "/0 1
"2 seg-ndo. El m5todo alternativo para el c"lculo es medir el tiempo entre dos
repeticiones &perodo' y luego calcular la frecuencia &f' recproca as:

$onde: T & Perodo en segundos'
f & 6recuencia en 7ert)ios'
Contar en electrnica, como en otras disciplinas es un hecho muy comn.
$eido a que tenemos dispositivos que nos ayudan a reali)ar estas tareas, a
continuacin vamos a estudiar algunos circuitos integrados con los que
podemos reali)ar tanto divisiones como cuentas.
El ciclo de servicio o rendimiento &d-t+ )+)le' de cualquier forma de onda
rectangular se refiere al porcenta%e del ciclo de la se-al que permanece alto,
en lgica 8. 1i la se-al pasa la mitad de su tiempo en lgica 8 y la otra mitad
en lgica 9, tenemos una forma de onda con un ciclo de servicio o rendimiento
del :9 ;. Esto descrie una onda perfecta, sim5trica cuadrada.
$igamos que, dependiendo del ,cdigo, estalecido internamente por el
faricante del circuito integrado, podemos optar entre un contador 3inario o
de)imal, par"metro a tener muy en cuenta a la hora de utili)ar cada tipo. *n
contador digital "sicamente es inario, y es cierto que, mediante una
circuitera e4terna mas o menos sencilla, podemos convertir un contador
inario, en contador decimal.
7emos tratado diferentes contadores y distintos sistemas de uso, en est"s
p"ginas, entre dichos documentos podemos encontrar, distintas aplicaciones
que utili)an estos dispositivos, sin emargo no hemos estudiado con detalle los
contadores como tal. 2qu, veremos estos detalles y en algunos, sus
diagramas de tiempo, para una me%or comprensin de lo descrito.
Consideramos conveniente que se sigan los diagramas con detalle, es
fundamental para su comprensin y posterior aplicacin cuando sea necesario.
El divisor digital elemental.
(amos a descriir aqu, cmo se comporta un divisor de frecuencias.
.rataremos de frecuencias &en lugar de pulsos individuales que lleguen al a)ar
a intervalos', si aplicamos un tren de pulsos de frecuencia fi%a a un contador
comen)amos a notar algunas caractersticas interesantes y algunas relaciones
tiles, entre la se-al de entrada y la se-al de salida.
Consideremos un flip<flop con
una sucesin continua de pulsos
de relo% y con una frecuencia fi%a,
como el que se muestra a la
derecha. !otamos tres hechos
tiles sore las se-ales de
salida, vistas en = y =,:
Las se-ales, est"n e4actamente
invertidas una de la otra.
Las se-ales, son ondas cuadradas perfectas, rendimiento del :9 ;.
Las se-ales, tienen una frecuencia %ustamente la mitad del tren de impulsos de
entrada.
El divisor digital, m"s simple es el compuesto por una "scula o flip<flop,
elemento 5ste que puede estar formado por dos transistores y unos pocos
componentes o por dos puertas lgicas conectadas en realimentacin. En
primer lugar, al tratar con flip<flops, alguien errneamente, puede pensar que
una frecuencia, slo se puede dividir por nmeros pares, la divisin de una
frecuencia por un nmero impar tami5n es posile, como veremos m"s
adelante.
Este es, un e%emplo sencillo de un divisor de impulsos, puede oservarse que
de cada dos impulsos introducidos en 2, en la salida =, nos entrega la mitad,
la puerta I es un inversor que se ha dispuesto en esa posicin para evitar en lo
posile los estados indeterminados que suelen aparecer en este tipo de
"sculas caleadas.
0tro e%emplo de un
divisor sencillo es, la
"scula $ con puertas
!0> que se muestra a la
i)quierda, slo tiene una
entrada de datos, deido
a haer aplicado un
inversor entre las
entradas > y 1, 5stas,
siempre estar"n en
oposicin, lo que evitar"
la posiilidad de
indeterminacin, adem"s
se le ha dotado de una
entrada de se-al de relo%.
0servamos que la salida
= ? 8, cuando en la se-al
de relo% est" a nivel lgico
8 y al mismo tiempo $ ?
8. Pasa a = ? 9 cuando
haya cado $ a 9 lgico y simult"neamente la se-al de relo% pasa de nuevo a 8,
es decir, la salida se presenta con el nivel alto de la se-al de relo%, lo que se
llama nivel activo de relo% .
El estado de salida se presenta nicamente en el instante en que la se-al de
relo% pasa de nivel lgico a%o a alto. Como vemos, la "scula $ es una
modificacin de la "scula ><1, que mediante un inversor intercalado entre sus
entradas ><1, elimina la posiilidad de indeterminacin que presenta aquella.
El circuito de un flip<flop tipo $, es algo m"s que el circuito de una "scula
tipo $, aunque parece muy similar, tami5n tiene una nica entrada de datos y
una de relo%. Es astante m"s complicado, la diferencia "sica est" en la
nueva forma de utili)ar la se-al de relo%.
2 veces, en los circuitos digitales, interesa asegurar que no pueda camiar
un dato de entrada durante el intervalo de ser transferido este dato a la salida
entonces, se utili)a lo que se conoce como la t5cnica de ,flanco de disparo,.
Por consiguiente, llamaremos "scula a los elementos que utilicen el nivel
activo de relo% y flip<flop a los que utilicen el flanco de suida o disparo.

6ig. :<89 < 1inptico del 6lip<6lop $
*n flip<flop tipo $, est" constituido por dos "sculas como entradas y una
tercera "scula para la salida. Las "sculas de entrada est"n interconectadas
entre s de forma que, al pasar la se-al de relo% del nivel lgico a%o al nivel
alto, se produce la entrada de estados complementarios de la "scula de
salida.
2 la derecha se muestra el smolo del flip<flop @<A. El
flip<flop @<A generalmente es el m"s utili)ado, por ser el
m"s vers"til y sofisticado. Es similar a la "scula ><1,
dispone de dos entradas de preseleccin 5stas
denominadas @<A, as como una entrada de relo% para su
sincroni)acin. La particularidad m"s gen5rica de los
flip<flop @<A es que suelen estar controlados por el flanco
descendente o de a%ada de la se-al de relo%, %usto al
contrario que lo hacen los flip<flop tipo $.
4ota. Las entradas negadas en los smolos,
generalmente se representan con un peque-o circulo
%unto al cuerpo del smolo. En este caso, el dato se transferir" a la salida y se
indica con el circulo por el flanco de a%ada del CLA.
Para conectar los flip<flop @<A, disponemos de dos formas de configurar su
activacin:
Dis!aro !or 5lan)o3 el datos de la entrada se transfiere a la salida
con la transmisin predeterminada de la se-al de relo%.
Dis!aro 6aestreo7Es)lavo3 el dato de entrada se carga con el
nivel alto de la se-al de relo% y se transfiere a la salida con el flanco de
a%ada de la se-al de relo%. En este caso, el dato de entrada no dee
camiar mientras la se-al de relo% es alta.
El flip<flop @<A, acta como se indica: si una de sus entradas tienen un nivel
lgico 8 y la otra un nivel lgico 9, la salida = se pondr" a 8 o a 9 con el flanco
de a%ada de la se-al de relo% y permanecer" en este estado de salida, al igual
que ocurre con la "scula ><1. 1i amas entradas est"n a nivel lgico 9,
cuando lleguen los impulsos de relo% no camiar", sin emargo si sus dos
entradas est"n a nivel lgico 8, el flip<flop camiar" sus salidas con cada
a%ada del impulso de relo%3 esto es lo que se llama traa%ar en modo
,alanceo, &toggle en ingl5s'. Este modo de traa%ar es deido a que los
niveles de las entradas @<A, se almacenan durante el tr"nsito del impulso de
relo%, no camiando durante ese tiempo su estado el iestale, una ve) llega el
siguiente flanco de a%ada es cuando los datos almacenados hacen alancear
el flip<flop.
>esumiendo, el funcionamiento del filp<flop @<A &maestro<esclavo', cuando @
? A ? 8, invierte el estado de las salidas = y B= con cada impulso de la se-al
de relo%. Este efecto, requiere de dos pasos de la se-al de relo% para que el
nivel de = vuelva al estado inicial, esto realmente ha dividido la se-al de relo%
por dos. .odos estos son descritos con soriedad en las lecciones de
electrnica digital.
*n contador digital como es el circuito integrado 74LS393 es un divisor algo
m"s comple%o, se trata de un dispositivo constituido por un dole contador
inario en su interior, cada uno formado por cuatro flip<flop /aestro<Esclavo,
conectados de modo que nos permite reali)ar contadores de C its &se pueden
considerar dos 74LS93 en una c"psula' .

6ig. 9D< ECL1FGF

El divisor 74LS93 (TTL.
Como e%emplo entiendo que es suficiente lo anteriormente descrito, ahora
vamos a aordar los circuitos integrados digitales comerciales, lo haitual en
este caso sera halar de los ECL1G9 &decimal', ECL1GD &inario', ECL1GF
&divisor de C its', los patilla%es $+L de los actuales y sus respectivas
estructuras, se muestran a continuacin.


6ig. 9F< Composicin interna de los ECL1G9<GD<GF
El Divisor !or "# en 3inario.
En la figura 9C, puede apreciarse el modo de cone4in interna entre sus
patillas, atencin a la tala de verdad ad%unta, tratando de comprender la
secuencia de conteo seguida. El relo% CP es una se-al negada y el reset
maestro />, permite poner a 9 la cadena de C filp<flop ., simult"neamente.
6ig. 9C $iagrama interno y tala de verdad.
(eamos a continuacin, el cone4ionado del 74LS93 y el diagrama de fases,
con el fin de otener la divisin por 8H en inario. La se-al se aplicar" a la
entrada CA2 &patilla 8C', la salida =2 &patilla 8D, primera seccin' del primer
flip<flop se conecta con la entrada CAI &patilla 8, segunda seccin'. 2l aplicar
impulsos de nivel 7, de forma simultanea en las entradas > &patillas D y F'
iniciali)ar"n el divisor a 9999. Las salidas en inario se otienen en las patillas
se-aladas como =2, =I, =C y =$ respectivamente y consecuentemente la
salida =$ presentar" la divisin por 8H de la se-al de entrada.

6ig. 9: < $ivisor por 8H y diagrama de tiempos.
El Divisor !or $ en %&D.
En la siguiente figura 9H, presentamos el modo de configurar las entradas y
salidas para conseguir un divisor por J y con salida codificada en IC$. 1i
comparamos esta figura con la anterior figura 9:, podemos apreciar la
aparente y sutil variacin del resultado de conectar la salida =$ &patilla 88' a
las patillas D y F de puesta a cero, lo que hace que al llegar a J el contador
dicha salida reponga a 9999, dando como resultado el reinicio del contador y
por tanto del divisor.

6ig. 9H < $ivisor por J en IC$ y diagrama de tiempos.
El Divisor !or #.
La forma de conectar el ECL1GF, para otener un divisor por H es muy
sencilla, os5rvese el esquema de la figura 9E con su diagrama de tiempos y
trate el lector de comprender su funcionamiento. >ecordar que el primer 66 es
un divisor por D y la segunda entrada CAI corresponde a un segundo divisor
por J, formado por los F 6<6 restantes que conforman al ECL1GF.

6ig. 9E < $ivisor por H y diagrama de tiempos.
Como ya se ha mencionado los impulsos aplicados a la entrada CA2, su
salida =2 por la &patilla 8F', se aplica de nuevo a la entrada CAI &patilla 8' de
la cadena de divisores siguientes, la salida =I se aplica a >98 y la salida =C a
>9D y de este modo conseguimos nuestro o%etivo. Esto esta muy ien, ya que
estamos tratando de una serie de divisores en cadena y si pensamos un poco
lograremos estos o%etivos, no ostante parece menos viale conseguir un
divisor por un nmero impar. La respuesta, la podemos ver a continuacin.
El Divisor !or 9.
Con el fin de otener la divisin por G, hemos interconectado nuestro ECL1GF
del modo que se aprecia en la figura 9J. Como siempre, los impulsos se
aplican a la entrada CA2 y son recogidos en la salida 1.

6ig. 9J < $ivisor por G y diagrama de tiempos.
La salida 1 es la unin entre la salida =$ y la >9D, como puede verse.
0servar que el impulso de salida tiene un ancho de dos pulsos de entrada.
El divisor !or "'.
Para otener un divisor por 89, el cone4ionado de las entradas y salidas del
circuito integrado ECL1GF o similar, se dee corresponder con lo descrito en la
figura 9G que se muestra dea%o de estas lneas.

6ig. 9G < $ivisor por 89 y diagrama de tiempos.
El Divisor !or "(.
2 fin de otener un divisor por 8D, muy utili)ado &en su momento' en la
generacin de relo%es electrnicos por su particularidad, podemos otener si
conectamos en un ECL1GF o similar, sus patillas segn lo descrito en la figura
89.

6ig. 89 < $ivisor por 8D y diagrama de tiempos.
El divisor de de)imal 74LS9'.
Por su versatilidad y utilidad en mltiples monta%es que se han reali)ado
desde siempre en la industria y en algunas aplicaciones descritas en estas
p"ginas, descriiremos la capacidad como divisor decimal, del circuito
integrado ECL1G9.

6ig. 88 < ECL1G9 $ivisor decimal

Este circuito integrado est" compuesto por tres 6lip<6lop /aestro<Esclavo y
una "scula >1, dispone de dos entradas diferenciadas de relo% CP2 para el
primer 6lip<6lop y CPI$, para I y $. Conectados de modo que nos
proporcionan un divisor por dos y un divisor por cinco, separados, las entradas
de conteo est"n inhiidas y las cuatro salidas puestas a cero lgico o a una
cuenta inaria codificada a decimal &IC$' de nueve mediante lneas de reset
directas con puertas. Como se puede apreciar en la imagen de la anterior
figura 9G, la salida =2 no est" conectada internamente a las siguientes etapas
de conteo para una mayor independencia y versatilidad.
El Divisor !or "' en %&D.
En la siguiente figura 8D, mostramos la forma de otener una divisin por 89
en cdigo IC$ mediante el circuito integrado ECL1G9, este circuito est" muy
utili)ado por la industria durante mucho tiempo y hacemos hincapi5 en que se
comprenda el funcionamiento de este dispositivo ya que es la ase para
comprender los divisores digitales que se emplean en muchos de los procesos
de la industria.

6ig. 8D < $ivisor por 89 en IC$ con el ECL1G9

El Divisor !or (* 4 + ,
Para el divisor por : utili)ando el ECL1G9, disponemos de dos formas
distintas para conseguir este tipo de divisor, en la figura 8F, se muestra una de
las dos formas posiles sin necesidad de ninguna puerta adicional.

6ig. 8F < $ivisor por : en IC$ con el ECL1G9
En la siguiente figura 8C, presentamos la segunda forma de conseguir el
divisor por :, en esta ocasin se utili)a el segundo grupo de "sculas o flip<flop
disponiles en el dispositivo ECL1G9.

6ig. 8C < 0tro divisor por : en IC$ con el ECL1G9
El Divisor !or (* 4* $ + 9
En la figura 8:, se muestra la forma de conectar el ECL1G9 para conseguir
que 5ste divida por G.

6ig. 8: < El divisor por G en IC$ con el ECL1G9
7ar" que oservar que en cada divisor, dependiendo de la tecnologa
utili)ada, el impulso del que se sirve un flip<flop para camiar de estado, puede
ser el flanco de suida o el flanco de a%ada. Es decir, por e%emplo, viendo la
gr"fica de tiempos de la figura 8:, se oserva que el impulso CA2 activa la
salida 2 %usto en su salida, o sea, al a%ar su nivel lgico a cero, a esto se le
llama flanco de a%ada, lo que nos indica que la salida 2 se activa en su flanco
de suida y no camia su estado lgico hasta que, se produce un nuevo flanco
de a%ada en el impulso de CA2, en este caso se produce el camio de estado
de la salida 2 que, vuelve a cero. .ami5n se les suele llamar flanco i)quierdo
y flanco derecho respectivamente, en algunos tratados.
A)lara)i.n.
La importancia y utilidad de los divisores en sus variantes, radica en la
precisin, por e%emplo, en la necesidad de conocer la frecuencia e4acta de una
se-al electromagn5tica del tipo que sea, ya que cuanto mayor sea la e4actitud
de la divisin tanto mayor ser" la precisin de la medicin reali)ada con dicha
divisin.
0tro e%emplo podramos hallarlo en la medicin del tiempo, un hecho tan
natural como es conocer la hora y sin emargo, este hecho hace necesario
reali)ar un oscilador de muy alta frecuencia y que cuya frecuencia sea estale,
que no vare, influenciada por la temperatura o los par"sitos electromagn5ticos
del entorno o por las variaciones de la tensin de alimentacin, entre otros.
Esa frecuencia ideal, tendra que reducirse de algn modo, esto es, dividirla
en una porcin e4acta que, siempre y en cualquier momento nos de
invarialemente en la salida, la misma cuenta, de este divisor depende
directamente la e4actitud de nuestro relo%, por ese mismo motivo se necesita
una frecuencia muy alta, precisamente para poder hacer una divisin lo m"s
peque-a posile como puede ser una fraccin de segundo, para utili)arla
posteriormente en la cuenta del tiempo. Pero ueno, eso se trata con m"s
profundidad en los tratados especiali)ados en la medicin del tiempo y
frecuencmetros que, est"n fuera de este tratado.
Por el presente consideramos que ha quedado descrito con astantes
e%emplos los diferentes tipos de divisores lgicos y las capacidades de los
dispositivos que nos presenta la familia ..L. En un pr4imo caso aordaremos
si se considera necesario el uso de la familia C/01.