Documentos de Académico
Documentos de Profesional
Documentos de Cultura
La ganancia es la configuracin cargado en el preamplificador programable. Las
diversas configuraciones permitidas para ganancia y tensiones admisibles
aplicadas a las entradas de VINA y VINB aparecen en la tabla 1. La tensin de
referencia para el amplificador y el ADC es 1.65V, generados a travs de un
divisor de tensin que se muestra en la figura 1. En consecuencia, 1.65V se resta
del voltaje de entrada en VINA o VINB. El mximo rango de la ADC es 1.25V,
centrada alrededor de la tensin de referencia, 1.65V. Por lo tanto, 1.25V aparece
en el denominador para escalar la entrada analgica.
Cmo se escribe un nmero en Complemento a 2?
En este sistema de representacin, los nmeros positivos se expresan igual que
en Signo Magnitud que en Binario Puro. Sin embargo, para escribir los nmeros
negativos se utiliza el Complemento a la Base. Formalmente, el Complemento a la
8
Notas de clase Profesora Lucelly Reyes
Base de un nmero entero positivo N de base b, se expresa de la siguiente
manera:
siendo n el nmero de cifras empleadas en la representacin del nmero.
El clculo del complemento a dos es muy sencillo y muy fcil de realizar mediante
puertas lgicas, donde reside su utilidad.
Para comenzar los nmeros positivos se quedarn igual en su representacin
binaria. Los nmeros negativos deberemos invertir el valor de cada una de sus
cifras, es decir realizar el complemento a uno, y sumarle 1 al nmero obtenido.
Podemos observar esto en la tabla siguiente.
Complemento
a dos
Decimal
Complemento
a dos
Decimal
0111 7 1111 1
0110 6 1110 2
0101 5 1101 3
0100 4 1100 4
0011 3 1011 5
0010 2 1010 6
0001 1 1001 7
0000 0 1000 8
Cabe recordar que debido a la utilizacin de un bit para representar el signo, el
rango de valores ser diferente al de una representacin binaria habitual; el rango
de valores decimales para n bits ser:
Ejemplo : En Complemento a 2, para n = 14, el rango de representacin es:
Bits 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Nmero
mximo
1 1 1 1 1 1 1 1 1 1 1 1 1 1 =$1FFF= 8191
Nmero
mnimo
1 0 0 0 0 0 0 0 0 0 0 0 0 0 =$2000= -8192
9
Notas de clase Profesora Lucelly Reyes
De acuerdo con la tabla 1 del fabricante los valores de voltaje para una ganancia
de 1 estn entre
de la ecuacin de la recta tenemos que el voltaje medido es:
[ ] ]
La resolucin est dada por:
Pines en la FPGA
NET "SPI_MOSI" LOC = "T4" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "AMP_CS" LOC = "N7" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "SPI_SCK" LOC = "U16" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;
NET "AMP_SHDN" LOC = "P7" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "AMP_DOUT" LOC = "E18" | IOSTANDARD = LVCMOS33 ;
Lenguaje de programacin grfico LabVIEW
Previamente se deshabilitan las siguientes seales de la FPGA, de manera
que no exista conflicto por el uso del bus SPI:
SPI_SS_B = 1
DAC_CS = 1
SF_CE0 = 1
FPGA_INIT_B = 0
DAC_CLR = 1
STRATAFLASH_OE = 1
STRATAFLASH_WE = 1
10
Notas de clase Profesora Lucelly Reyes
Los dispositivos que se deben activar de la tarjeta son:
A continuacin de creando los subVI para el preamplificador y para la toma
de datos ADC
11
Notas de clase Profesora Lucelly Reyes
Existen varias seales de control que se deben tener en cuenta para manejar el
ADC
SCK (U16): seal de reloj. Interesa para programar la ganancia. Frecuencia
mxima de 20 MHz.
MOSI (T4): entrada en serie para los bits de la ganancia.
Para nuestro caso (ganancia=-1) A3A2A1A0 = 0001=B3B2B1B0, siendo
Ax los bits que indican la ganancia para el canal 0 y Bx para el canal 1. Los
datos son capturados en flanco positivo.
AMP_CS (N7): cuando se pone a nivel bajo indica que se le empiezan a
enviar los bits de la ganancia
AMP_SHDN(P7): reiniciar el preamplificador. Activo a nivel alto.
AMP_DOUT(E18): salida de los bits de la ganancia cuando se estn
introduciendo hace "eco" de los bits que se introducen.
ADC0 y ADC1 sern las salidas de 14 bits de cada uno de los canales del
ADC.
12
Notas de clase Profesora Lucelly Reyes
El preamplificador es tambin inversor, pero como la seal de entrada ser
peridica y se ajustar entre valores conocidos no tendremos en cuenta
este hecho.
AMP_CS se debe poner a nivel bajo mnimo 30 ns antes de un flanco
positivo y durar a nivel alto medio ciclo de reloj (a 1 en el flanco de bajada
anterior). Los bits deben de estar estables en SPI_MOSI al menos 30 ns
antes del flanco positivo, en el cual se leen.
Establecemos varias seales de control para configurar el preamplificador y luego
el conversor, todo esto haciendo uso del SPI de la Spartan 3E.
SCK: reloj del SPI
ce_amp: conf enabled del preamplificador si esta en alto
counter: hasta 2 para controlar los tiempos arriba comentados
amp_bit_count: contador hasta 8 para terminar de configurar el
preamplificador
go_conv: para empezar la conversin de la seal en el ADC
counter: hasta 34 para guardar la conversin de los dos canales ADC0y
ADC1 del ADC
El modulo que sigue maneja las seales del preamplificador
13
Notas de clase Profesora Lucelly Reyes
Este modulo permite ver la ganancia programada en los LEDs
Estos modulo constituyen el modulo del preamplificador
14
Notas de clase Profesora Lucelly Reyes
B15
Modulo para el ADC
15
Notas de clase Profesora Lucelly Reyes
16
Notas de clase Profesora Lucelly Reyes
Para entender lo del complemento a 2, veamos el siguiente ejemplo:
Conectemos en el canal A 1.8V y en el canal B tiierra es decir 0V.
015
El programa final ser:
17
Notas de clase Profesora Lucelly Reyes
Creando un Host VI
Haga clic en mi PC en la ventana Explorador de proyectos y seleccione
Nuevo VI. Observe cmo la nueva VI es bajo el rbol de mi PC, lo que indica
que este VI pertenece al equipo host y no el Spartan-3E.
En el diagrama de bloque, colocar una funcin " Open FPGA VI Reference".
Este VI se encuentra en la paleta de funciones en la interfaz de FPGA. El VI
"Open FPGA VI Reference "es utilizado para hacer referencia al VI que se
ubicara en la memoria de la FPGA.
18
Notas de clase Profesora Lucelly Reyes
Haga clic en la funcin Open FPGA VI referencia. En el cuadro de dilogo
Seleccionar VI, seleccione FPGA VI, como se muestra en la figura y haga clic
en el modulo que lee las entradas ADC.
Coloque ahora funcin de Control de lectura/escritura a la derecha de la
funcin de referencia abierta de VI de FPGA, como se indica a continuacin.
19
Notas de clase Profesora Lucelly Reyes
Alambre la salida FPGA VI Reference In del contro Read/Write con la entra de
la FPGA Target, repita para las seales que indican algn error presente en la
interfaz.
Despliegue el Vi Read/Write Control u selecciones las entradas del conversor
ADC
20
Notas de clase Profesora Lucelly Reyes
Se cierra el recurso abierto en la funcin funcin:
Function>>FPGAInterface>>Close FPGA VI Reference.
21
Notas de clase Profesora Lucelly Reyes
Salve como HostADC.
Compilacin fpga-vi
Para poder descargar el sistema de control al FPGA, es necesario compilar el VI.
Al compilar el archivo, LABVIEW FPGA determina el rea utilizada en el FPGA,
segn el nmero de slices, flip-flops, lookup tables (LUTs), multiplicadores y
bloques de memoria RAM utilizados en el diseo, para as conocer el tamao de
implementacin en la tarjeta. Antes de compilar el archivo, es necesario configurar
el modo de la FPGA, es decir se debe especificar que el FPGA VI corra o
arranque automticamente cuando se descargue sobre el dispositivo, ya que al no
hacerlo no se tendr independencia con la PC.
Finalizada la compilacin, se crean los archivos necesarios para descargar a la
tarjeta, El archivo que se descarga a la tarjeta tiene extensin .lvbitx y se crea en la
carpeta FPGA Bitfiles de la carpeta raz donde se almacena el proyecto principal.
El estado de compilacin se muestra en el cuadro de dilogo y cuando se ha
visualizado sale un mensaje The compilation complete successfully ,el archivo
estar generado.
Descarga fpga-vi
LABVIEW FPGA permite descargar directamente el archivo a la tarjeta luego de
haber terminado la compilacin, cabe indicar que se debe descargar el archivo a la
memoria Flash de la tarjeta, ya que este proyecto implica que el control se debe
realizar sin utilizar la interfaz con la PC, es decir que el programa de control se
ejecuta directamente en la FPGA de manera autnoma. Para ello se selecciona el
FPGA VI que se desee descargar, como se muestra en la figura.
22
Notas de clase Profesora Lucelly Reyes