Maestra en Tecnologas de Informacin

Arquitectura de Computadoras
septiembre diciembre 2005

Salvador Godoy C.

Sesin #6 Memoria 1 Parte 4 / Octubre / 2005

Caracter Caractersticas generales

Direcciones

Cada celda de memoria tiene asignada una direccin nica (n (nmero entero) para un conjunto de unidades b bsicas (bits). Las direcciones comienzan en 0 y celdas adyacentes tienen

siempre direcciones consecutivas. Se acostumbra denotar las direcciones en sistema Hexadecimal

El conjunto de unidades b bsicas que comparte una misma direcci direccin se llama Palabra o Unidad Direccionable. Direccionable. Actualmente se ha generalizado el est estndar del Byte (8 bits) como unidad direccionable. direccionable.

Al conjunto de todas las unidades direccionables se le denomina Espacio de Direccionamiento. Direccionamiento.

Unidades

Unidad B Bsica de Almacenamiento: Bit (Binary Digit) Digit)

Mltiplos:

Byte (8 bits) = 1 caracter en c cdigo ASCII

10 20 30 40

KiloByte (Kb) ) 2

= 1024 bytes = 1024 Kb = 1,048,576 bytes = 1024 Mb = 1,073,741,824 bytes = 1024 Gb = 1,099,511,627,776 bytes

MegaByte (Mb) ) 2 GigaByte (Gb) ) 2 TeraByte (Tb) ) 2

Acceso

Direcci Direccin Memoria Se Seal de Control Datos

Modos de Acceso
Acceso Secuencial : el contenido se organiza en secciones llamadas Registros o Bloques y el acceso es en estricta secuencia lineal. (Cintas) Acceso Directo : cada bloque contiene varias
bloque

Memoria

celdas y c/u tiene asociado un identificador (direcci (direccin) nico. El acceso se realiza directo al inicio del bloque y despu despus secuencial hasta la palabra buscada. (Discos) Acceso Aleatorio : realizar acceso a las celdas tienen direcciones Se puede manera cada celda de

pero no est estn agrupadas en bloques. independiente. (Memoria principal)

Caracter Caractersticas

Unidad de Transferencia : es el n nmero de bits que que se pueden leer de o escribir a la memoria en una sola operaci operacin. Tiempo de Acceso : tiempo transcurrido para que la memoria entregue un valor solicitado. Ciclo de Memoria : tiempo de acceso + tiempo de

recuperaci recuperacin antes del siguinete acceso. Frecuencia de Transferencia : velocidad a la que se puede transferir datos de o hacia la memoria.

Gulliver

La unidad de representacin de datos en un procesador no tiene que coincidir con el tama tamao de la palabra de memoria. Los registros del procesador pueden contener varios bytes. bytes. Diversos procesadores organizan la informaci informacin en la memoria en orden ascendente seg segn las direcciones (Big (Big Endian) Endian) o en orden descendente (Little (Little Endian). Endian).

0000h 0004h 0008h 000Ch 0010h 0014h

J A R

U L T

+1

+2

A B O

+3

N E

0000h 0004h 0008h 000Ch 0010h 0014h

N E

+1

A B O

+2

U L T

+3

J A R

Jerarqu Jerarqua de Memoria

Capacidad, Velocidad, Costo Mayor frecuencia de uso Menor tiempo de acceso Menor capacidad Mayor costo/bit Menor costo/bit costo/bit Mayor capacidad Mayor tiempo de acceso Menor frecuencia de uso

Registros Cache Interno Cache Externo Dispositivos Flash Memoria Principal Discos Magnticos Discos pticos

Tecnolog Tecnologas

Tecnolog Tecnologa

Actualmente todas las memorias son de Semiconductores aunque se aproximan nuevas tecnolog tecnologas m ms eficientes como almacenamiento Hologr Hologrfico y Molecular Dos tipos de memorias seg segn su capacidad de retenci retencin:

Memoria Vol Voltil Memoria NoNo-Vol Voltil

RAM (SRAM, DRAM y EDO RAM) ROM (PROM, EPROM, EEPROM y FLASH)

Memoria Vol Voltil RAM (Random Access Memory) Memory)

DRAM (Dynamic RAM) valores.

almacena en capacitores o

condensadores y por lo tanto requiere refrescar sus

EDOEDO-RAM (Extended Data Output RAM) establece cierto grado de independencia entre la lectura y la escritura. 5% ms r rpida.

SDRAM (Syncronic RAM) Su acceso es sincronizado con el bus por lo que es mucho m ms veloz.

Memoria NoNo-Vol Voltil ROM (Read Only Memory) Memory)

PROM (Programable ROM) Se fabrica vac vaca y se puede escribir una vez mediante rayos UV.

EPROM (Erasable PROM) Antes de escribir todas las celdas deben borrarse. S Slo se puede escribir la memoria completa.

EEPROM

(Electrical EPROM)

Su lecturalectura-

escritura es el elctrica y tiene acceso a cada celda de manera individual

FLASH

Es intermedia entre EPROM y EEPROM.

Acceso por bloques t tpicamente de 1 Kb.

Mdulos
Se denomina Mdulo a cada placa conteniendo varios chips de memoria y con la interfaz necesaria para el motherboard. motherboard.

Modalidades comunes

DDR

(Double Data Rate) Rate) Tiene la de realizar dos

capacidad

operaciones en cada ciclo de reloj.

SOSO-DIMM (Small Outline) Outline)

ECC (Error Correcting Code) Code) Incluye algoritmo circuiter circuitera de y alg algn y detecci deteccin

correcci correccin de errores.

Detecci Deteccin y Correcci Correccin de Errores

Posibles Fallas

Falla de Hardware: Defecto fsico permanente que afecta la confiabilidad de las celdas de memoria. (cambios de voltaje, defecto de fbrica, fin de vida til, impacto fsico o trmico, etc.)

Falla de Software: Evento lgico aleatorio y no-destructivo que modifica el contenido de las celdas (fallo de alimentacin elctrica, errores en los programas, partculas Alpha, etc.)

Recordando Recordando

Existen diferentes tipos de c cdigos que pueden agregarse a una palabra de datos, el m ms com comn es Bits de Paridad. Paridad. Paridad Par: Par: Se agrega 1 bit a la palabra y el valor de ese bit ser ser tal que el n nmero total de bits encendidos (en 1) en la palabra sea un n nmero Par. Paridad Impar: Impar: El valor del bit agregado ser ser tal que el n nmero total de bits encendidos (en 1) en la palabra sea un n nmero Impar. Recuerde que la Paridad Par se puede calcular con la operaci operacin lgica XOR entre todos los bits de una palabra.

Mecanismo general
Para resguardar los datos, se agrega un cdigo de proteccin a los datos. Tanto Datos como C Cdigo se guardan en la memoria

Funcionamiento del Algoritmo - Ejemplo #1

Se dividen los bits de cada palabra en mbitos Datos ...durante la Escritura Datos + Cdigo

1101

1 1

0 1 0

1 1 0

1 1

Se detecta el error y se corrige durante la Lectura

0
1111

1 1 0

1 1

1 1 0

1 1

10

Ejemplo #2

Datos ...durante la Escritura

Datos + Cdigo

1101

1 1

0 1 0

1 1 0

1 1

durante la Lectura

Se detecta el error y se corrige

1001

0 0

1 1 0

0 0

1 1 0

Algoritmo de Hamming (1950) para Correccin de Errores

1) Determinar el nmero de bits de cdigo necesarios

2k 1 m + k
m = tamao en bits de la palabra original k = tamao en bits del cdigo agregado

2) Formar una palabra de

m+k

bits y numerar cada posicin. El

cdigo se coloca en las posiciones mltiplo de 2 y la palabra original en las dems posiciones.
12 11 10 9 8 7 6 5 4 3 2 1

11

Algoritmo de Hamming para Correccin de Errores

3) Calcular el mbito y el valor de cada bit de cdigo,

localizando los 1s en la columna correspondiente de la tabla de funciones binarias. 8 4 2 1 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 6 7 8 9 10 11 12 K1 = M1 + M3 + M5 + M7 + M9 + M 11 K2 = M2 + M3 + M6 + M + M10 + M11 7 K3 = M4 + M5 + M6 + M7 + M 12 K = M +M +M +M + M
4 8 9 10 11 12

Algoritmo de Hamming para Correccin de Errores

4) Calcular el Sndrome de la palabra comparando, bit a bit, el

cdigo de proteccin calculado en la lectura con el calculado durante la escritura. Escritura Lectura Sndrome K
4

0 0 0

1 0 1

1 0 1

1 + 1 0

Distancia de Richard Hamming

5) La interpretacin decimal del sndrome indica la posicin de

la palabra en que encuentra el error.
12 11 10 9 8 7 6 5 4 3 2 1

12

Alcances y lmites del algoritmo

Slo puede detectar y corregir el error en 1 bit de cada palabra. Si existe error en ms de 1 bit, el algoritmo no lo detecta.
Tamao de Bits de Palabra Cdigo Tamao Gasto Total extra

Se

requiere un incremento en el nmero de bits para la representacin de las palabras con el consecuente aumento en la complejidad de la circuitera de la memoria.

8 16 32 64 128 256 512

4 5 6 7 8 9 10

12 21 38 71 136 265 522

50% 31% 19% 11% 6% 4% 2%

Un Ejemplo

13

Ejemplo

En una memoria ECC se desea almacenar el dato: D2h D2h

Reconstru Reconstrur el proceso de escritura

tiempo despu despus, de la misma celda, se lee el dato : D6h D6h

Recontruir el proceso de detecci deteccin y correcci correccin del error

Ms de un error a la vez ?

14

Doble deteccin

Para casos en que puede ocurrir error en m ms de un bit a la vez existen otros algoritmos, uno de los m ms populares por ser casi id idntico al de Hamming es el

Algoritmo SEC-DED (Single ingle Error rror Correction orrection Double ouble Error rror Detection etection) )

La nica diferencia de este algoritmo es que agrega 1 bit de paridad global a la palabra con su c cdigo de protecci proteccin. Eso permite detectar el doble error aunque no corregirlo.

Funcionamiento del Algoritmo SEC-DED

...durante la Escritura

0 1 0 1 0 1 1 1 0 1 0 1

10101

0 1

durante la Lectura

0 1 0 1 1

0 1 1

11001

0 1

0 1

15

Fin

16