Proyecto Borja A Feito

Desarrollo de un esquema de codificacin basado en los Turbo
Cdigos definidos en el estndar 3GPP (S-UMTS)

Borja lvarez Feito

A mi madre y hermano, pues gracias
a ellos he sido capaz de seguir adelante.

AGRADECIMIENTOS
Hace ya algo ms de seis aos que hice la maleta y march de mi Asturias natal con un
objetivo que por fin ya est a punto de cumplirse: convertirme en ingeniero. Han sido
muchas las personas que han hecho esto posible, por lo que veo necesario dedicarles
al menos unas lneas.
Primero quisiera dar las gracias a la ETSETB en general. Esta nuestra escuela ha jugado
un papel protagonista en mi formacin como ingeniero y en mi desarrollo como
persona. En un conjunto de malas y buenas experiencias destacan las buenas, y
aunque me gustara dar las gracias a todos los que se lo merecen, no es posible porque
necesitara demasiadas pginas.
En segundo lugar agradecer los buenos tiempos pasados a todos los compaeros que
conoc aqu en la escuela. Gracias a esas tardes de estudio en grupo y por qu no
decirlo, a esos ratos de relax, he podido aprobar muchos huesos.
Mencin especial para Josep Vil, por todos estos meses de colaboracin y tutora.
Este proyecto es en parte suyo, puesto que sin su ayuda no podra haberlo
completado.
Gracias tambin a Alfonso Rojas, tanto por su papel como profesor como por haberme
guiado en la elaboracin del proyecto. Alfonso, tus consejos han sido de vital
importancia.
Y por ltimo, quisiera agradecer a mi familia y amigos el haber estado a mi lado
apoyndome durante todos estos aos. Gracias mam y gracias Adrin por animarme
a venir a Barcelona e incitarme a continuar en los momentos difciles. Gracias Oriol y
Edu por hacer compaa a un adolescente fuera de su casa en aquel otoo de 2003 y
por continuar siendo dos personas con las que contar para todo. Gracias a Boris y Sara
por llevar ms de diez aos a mi lado. Gracias Sergi, Jorge, Raquel, Alexandra, Jhuly y a
todos los dems por ayudar a hacer de estos aos los mejores de mi vida.

Gracias a todos. Gracias de verdad.

NDICE DE CONTENIDO

OBJETIVOS Y ESTRUCTURA DEL PROYECTO .............................................................. 13
1.1 TRABAJO REALIZADO ......................................................................................... 13
1.2 ESTRUCTURA DE LA MEMORIA ........................................................................... 14
INTRODUCCIN ...................................................................................................... 17
CODIFICACIN DE CANAL ........................................................................................ 21
3.1 FUNDAMENTOS DE LA CODIFICACIN DE CANAL ................................................ 21
3.2 DECISIN SOFT vs DECISIN HARD ..................................................................... 24
3.3 TIPOS DE CODIFICACIN DE CANAL .................................................................... 25
3.4 CDIGOS BLOQUE ............................................................................................. 26
3.5 CDIGOS CONVOLUCIONALES............................................................................ 27
3.5.1 ESTRUCTURA DEL CODIFICADOR ........................................................................................ 28
3.5.2 REPRESENTACIONES DEL CODIFICADOR ............................................................................. 29
3.5.3 TERMINACIN DEL TRELLIS ................................................................................................ 34
3.5.4 PUNCTURING O PERFORACIN .......................................................................................... 34
3.5.5 DISTANCIAS DE LOS CDIGOS CONVOLUCIONALES ........................................................... 35
3.5.6 RSC vs NSC .......................................................................................................................... 35
3.5.7 PROCESO DE DECODIFICACIN. ALGORITMO DE VITERBI .................................................. 39
3.6 TURBO CDIGOS ............................................................................................... 45
3.6.1 TURBO CODIFICADOR ......................................................................................................... 45
TURBO DECODIFICACIN ........................................................................................ 51
4.1 INTRODUCCIN ................................................................................................. 51
4.2 DESCRIPCIN GENERAL ...................................................................................... 52
4.3 DECODIFICADOR MAP (MAXIMUM A POSTERIORI) ............................................. 55
4.4 DECODIFICADOR MAP ITERATIVO ...................................................................... 59
4.4.1 MODIFICACIONES DEL ALGORITMO MAP........................................................................... 61

USO DE COPROCESADORES ..................................................................................... 65
5.1 INTRODUCCIN ................................................................................................. 65
5.2 CARACTERSTICAS DEL DECODIFICADOR ............................................................. 65
5.2.1 DECODIFICACIN MAP CON VENTANAS DESLIZANTES ...................................................... 66
5.2.2 CRITERIO DE PARADA ......................................................................................................... 67
5.3 PROCESO DE PROGRAMACIN DEL COPROCESADOR .......................................... 68
5.3.1 PROGRAMACIN DE LOS REGISTROS ................................................................................. 68
5.3.2 TCP INPUT CONFIGURATION REGISTER 0 ........................................................................... 69
5.3.7 TCP INPUT CONFIGURATION REGISTER 6-12 ...................................................................... 72
5.4 Transferencias de datos al coprocesador ............................................................ 73
5.4.1 Configurando las transferencias EDMA .............................................................................. 73
DIRECTIVAS DE PROGRAMACIN EN DSP ................................................................ 77
6.1 INTRODUCCIN ................................................................................................. 77
6.2 DEPENDENCIAS DE MEMORIA ............................................................................ 78
6.3 USO DE FUNCIONES INTRNSECAS ...................................................................... 81
6.4 PIPELINING ........................................................................................................ 82
6.4.1 INFORMACIN SOBRE CONTADORES ................................................................................. 83
6.4.2 DESARROLLO DE BUCLES .................................................................................................... 85
ANLISIS DEL RENDIMIENTO DE TURBO CDIGOS ................................................... 87
7.1 INTRODUCCIN ................................................................................................. 87
7.2 COTAS DE RENDIMIENTO ................................................................................... 88
7.3 ESPECTRO DE DISTANCIAS DE LOS TURBO CDIGOS ........................................... 92
ENTORNO DE TRABAJO ........................................................................................... 97
8.1 INTRODUCCIN ................................................................................................. 97
8.2 CODE COMPOSER STUDIO V3.3 .......................................................................... 98
8.3 UTILIDADES AVANZADAS ................................................................................. 101

8.3.1 VISOR DE REGISTROS ........................................................................................................ 101
8.3.2 VISOR DE MEMORIA ......................................................................................................... 102
8.3.3 OPCIONES DE COMPILACIN ............................................................................................ 103
8.3.4 CONFIGURACIN DE LA DSP/BIOS.................................................................................... 104
8.4 EMULADOR DEL CONTROLADOR ...................................................................... 106
8.5 ENTORNO AISLADO ......................................................................................... 108
RESULTADOS ........................................................................................................ 109
9.1 INTRODUCCIN ............................................................................................... 109
9.2 PARMETROS GENERALES ............................................................................... 110
9.3 EFECTOS DE LA CUANTIFICACIN ..................................................................... 111
9.4 EFECTO DEL NMERO DE ITERACIONES ............................................................ 112
9.5 EFECTO DE LA LONGITUD DE TRAMA ................................................................ 114
9.6 Efectos de micro cortes en el canal ................................................................... 118
9.7 EFECTOS DEL PUNCTURING .............................................................................. 119
9.7.1 AUMENTO DEL CONSUMO DE CPU .................................................................................. 120
9.7.2 DEGRADACIN EN LA COMUNICACIN ........................................................................... 123
9.8 COMPARATIVA CON CDIGOS CONVOLUCIONALES .......................................... 124
9.8.1 TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES ....................................................... 126
9.8.2 TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES MS REED-SOLOMON ................... 127
9.8.3 TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES MS REED-SOLOMON MS
ENTRELAZADO................................................................................................................................. 128
9.9 SEGUIMIENTO DE LA ASNTOTA DE DISTANCIA LIBRE ........................................ 131
CONCLUSIONES .................................................................................................... 133

NDICE DE ILUSTRACIONES
Ilustracin 1. Diagrama de Bloques de un sistema de Comunicaciones ........................ 18
Ilustracin 2. Valores recibidos con decisin soft en un canal discreto sin memoria ... 25
Ilustracin 3. Clasificacin de los Cdigos Correctores de Errores ................................ 26
Ilustracin 4. Ejemplo de Codificador Convolucional de memoria 2 ............................. 28
Ilustracin 5. Diagrama de Estados del Codificador de la ilustracin 4 ......................... 32
Ilustracin 6. Leyenda del codificador de la ilustracin 4 .............................................. 33
Ilustracin 7. Trellis del codificador de la ilustracin 4 .................................................. 33
Ilustracin 8. Codificador NSC con m=2 y rate=1/2 ....................................................... 37
Ilustracin 9. Dos codificadores RSC asociados al NSC de la ilustracin 8 ..................... 37
Ilustracin 10. Codificadores RSC con hardware preparado para la terminacin ......... 39
Ilustracin 11. Esquema bsico del codificador del Turbo Cdigo ................................. 46
Ilustracin 12. Turbo codificador definido en el estndar 3GPP ................................... 48
Ilustracin 13. Turbo decodificador ............................................................................... 52
Ilustracin 14. Diferencias entre informacin extrnseca e informacin a priori .......... 54
Ilustracin 15. Divisin de la trama en ventanas deslizantes ........................................ 67
Ilustracin 16. Registro de configuracin del coprocesador nmero 0 ......................... 69
Ilustracin 21.Distribucin de los tail bits en los seis registros de control .................... 73
Ilustracin 22. Registros EDMA ...................................................................................... 73
Ilustracin 23. Enlaces para los eventos de transmisin EDMA .................................... 74
Ilustracin 24. Enlaces para los eventos de recepcin EDMA ........................................ 75
Ilustracin 25. Grfico de dependencia de memoria para una suma de vectores ........ 79
Ilustracin 26. Implementacin de la funcin _sadd2 ................................................... 81
Ilustracin 27. Bucles y pipelining .................................................................................. 83
Ilustracin 28. Forma tpica de una curva de BER para turbo cdigos .......................... 88
Ilustracin 29. Asntotas de distancia libre (obtenida de [10]) ...................................... 91

Ilustracin 30. Rendimiento de los turbo cdigos en estudio descompuestos por lneas
de espectro. (obtenida de [10]) .............................................................................. 93
Ilustracin 31. Rendimiento de los cdigos convolucionales en estudio descompuestos
por lneas de espectro. (obtenida de [10]) ............................................................. 94
Ilustracin 32. Estructura del entorno de trabajo .......................................................... 97
Ilustracin 33. Entorno de programacin ...................................................................... 99
Ilustracin 34. Divisin de ventanas en el editor de texto ........................................... 100
Ilustracin 35. Vista mixta, c y asm .............................................................................. 100
Ilustracin 36. Visor de registros de CCStudio ............................................................. 102
Ilustracin 37. Visor de memoria de CCStudio ............................................................. 103
Ilustracin 38. Opciones de compilacin para un fichero concreto ............................. 104
Ilustracin 39. Herramienta de configuracin del DSP/BIOS ....................................... 105
Ilustracin 40. Placa utilizada para la realizacin de las pruebas ................................ 106
Ilustracin 41. Captura del TCRT .................................................................................. 107
Ilustracin 42. Curvas de BER utilizando varios niveles de cuantificacin ................... 112
Ilustracin 43. Curvas de BER utilizando distinto nmero de iteracines ..................... 113
Ilustracin 44. Curvas de BER para diferentes longitudes de trama ............................ 115
Ilustracin 45. Curvas de BER con varias longitudes de trama con tasa de codificacin
1/3 ......................................................................................................................... 116
1/2 ......................................................................................................................... 117
2/3 ......................................................................................................................... 117
7/8 ......................................................................................................................... 118
Ilustracin 49. Curvas de BER en canal con micro cortes ............................................. 119
Ilustracin 50. Incremento de velocidad de transmisin al usar puncturing............... 120
Ilustracin 51. Carga computacional con diferentes configuraciones ......................... 121
Ilustracin 52. Curvas de BER para las diferentes tasas de codificacin ...................... 123
Ilustracin 53. Curvas de BER en funcin de la Es/N0 para las diferentes tasas ......... 124
Ilustracin 54. Turbo cdigos Vs. cdigos convolucionales, rate= ........................... 126

Ilustracin 55. Turbo cdigos Vs. cdigos convolucionales, rate= ........................... 126
Ilustracin 56.Turbo cdigos Vs. cdigos convolucionales + RS, rate= .................... 127
Ilustracin 57. Turbo cdigos Vs. cdigos convolucionales + RS, rate= ................... 128
Ilustracin 58. Turbo cdigos Vs. cdigos convolucionales + RS + OL, rate= ........... 129
Ilustracin 59. Turbo cdigos Vs. cdigos convolucionales + RS + OL, rate= ........... 129
Ilustracin 60. Velocidad de transmisin para TC, CC y CC+RS .................................... 130
Ilustracin 61. Seguimiento de la asntota de distancia libre ...................................... 131

NDICE DE TABLAS
Tabla 1. Caractersticas y cdigos para la codificacin de fuente del ejemplo .............. 22
Tabla 2. Espectro de distancas para los turbo cdigos en estudio ................................ 92
Tabla 3. Espectro de distancias para los cdigos convolucionales en estudio .............. 94
Tabla 4. Valores por defecto de las pruebas ................................................................ 111

Pgina 13

CAPTULO 1
OBJETIVOS Y ESTRUCTURA DEL PROYECTO
1.1 TRABAJO REALIZADO
En este proyecto nos centramos en el desarrollo de un esquema de codificacin
basado en el estndar 3GPP. Dicho esquema est diseado para funcionar en el DSP de
un modem va satlite, el cual cuenta con un coprocesador que, programado
adecuadamente, puede llevar a cabo la tarea de decodificacin.

Por motivos de confidencialidad no es posible explicar con detalle la forma de onda o
la estructura de las tramas utilizadas. Lo que s ser explicado ampliamente son las
propiedades de los turbo cdigos (los cuales estn definidos en el estndar 3GPP), las
propiedades de los cdigos convolucionales (los cuales tienen mucho en comn con los
turbo cdigos), as como directrices de programacin en DSP y explicaciones del
funcionamiento del coprocesador antes mencionado.

El orden establecido para la realizacin de este proyecto se dividi en las nueve partes
que siguen:
1. Recopilacin y estudio de la documentacin necesaria para realizar el proyecto.

2. Estudio de los diferentes tipos de codificacin de canal, considerando especialmente
los cdigos convolucionales, dado que son la base de los turbo cdigos (razn de
nuestro estudio).
3. Estudio de las caractersticas y propiedades de los turbo cdigos.
4. Familiarizacin con el entorno de desarrollo del cdigo fuente del DSP. El entorno
utilizado es el Code Composer Studio de Texas Instruments.
5. Diseo de la implementacin de los mdulos de codificacin y decodificacin.
6. Implementacin del mdulo del turbo codificador
7. Implementacin del mdulo del turbo
8. Integracin de los mdulos anteriores en el modem SR40 desarrollado por INDRA
9. Test finales sobre el modem SR40.
1.2 ESTRUCTURA DE LA MEMORIA
Tal y como se ha explicado, en este trabajo pretendemos estudiar la capaci
correctora de los turbo cdigos. Por tanto, es necesario que conozcamos cules son las
caractersticas y parmetros principales de dicho sistema, as como profundizar en la
codificacin de canal, indispensable en cualquier sistema de comunicacin. Por
la estructura elegida para este trabajo es la que sigue:

Captulo 2. Introduccin a los sistemas de comunicacin.
Captulo 3. En este captulo nos centraremos en la codificacin de canal, y ms
concretamente en la definicin de los cdigos convoluc
Captulo 4. Este apartado lo dedicaremos a profundizar en los detalles de la turbo
decodificacin, explicando en profundidad el algoritmo utilizado as como varias
simplificaciones existentes.
Captulo 5. Ser en este captulo
coprocesador para realizar la tarea de decodificacin, as como sus opciones de
configuracin y prestaciones especiales.
Captulo 6. Un cdigo bien optimizado es clave para obtener unas buenas
prestaciones. Programar en DSP presenta ciertas particularidades que sern descritas
en este apartado.
Captulo 7. En este captulo pretendemos explicar por qu los turbo cdigos cambian
de funcionamiento a niveles moderados de E
Pgina 14

diferentes tipos de codificacin de canal, considerando especialmente
Estudio de las caractersticas y propiedades de los turbo cdigos.
el entorno de desarrollo del cdigo fuente del DSP. El entorno
utilizado es el Code Composer Studio de Texas Instruments.
Diseo de la implementacin de los mdulos de codificacin y decodificacin.
Implementacin del mdulo del turbo codificador.
ntacin del mdulo del turbo decodificador.
Integracin de los mdulos anteriores en el modem SR40 desarrollado por INDRA
Test finales sobre el modem SR40.
ESTRUCTURA DE LA MEMORIA
Tal y como se ha explicado, en este trabajo pretendemos estudiar la capaci
codificacin de canal, indispensable en cualquier sistema de comunicacin. Por
la estructura elegida para este trabajo es la que sigue:
Introduccin a los sistemas de comunicacin.
En este captulo nos centraremos en la codificacin de canal, y ms
concretamente en la definicin de los cdigos convolucionales y los turbo cdigos.
Este apartado lo dedicaremos a profundizar en los detalles de la turbo
simplificaciones existentes.
Ser en este captulo donde explicaremos cmo se programa el
configuracin y prestaciones especiales.
cdigo bien optimizado es clave para obtener unas buenas
en DSP presenta ciertas particularidades que sern descritas
En este captulo pretendemos explicar por qu los turbo cdigos cambian
de funcionamiento a niveles moderados de E
b
/N
0
.
diferentes tipos de codificacin de canal, considerando especialmente
el entorno de desarrollo del cdigo fuente del DSP. El entorno
Diseo de la implementacin de los mdulos de codificacin y decodificacin.
Integracin de los mdulos anteriores en el modem SR40 desarrollado por INDRA
Tal y como se ha explicado, en este trabajo pretendemos estudiar la capacidad
codificacin de canal, indispensable en cualquier sistema de comunicacin. Por tanto,
En este captulo nos centraremos en la codificacin de canal, y ms
ionales y los turbo cdigos.
Este apartado lo dedicaremos a profundizar en los detalles de la turbo
donde explicaremos cmo se programa el
cdigo bien optimizado es clave para obtener unas buenas
en DSP presenta ciertas particularidades que sern descritas
En este captulo pretendemos explicar por qu los turbo cdigos cambian

Pgina 15

Captulo 8. En este apartado describiremos el entorno utilizado para desarrollar los
mdulos de codificacin y decodificacin, y cmo se han llevado a cabo las pruebas
realizadas para obtener resultados.
Captulo 9. Mediante grficas de BER ilustraremos las prestaciones de los turbo
cdigos, as como la influencia de ciertos parmetros.
Captulo 10. Se indican las conclusiones obtenidas despus de realizar este trabajo.

Pgina 17

CAPTULO 2
INTRODUCCIN
En los ltimos aos se ha producido un gran crecimiento en el nmero de sistemas de
comunicaciones digitales, tal y como demuestra el especial desarrollo en los campos
de las comunicaciones mviles e Internet. De hecho estamos totalmente inmersos en
la popularmente denominada tercera generacin de comunicaciones celulares, en la
que se han unido los dos campos y es comn aplicaciones y servicios tpicos de
internet en nuestros aparatos mviles (adems del servicio de voz tpico de este
sistema) e independientemente del lugar en el que nos encontremos.

En cualquier de estos sistemas digitales de comunicacin, la informacin est
representada por secuencias de bits que, una vez tratada en las fuentes generadoras,
son transmitidas a travs de un canal no ideal que nos aadir ruido e interferencias, y
que har que la estimacin de la seal original que tengamos en recepcin no coincida
con la que se transmiti: por lo que obtendremos errores. Este hecho puede ser
eliminado utilizando una codificacin de canal, que consiste en sumar informacin
adicional a la seal a transmitir y que ser utilizada posteriormente en recepcin para

detectar y/o corregir errores. El coste de utilizar dicha codificacin, protegiendo as la
informacin y disminuyendo los errores en recepcin, es la reduccin de la capacidad
o, equivalentemente, la expansin del ancho de banda uti

En todo sistema de comunicacin existen una serie de bloques indispensables, que son
los que muestran la ilustracin 1
puede ser de naturaleza bien distinta (imagen, audio, texto, voz,
para conseguir una buena eficiencia en la transmisin se producen dos tipos de
codificacin: la de fuente y la de
eliminar la redundancia que haya podido producir la fuente al generar la i
transmitir, de forma que en recepcin pueda obtenerse de nuevo el mensaje y ser
entendido por el destinatario habiendo utilizado el menor nmero de bits posibles
en dicha transmisin.

Por el contrario, la codificacin de can
necesaria para hacer frente a un posible ruido e interferencia que pueda introducirnos
el canal, de tal forma que en recepcin podamos detectar y tal vez corregir los posibles
errores.

Codificador
de Fuente
Decodificador
de Fuente
Fuente
Destino
Transmisor
Receptor
Ilustracin 1.
INTRODUCCIN
Pgina 18

o, equivalentemente, la expansin del ancho de banda utilizado.
ilustracin 1. La fuente genera la informacin a transmitir, que
puede ser de naturaleza bien distinta (imagen, audio, texto, voz, etc). A par
y la de canal. La codificacin de fuente tiene como finalidad
eliminar la redundancia que haya podido producir la fuente al generar la i
codificacin de canal tiene por finalidad aadir la redundancia
Codificador
de Fuente
Decodificador
de Canal
ficador
de Fuente
Codificador
de Canal
Demodulador
Modulador
Ruido
Interferencia
. Diagrama de Bloques de un sistema de Comunicaciones
genera la informacin a transmitir, que
. A partir de aqu y
tiene como finalidad
eliminar la redundancia que haya podido producir la fuente al generar la informacin a
tiene por finalidad aadir la redundancia
Demodulador
Modulador
CANAL

INTRODUCCIN

Pgina 19

Cabe decir que entre estas dos etapas de codificacin podran existir otros mdulos,
como por ejemplo el de encriptado si deseamos una comunicacin segura. En
cualquier caso no sera totalmente necesario para llevar a cabo dicha comunicacin.
Despus de las dos codificaciones mencionadas slo nos queda modular la informacin
para as transformar cada smbolo de salida en una forma de onda conveniente para la
transmisin sobre el canal y enviarla hacia el receptor por medio de dicho canal que no
ser ideal y que, por tanto, nos introducir ruido e interferencia.

En recepcin, y despus de demodular el mensaje recibido, nos encontraremos con los
dos decodificadores esperados y en orden inverso al que se encontraban sus
respectivos codificadores en transmisin. As pues, primero nos encontraremos con el
decodificador de canal, que nos reducir el nmero de bits a su salida teniendo en
cuenta la tasa de codificacin (relacin que existe entre los bits que entran al
codificador y los salientes. Suele expresarse de la forma k/n, donde n es el nmero de
bits que salen por cada k bits que entran) con el que fue codificada la informacin en el
codificador. Es decir, si en el proceso de codificacin tenamos una tasa de codificacin
de 1/2, a la salida del decodificador tendremos la mitad de bits que a su entrada. Esta
reduccin en el nmero de bits nos aportar mayor fiabilidad en la estimacin del
mensaje recibido.

A partir de aqu y teniendo en cuenta la ilustracin 1 nos encontraremos el
decodificador de fuente, que pasar al destino la estimacin de la informacin que
transmiti la fuente. Para que esta estimacin sea lo suficientemente buena no cabe
duda de que la codificacin de canal juega un papel importantsimo, y que seamos
capaces de decodificar o no correctamente depender directamente de la eleccin de
dichos mdulos.

Pgina 21

CAPTULO 3
CODIFICACIN DE CANAL
3.1 FUNDAMENTOS DE LA CODIFICACIN DE CANAL
Es bien conocido que Shannon marc un antes y un despus en la teora de la
comunicacin y la informacin con la publicacin de su artculo A Mathematical Theory
of Communication en 1948 [1]. En l introduca, entre otros muchos aspectos,
vocabulario totalmente nuevo dentro del campo de las comunicaciones, como por
ejemplo los conceptos de entropa
1
o capacidad de canal
2
, que nadie hasta entonces
haba descrito. Pero sobre todo ese artculo destac por dos teoremas introducidos
que tuvieron una grandsima importancia en el desarrollo de las comunicaciones
digitales:

1
Entropa no es ms que el contenido de informacin de la fuente. O lo que es lo mismo, informacin
media por smbolo de la fuente en cuestin.
2
Por capacidad de canal entendemos la mxima tasa de transferencia de informacin que puede
soportar dicho canal si queremos mantener controlada la probabilidad de error.

Teorema de la codificacin de fuente
bits necesarios para describir una fuente (
correspondiente entropa (
Teorema de la codificacin de canal
obtenidos en recepcin pueden disminuirse tanto como deseemos siempre y
cuando la velocidad de transmisin (
(C), es decir, R<C.

Como ya se ha comentado y como es de suponer
la codificacin de fuente, Shannon introdujo la definicin de
la siguiente expresin:

donde H es la entropa y p
la fuente. As, por ejemplo, si disponemos de una fuente que genera 4 smbolos (A, B, C
y D) cada uno de ellos con una probabilidad de ser transmitido (que no tienen por qu
coincidir), podramos utilizar varios tipos de codificacin de fuente, como por
los dos que muestra la tabla 1

Smbolos
A
B
C
D
Tabla 1. Caractersticas y cdigos para la codificacin de fuente del ejemplo

En el cdigo 1 para cada smbolo utilizamos el mismo nmero de bits,
independientemente de su probabilidad. Pero en el 2 s que tenemos en cuenta dichas
probabilidades y utilizamos menos bits para los smbolos ms probables. Veamos cul
se acerca ms a la entropa y, por

Pgina 22

Teorema de la codificacin de fuente, en el que nos indica que el nme
bits necesarios para describir una fuente ( l ) puede aproximarse a la
correspondiente entropa (H) tanto como se desee. As obtenemos que:
Teorema de la codificacin de canal, donde nos informa que los
cuando la velocidad de transmisin (R) sea menor que la capacidad del canal

Como ya se ha comentado y como es de suponer, despus de observar el teorema
la codificacin de fuente, Shannon introdujo la definicin de entropa, que se rige por
( )
=
i
i i
p p H
2
log bits info/smbolo
p
i
es la probabilidad de cada uno de los smbolos que genera
coincidir), podramos utilizar varios tipos de codificacin de fuente, como por
tabla 1:
Probabilidades Cdigo 1 Cdigo 2
1/2 00 0
1/4 01 10
1/8 10 110
1/8 11 111
. Caractersticas y cdigos para la codificacin de fuente del ejemplo
ara cada smbolo utilizamos el mismo nmero de bits,
se acerca ms a la entropa y, por tanto, consigue eliminar mayor redundancia:
, en el que nos indica que el nmero de
) puede aproximarse a la
) tanto como se desee. As obtenemos que: l H.
, donde nos informa que los errores
) sea menor que la capacidad del canal
despus de observar el teorema de
, que se rige por
(ec3.1)
es la probabilidad de cada uno de los smbolos que genera
coincidir), podramos utilizar varios tipos de codificacin de fuente, como por ejemplo
Cdigo 2
0
10
110
111
. Caractersticas y cdigos para la codificacin de fuente del ejemplo
ara cada smbolo utilizamos el mismo nmero de bits,
tanto, consigue eliminar mayor redundancia:

Pgina 23

Entropa: |
\
|
\
|
\
|
\
|
=
8
1
log
8
1
8
1
log
8
1
4
1
log
4
1
2
1
log
2
1
2 2 2 2
H = 1.75 bits
info/smbolo.

2
1
=
codigo
l bits codificados/smbolo, ya que cada smbolo ser transmitido con 2 bits.

3
8
1
3
8
1
2
4
1
2
1
2
+ + + =
codigo
l = 1.75 bits codificados/smbolo.

As pues, con el cdigo 2 conseguimos alcanzar la entropa. Como l H (segn el
teorema de Shannon) no encontraremos un mejor codificador que el 2 para una fuente
con las caractersticas mencionadas; como mximo encontraremos otro codificador
que iguale sus prestaciones.

De la misma manera y despus de haber visto el teorema de la codificacin de canal,
tambin entendemos que Shannon haya introducido en el mismo artculo la expresin
matemtica de la Capacidad de Canal:
|
\
|
+ =
N
S
W C 1 log
2
bits/seg. (ec3.2)
donde C es la capacidad mxima del canal si deseamos asegurar una probabilidad de
error tan pequea como necesitemos, W es el ancho del canal (en unidades lineales) y
S/N corresponde con la relacin seal a ruido (tambin en unidades lineales). En
definitiva este teorema viene a decirnos que si disponemos de una fuente que genera
informacin a una velocidad de R bits/s, podremos transmitir dicha informacin por el
canal y con una tasa de error tal que podamos decodificar en recepcin correctamente
si R < C.

Anlogamente podramos preguntarnos por la relacin seal a ruido (E
b
/N
0
) mnima
necesaria para poder garantizar la correcta transmisin de la informacin. Con esta
finalidad, manipulando la expresin anterior podemos llegar a la expresin ec3.3:

donde R
b
corresponde con la tasa binaria de transmisin y
canal. Por tanto:
- si r = 1/3 E
b
/N
0
>
- si r = 1/2 E
b
/N
0
>
Ser interesante volver a considerar estos valores
captulos posteriores.

Bien es conocido tambin que Shannon nos mostr los lmites que podemos alcanzar
tanto en la codificacin de fuente (entropa)
(capacidad del canal), pero
partir de ese momento aparecieron nuevas reas de investigacin en el campo de las
comunicaciones digitales, tratando de crear codificado
errores que nos permitan alcanzar dichos lmites.

Tal como se indic en el primer captulo, en este proyecto nos centramos en el estudio
de la codificacin de canal, por lo que a partir de este momento y vistas las nociones
bsicas, supondremos una correcta codificacin de fuente y no entraremos ms en
ella.
3.2 DECISIN SOFT vs DECISIN HARD
Es muy importante tener en consideracin estos dos conceptos, ya que de ellos
depende que tengamos una mejor o peor implementacin en nuest
demodulador (en un sistema de transmisin que podra ser el de la
realiza una decisin hard (esto quiere decir, a su salida tenemos un 0 un 1, y
nada ms) y entrega el resultado al decodificador corrector de errores (
de canal), ste no tendr ninguna informacin adicional sobre el canal; no sabr si
estamos muy seguros de que ese valor es correcto o, por el contrario, de que el valor
verdaderamente obtenido estaba muy prximo al umbral establecido para
Pgina 24

r
W
R
N
E
r
b
W
R
b
b
1 2 2
0
= =
corresponde con la tasa binaria de transmisin y r a la tasa de codificacin de
> -1.08 dB
> -0.82 dB
Ser interesante volver a considerar estos valores cuando obtengamos resultados en
tanto en la codificacin de fuente (entropa) como en la codificacin de canal
(capacidad del canal), pero no nos mostr la forma de alcanzarlos. Es por ello que a
comunicaciones digitales, tratando de crear codificadores de fuente y correctores de
errores que nos permitan alcanzar dichos lmites.
DECISIN SOFT vs DECISIN HARD
depende que tengamos una mejor o peor implementacin en nuestro sistema. Si el
demodulador (en un sistema de transmisin que podra ser el de la
(esto quiere decir, a su salida tenemos un 0 un 1, y
nada ms) y entrega el resultado al decodificador corrector de errores (
verdaderamente obtenido estaba muy prximo al umbral establecido para
(ec3.3)
a la tasa de codificacin de
cuando obtengamos resultados en
como en la codificacin de canal
. Es por ello que a
res de fuente y correctores de
ro sistema. Si el
demodulador (en un sistema de transmisin que podra ser el de la ilustracin 1)
(esto quiere decir, a su salida tenemos un 0 un 1, y
nada ms) y entrega el resultado al decodificador corrector de errores (o decodificador
verdaderamente obtenido estaba muy prximo al umbral establecido para decidir qu

Pgina 25

bit era y, por consiguiente, de que podemos habernos equivocado con una cierta
probabilidad ms o menos importante.

Sin embargo, si utilizamos una decisin soft en el demodulador, la informacin que
pasaremos al decodificador de canal ser mayor, ya que dispondremos de
n
2 valores
para codificar la informacin obtenida, donde n es el nmero de bits utilizados en la
cuantificacin de dichos valores recibidos. As, por ejemplo, si utilizamos 3 bits en la
cuantificacin, dispondremos de 8 valores para representar dos posibles
transmisiones: 0 1. De esta manera, si el valor recibido se cuantific con un 1
4
,
segn la ilustracin 2, podemos decir que el valor recibido es un 1 con una
probabilidad muy elevada. Por el contrario si recibimos un 0
1
, nos decantaremos por
pensar que se haba transmitido un 0 lgico pero no estaremos muy convencidos de
ello.

Ilustracin 2. Valores recibidos con decisin soft en un canal discreto sin memoria
Gracias a esta informacin aadida que obtenemos al utilizar decisin soft podremos
alcanzar mejores resultados en la tasa de error con los cdigos correctores de errores
que utilicen esta propiedad.

3.3 TIPOS DE CODIFICACIN DE CANAL
Los cdigos correctores de errores o de codificacin de canal pueden dividirse en
cdigos bloque y cdigos convolucionales. Puede definirse una tercera clase de

cdigos, llamada Turbo Cdigos
considerados incluso como una sub
convolucionales. Esto es as porque los Turbo Cdigos, al igual que los cdigos bloque,
necesitan que todo el bloque de informacin a codificar y decodificar est presente
para comenzar cualquiera de estos dos proceso
paridad a partir de un sistema de ecuaciones (como los cdigos bloque), sino a partir
de un registro de estados, como los cdigos convolucionales
de dos cdigos convolucionales simples RSC p
clasificarlos como una tercera clase de cdigos independientes surgida de una mezcla
de las dos anteriores.
Cabe mencionar que los cdigos bloque
lineales. Y dentro de los lineales podemos dividirlos en cclicos y no cclicos
utilizados son los lineales, ya que gracias a esta propiedad es ms sencillo implementar
la codificacin y la decodificacin. Y dentro de ellos los ms utilizados son los cclicos,
ya que esta propiedad nos permitir realizar implementaciones tanto software como
hardware.

3.4 CDIGOS BLOQUE
Los cdigos bloque aaden la redundancia necesaria para discernir
en forma de bloques (tal y como indica su n
de los datos a codificar en ese momento (en ningn caso dependen de datos
anteriores). Se forman tomando bloques de informacin de longitud
Codificacin
de Canal
Ilustracin
Pgina 26

Turbo Cdigos, que segn el autor que los describa pueden ser
considerados incluso como una sub-clase de los cdigos bloque o de los cdigos
para comenzar cualquiera de estos dos procesos. Sin embargo, no obtiene los bits de
de un registro de estados, como los cdigos convolucionales. Es ms, utiliza un mnimo
cdigos convolucionales simples RSC para ello. Nosotros nos decantaremos por
cdigos bloque pueden dividirse a su vez en
ineales podemos dividirlos en cclicos y no cclicos
ropiedad nos permitir realizar implementaciones tanto software como

CDIGOS BLOQUE
Los cdigos bloque aaden la redundancia necesaria para discernir y corregir
tal y como indica su nombre) y dependen nica y exclusivamente
anteriores). Se forman tomando bloques de informacin de longitud k,
Cdigos
Bloque
Turbo
Cdigos
Lineales
No lineales
Cdigos
Convolucionales
Ilustracin 3. Clasificacin de los Cdigos Correctores de Errores
, que segn el autor que los describa pueden ser
de los cdigos bloque o de los cdigos
s. Sin embargo, no obtiene los bits de
ms, utiliza un mnimo
ara ello. Nosotros nos decantaremos por
pueden dividirse a su vez en lineales y no
ineales podemos dividirlos en cclicos y no cclicos. Los ms
ropiedad nos permitir realizar implementaciones tanto software como

y corregir errores
ombre) y dependen nica y exclusivamente
k, cuyas filas son
No Cclicos
Cclicos

Pgina 27

llamadas secuencias de informacin, y codificndolas dentro de otras secuencias de
longitud n, cumplindose n > k. Los bits aadidos (los ltimos (n-k) bits) son llamados
bits de paridad, y son utilizados en el decodificador para encontrar y corregir errores.
Cabe resaltar que dichos cdigos se comportan muy bien frente a rfagas de errores
(muy frecuentes en sistemas de comunicaciones como los inalmbricos).
A diferencia de los cdigos convolucionales (que veremos a continuacin), los cdigos
bloque necesitan disponer de todo el bloque de informacin para comenzar a
codificar. Este hecho es un inconveniente para algunas aplicaciones, ya que disponer
de toda la informacin previamente a la codificacin implica un cierto retardo que no
siempre ser tolerable.

Otro inconveniente que presenta esta clase de cdigos es que trabajan recibiendo
decisin hard del canal, y como ya se ha comentado, para alcanzar mejores
resoluciones prximas al lmite de Shannon necesitamos utilizar decisin soft. Esta ser
la razn de peso por la que no utilicemos este tipo de codificacin de canal en nuestro
sistema a simular.
A la hora de decodificar la informacin recibida suelen utilizarse diversos mtodos
algebraicos.

3.5 CDIGOS CONVOLUCIONALES
Dado que los constituyentes que forman los codificadores de los Turbo Cdigos son
Cdigos Convolucionales, en este apartado explicaremos detenidamente estos cdigos
correctores de errores que durante aos han sido ampliamente utilizados en multitud
de aplicaciones. Y es que la propiedad de poder utilizar informacin soft del canal en
tiempo real ha sido la gran ventaja sobre los cdigos bloque y la que ha hecho posible
su utilizacin en muchos sistemas de comunicaciones. As pues, presentamos a
continuacin dichos cdigos, y ms concretamente los binarios, es decir, aquellos
cuyos datos de entrada pueden adquirir los valores {0, 1}.

3.5.1 ESTRUCTURA DEL CODIFICADOR
Como ya se ha comentado previamente, la codificacin convolucional no necesita
disponer de todo un bloque de informacin a codifi
Es ms, cada vez que recibimo
cuenta nicamente el estado del codificador en ese instante, por lo que vemos que es
un tipo de codificacin que depende de los bits transmitidos en
Este hecho no quiere decir qu
informacin a transmitir en bloques cuya longitud nos sea adecuada, ya que esto
facilitar ambos procesos: la codificacin y la decodificacin.

El proceso de codificacin introduce la redundancia aprovecha
bien conocidas de los registros de estados
basta conocer la entrada y el estado del codificador para automticamente obtener la
salida. Con tal finalidad un conjunto de
m entradas anteriores, obteniendo as un total de 2
bits codificada se genera como suma en mdulo dos de las diferentes uniones
establecidas en el codificador. Un ejemplo es el que se muestra en
donde se observan los biestables y las sumas

Existen una serie de parmetros de inters que definen y caracterizan un cdigo
convolucional, y son los siguientes
- Tasa de codificacin
Suele expresarse en forma de fraccin:
u
k

Ilustracin
Pgina 28

ESTRUCTURA DEL CODIFICADOR
disponer de todo un bloque de informacin a codificar para comenzar dicho proceso.
s ms, cada vez que recibimos un bit de informacin podemos codificarlo teniendo en
un tipo de codificacin que depende de los bits transmitidos en instantes
Este hecho no quiere decir que a la hora de codificar finalmente dividamos la
facilitar ambos procesos: la codificacin y la decodificacin.
El proceso de codificacin introduce la redundancia aprovechando las caracter
registros de estados (LSR, Linear Shift Register
salida. Con tal finalidad un conjunto de m biestables nos almacenar los valores de las
, obteniendo as un total de 2
m
estados posibles. La secuencia de
establecidas en el codificador. Un ejemplo es el que se muestra en
se observan los biestables y las sumas xor efectuadas.
siguientes:
n (r): Relacin entre los bits de entrada (k) y los de salida (
Suele expresarse en forma de fraccin: r = k/n. El codificador del ejemplo
D D
Ilustracin 4. Ejemplo de Codificador Convolucional de memoria 2
car para comenzar dicho proceso.
s un bit de informacin podemos codificarlo teniendo en
instantes anteriores.
e a la hora de codificar finalmente dividamos la
ndo las caractersticas
(LSR, Linear Shift Register). En ellos nos
acenar los valores de las
estados posibles. La secuencia de
la ilustracin 4,
) y los de salida (n).
. El codificador del ejemplo
v
0

v
1

v
2


Pgina 29

anterior tiene una tasa de 1/3, ya que por cada bit de entrada (u
k
) tenemos
tres de salida (v
0
, v
1
, v
2
).
- Memoria mxima (m): El nmero de biestables del codificador define la
memoria de dicho codificador. Pero el mximo nmero de biestables dentro de
un mismo registro de estado nos define la memoria mxima. Para el caso en el
que r=1/n, es decir, tengamos una sola entrada, los conceptos de memoria y
memoria mxima coinciden.
- Constraint length (K): Nos indica el nmero mximo de bits de los cuales
depende la salida. Segn esta definicin: K = m + 1.

Si describimos el proceso de codificacin de forma matemtica observamos que dicho
proceso consiste en realizar tantas convoluciones como salidas tengamos (de ah el
nombre de estos cdigos). Por lo que podemos escribir para cada una de las salidas:

=
m
i
k
n
k i
n
k
u g v
0
1
) (
,
(ec3.4)
donde n representa cada una de las salidas del codificador, k es el instante en el que
entra el dato u
k
, y
) (
,
n
k i
g representa el polinomio formado por cada una de las
conexiones del registro de estados para la salida n. { }
) (
,
) ( n
k i
n
g g = son los generadores
de los codificadores, expresados en forma octal.

3.5.2 REPRESENTACIONES DEL CODIFICADOR
Existen varias formas equivalentes de representar la codificacin realizada por un
cdigo convolucional. Las ms utilizadas son:
1. Forma matricial o polinmica
2. Diagrama de estados
3. Diagrama de caminos (Trellis Diagram Representation).

3.5.2.1 REPRESENTACIN MATRICIAL O POLINMICA
Para tener una representacin matricial o polinmica completa tenemos dos
posibilidades: o bien describimos los polinomios generadores (o matriz de conexiones)

de cada una de las salidas, o bien la matri
conexiones que se efectan en cada uno de los biestables.

3.5.2.1.1 POLINOMIOS GENERADORES O MATRIZ DE CONEXIONES
Describir los polinomios generadores de cada una de las salidas es muy sencillo, ya que
solo consiste en asignar los valores 1 o 0 a cada una de las conexiones del LSR
dependiendo de si existen (1) o no (0), incluyendo la del bit de entrada y teniendo
en cuenta que sta es la conexin de menor peso. As, cada uno de los polinomios
tendr un grado mximo igual a la memoria (
expresin:

donde
i
j
g nos indica el valor de la conexin
existe esa conexin fsicamente y 0 s
tenemos los siguientes polinomios:
g
0
(D) = 1 + D
Todos los polinomios del codificador suelen expresarse en forma
mostramos todos los polinomios
de la matriz de conexiones
3.5.2.1.2 MATRIZ GENERADORA DEL CDIGO
La representacin de la matriz generadora
conexiones), al igual que los polinomios generadores de cada salida, muestra las
conexiones hardware de los LSR que intervienen en las sumas mdulo
efectan. La diferencia se encuentra en que ahora nos fijaremos en las conexiones
efectuadas a la entrada o sal
En general y para un cdigo convolucional de
representacin matricial G
Pgina 30

de cada una de las salidas, o bien la matriz generadora del cdigo que nos indica las
conexiones que se efectan en cada uno de los biestables.
POLINOMIOS GENERADORES O MATRIZ DE CONEXIONES
signar los valores 1 o 0 a cada una de las conexiones del LSR
mo igual a la memoria (m), y vendr dado segn la siguiente
m i
m
i i i
D g D g g g + + + = L
1 0

nos indica el valor de la conexin j para la salida i, y tomar el valor 1 si
existe esa conexin fsicamente y 0 si no existe. En el ejemplo de la
tenemos los siguientes polinomios:
g
1
(D) = 1 + D
2
g
2
(D) = 1 + D + D
Todos los polinomios del codificador suelen expresarse en forma octal
mostramos todos los polinomios generadores en forma de matriz estamos hablando
(G). En nuestro ejemplo:
G = {g
0
, g
1
, g
2
} = {6, 5, 7}

MATRIZ GENERADORA DEL CDIGO (G)
La representacin de la matriz generadora G (mismo smbolo que para la matriz de
al igual que los polinomios generadores de cada salida, muestra las
conexiones hardware de los LSR que intervienen en las sumas mdulo
efectuadas a la entrada o salida de un mismo biestable para todas las salidas.
En general y para un cdigo convolucional de tasa de codificacin
G consistir en una matriz de k filas, donde cada una de ellas
z generadora del cdigo que nos indica las
POLINOMIOS GENERADORES O MATRIZ DE CONEXIONES
signar los valores 1 o 0 a cada una de las conexiones del LSR
), y vendr dado segn la siguiente
(ec3.5)
, y tomar el valor 1 si
i no existe. En el ejemplo de la ilustracin 4
(D) = 1 + D + D
2

octal. Y cuando
generadores en forma de matriz estamos hablando
(mismo smbolo que para la matriz de
al igual que los polinomios generadores de cada salida, muestra las
conexiones hardware de los LSR que intervienen en las sumas mdulo-2 que se
ida de un mismo biestable para todas las salidas.
tasa de codificacin k/n la
filas, donde cada una de ellas

Pgina 31

contendr toda la informacin de cada uno de los LSR del cdigo, cumpliendo (segn
la notacin de la ilustracin 4):
G u v = (ec3.6)
Pero tal y como habamos mencionado anteriormente, nos interesan los casos en que
k=1, por lo que G pasar a ser una matriz de una sola fila, y en ella tendremos tantos
elementos como conexiones posibles, es decir, la memoria del codificador ms uno
(m+1):
[ ]
m
G G G G , , ,
1 0
L = (ec3.7)
Cada G
i
representa las conexiones establecidas en cada una de las salidas para el
biestable i. Por lo que tambin las podemos expresar como:
[ ]
1 1 0
, , ,

=
n
i i i i
g g g G L (ec3.8)
donde
j
i
g representa la conexin i de la salida j del LSR, y cuyo valor ser 1 si existe
la conexin para el biestable i-simo de dicha salida y 0 en caso contrario.
Normalmente esta expresin suele realizarse de forma polinmica, por lo que pasamos
a tener:
m
m
D G D G G D G + + + = L
1 0
) ( (ec3.9)
As, volviendo al caso del codificador de la ilustracin 4, tenemos la siguiente matriz
generadora:
G(D) = [1 1 1] + [1 0 1]D + [0 1 1]D
2

3.5.2.2 DIAGRAMA DE ESTADOS
Esta es una de las tcnicas ms utilizadas para describir el funcionamiento de un
cdigo convolucional. Consiste en mostrar grficamente las transiciones entre los
diferentes estados teniendo en cuenta el estado actual y el bit de entrada. Para el
ejemplo de la ilustracin 4 tenemos el siguiente diagrama:

En el diagrama se observa que la informacin del estado del codificador se encuentra
en los crculos. En este caso, al ser el cod
estados posibles: S
0
=00, S
1
transicin entre estados, descrita mediante las lneas unidireccionales que unen dichos
crculos. La informacin incluida en cada tray
representa el bit de entrada
estado S
i
en el que nos encontramos. En este caso tenemos un codificador de rate 1/3,
por lo que por cada bit de entrada tend
diagrama).

3.5.2.3 DIAGRAMA DE CAMINOS (
Esta forma es bsicamente una re
utilizada debido a que hace ms fcil y entendible el proceso de decodificac
Consiste en mostrar todas las posibles transiciones entre estados para cada iteracin
temporal (puede entenderse como una expansin temporal del diagrama de estados).
El trellis siempre comienza en el estado
cada vez que se comienza la transmisin de un nuevo bloque debe partirse del estado
cero, para as comenzar posteriormente la decodificacin desde un estado conocido.
Normalmente una leyenda acompaa al
y sus correspondientes entradas y salidas (
0/000
S
00
Ilustracin 5
Pgina 32

en los crculos. En este caso, al ser el codificador de memoria 2 tenemos cuatro
1
=10, S
2
=01 y S
3
=11. Cada nuevo bit de entrada causa una
crculos. La informacin incluida en cada trayectoria de transicin, denotada como
representa el bit de entrada u y la palabra codificada de salida v teniendo en cuenta el
el que nos encontramos. En este caso tenemos un codificador de rate 1/3,
por lo que por cada bit de entrada tendremos 3 de salida (tal y como nos indica el
DIAGRAMA DE CAMINOS (TRELLIS O ENREJADO)
Esta forma es bsicamente una re-descripcin del diagrama de estados, pero es muy
utilizada debido a que hace ms fcil y entendible el proceso de decodificac
siempre comienza en el estado cero (S
0
), debido a que tambin en la prct
Normalmente una leyenda acompaa al trellis para mostrar las transiciones de estados
y sus correspondientes entradas y salidas (u/v) de forma general.
1/001
0/011
0/110
1/100
0/101
1/010
1/111
S
2
S
1
S
0
S
3
01

10

11

00

5. Diagrama de Estados del Codificador de la ilustracin 4
ificador de memoria 2 tenemos cuatro
=11. Cada nuevo bit de entrada causa una
ectoria de transicin, denotada como u/v,
teniendo en cuenta el
el que nos encontramos. En este caso tenemos un codificador de rate 1/3,
remos 3 de salida (tal y como nos indica el
O ENREJADO)
descripcin del diagrama de estados, pero es muy
utilizada debido a que hace ms fcil y entendible el proceso de decodificacin.
), debido a que tambin en la prctica
para mostrar las transiciones de estados
01


Pgina 33

He aqu el trellis y la leyenda del codificador del ejemplo (ilustracin 4):

S
0

S
1

S
2

S
3

S
0

S
1

S
2

S
3

S
0

S
1

S
2

S
3

S
0

S
1

S
2

S
3

0/011
1/100
1/001
0/110
0/101
S
0
S
0

S
1

0/000
1/111
1/010
Tiempo
0 1 2 3 4 5
S
0

S
1

S
2

S
3

S
0

S
1

S
2

S
3

0/000
0/011
1/111
1/100
1/001
1/010 0/110
0/101
Tiempo i i+1
Ilustracin 7. Trellis del codificador de la ilustracin 4
Ilustracin 6. Leyenda del codificador de la ilustracin 4

3.5.3 TERMINACIN DEL TRELLIS
Ya se ha comentado que la codificacin convolucional puede codificar cada dato d
entrada de forma instantnea nicamente conociendo el estado actual del registro de
estados (y el valor de entrada). Por tanto no necesita disponer de un bloque completo
para comenzar a codificar. En la prctica nos ser de utilidad ir transmitiendo
conjuntos de bloques de informacin de forma separada, ya que as podremos finalizar
cada uno de estos conjuntos en un estado conocido, que por comodidad ser el
cero. Para ello lo nico que tendremos que hacer es aadir al final de cada bloque a
transmitir tantos ceros como la memoria del codificador.

3.5.4 PUNCTURING O PERFORACIN
Muchas veces estaremos utilizando un determinado cdigo con una tasa de
codificacin k/n (que normalmente por comodidad ser de tasa
interesar transmitir a una tasa menor. En este caso tendremos dos posibilidades:
cambiar de codificador o bien realizar un
El proceso del puncturing
simplemente no transmitiendo algunos de los bits ya codific
un orden establecido que vendr representado por una matriz
finalmente sern transmitidos vienen representados por unos y los que no por ceros.
As, por ejemplo, si estamos trabajando con un cdigo de
a una tasa de 2/3 podramos hacerlo utilizando la siguiente matriz de puncturing:
donde cada una de las filas representa cada una de las salidas del codificador. Esta
matriz viene a decirnos que de la primera
codificados, mientras que de la segunda fila slo uno de cada dos ser enviado a travs
del canal.

Pgina 34

TERMINACIN DEL TRELLIS
Ya se ha comentado que la codificacin convolucional puede codificar cada dato d
untos de bloques de informacin de forma separada, ya que as podremos finalizar
cada uno de estos conjuntos en un estado conocido, que por comodidad ser el
. Para ello lo nico que tendremos que hacer es aadir al final de cada bloque a
itir tantos ceros como la memoria del codificador.
PUNCTURING O PERFORACIN
(que normalmente por comodidad ser de tasa 1/n), pero quizs nos
una tasa menor. En este caso tendremos dos posibilidades:
cambiar de codificador o bien realizar un puncturing.
consiste en aumentar la tasa de codificacin
simplemente no transmitiendo algunos de los bits ya codificados. Para ello seguiremos
un orden establecido que vendr representado por una matriz P, donde los bits que
As, por ejemplo, si estamos trabajando con un cdigo de tasa 1/2 y nos interesa pasar
(
=
0 1
1 1
P
matriz viene a decirnos que de la primera salida transmitiremos todos los bits
Ya se ha comentado que la codificacin convolucional puede codificar cada dato de
untos de bloques de informacin de forma separada, ya que as podremos finalizar
cada uno de estos conjuntos en un estado conocido, que por comodidad ser el estado
. Para ello lo nico que tendremos que hacer es aadir al final de cada bloque a
), pero quizs nos
una tasa menor. En este caso tendremos dos posibilidades:
aumentar la tasa de codificacin de un cdigo
ados. Para ello seguiremos
, donde los bits que
y nos interesa pasar
salida transmitiremos todos los bits

Pgina 35

3.5.5 DISTANCIAS DE LOS CDIGOS CONVOLUCIONALES
Las distancias de un cdigo de canal son muy importantes, ya que reflejan la capacidad
de dicho cdigo para detectar y corregir errores. Existen dos conceptos bsicos a tener
en cuenta a la hora de hablar de las distancias de un cdigo: peso y distancia de
Hamming. El peso de Hamming de una secuencia, w
H
(x), es el nmero de posiciones
distintas de cero dentro de la secuencia x. Anlogamente, la distancia de Hamming
entre dos secuencias, d
H
(x
1
,x
2
), es el nmero de posiciones en las que ambas
secuencias difieren. As:
) x , (x w ) x , (x d
2 1 H 2 1 H
= (ec3.10)
La distancia ms importante de los cdigos convolucionales (C) es la distancia libre,
que se define como la mnima distancia de Hamming entre dos secuencias:
{ } { } ) ( min ) , ( min
0 /
2 1
2 1
v w v v d d
H
C v
H
C v v
free

= = (ec3.11)
donde la segunda igualdad proviene de la linealidad del cdigo, ya que la diferencia
entre dos secuencias codificadas es tambin una secuencia codificada. Su importancia
deriva en que esta distancia nos indica la capacidad correctora del cdigo
convolucional. Podremos llegar a corregir una secuencia errnea (e) si:
2
) (
free
H
d
e w < (ec3.12)
As, cuanto mayor sea la distancia libre del cdigo, mejores sern las prestaciones y la
capacidad correctora de dicho cdigo.
3.5.6 RSC vs NSC
Existen varios tipos de cdigos convolucionales, aunque especialmente dos de ellos
poseen un gran inters prctico: los cdigos Convolucionales No Sistemticos (NSC,
Non-Sistematic Convolutional) y los cdigos Convolucionales Sistemticos y Recursivos
(RSC, Recursive Systematic Convolutional).

Se dice que un cdigo es sistemtico (SC, Systematic Convolutional) si los bits de
informacin que entran al codificador son tambin transmitidos a travs del canal. Si
esto no sucede el cdigo ser no sistemtico, como ocurre en los cdigos
convencionales (como por ejemplo el de la ilustracin 4).

En general, los cdigos NSC presentan mejores prestaciones (menor BER) a altas SNRs
(Berrou [2], [3]), debido a que poseen una mayor distancia libre que los SC. A bajas
SNRs normalmente suele suceder lo contrario. Sin embargo, pese a esta peor
prestacin de los cdigos SC con altas SNRs, se nos plantean muy interesantes debido
a que cuando generemos el codificador del Turbo Cdigo y utilicemos (normalmente)
dos cdigos convolucionales para ello (como ya veremos en la siguiente seccin), slo
tendremos que enviar los b
para ambos (aunque entrelazados). Disminuiremos as el
codificacin de canal.

Pero adems, dentro de la familia de cdigos SC encontramos los
donde una de sus salidas realimenta a la entrada. Estos cdigos son interesantes
porque, por una parte, conseguimos igualar las propiedades de distancia libre respecto
los NSC (por lo que conseguiremos resultados similares para altas SNRs, donde los SC
empeoraban), y, adems, a bajas SNRs se comporta como los SC, mejorando las
prestaciones de los NSC.

En general y tal como explica Berrou
sus equivalentes NSC a cualquier SNR para
dependiendo de la aplicacin
interesarnos utilizar cdigos parcialmente sistemticos para
fenmeno que explicaremos en el apartado
justificaciones del rendimiento de los turbo cdigos.

Pgina 36

s cdigos NSC presentan mejores prestaciones (menor BER) a altas SNRs
), debido a que poseen una mayor distancia libre que los SC. A bajas
s SC con altas SNRs, se nos plantean muy interesantes debido
tendremos que enviar los bits sistemticos del primero de ellos, ya que son los mismos
para ambos (aunque entrelazados). Disminuiremos as el overhead
Pero adems, dentro de la familia de cdigos SC encontramos los recursivos
de sus salidas realimenta a la entrada. Estos cdigos son interesantes
, y, adems, a bajas SNRs se comporta como los SC, mejorando las
En general y tal como explica Berrou [3] los cdigos RSC mejoran las prestaciones de
sus equivalentes NSC a cualquier SNR para rates mayores a 2/3.
pendiendo de la aplicacin (particularmente trabajando con turbo cdigos)
interesarnos utilizar cdigos parcialmente sistemticos para reducir el efecto del
fenmeno que explicaremos en el apartado 7, donde estudiaremos a fondo las
ones del rendimiento de los turbo cdigos.
s cdigos NSC presentan mejores prestaciones (menor BER) a altas SNRs
), debido a que poseen una mayor distancia libre que los SC. A bajas
s SC con altas SNRs, se nos plantean muy interesantes debido
its sistemticos del primero de ellos, ya que son los mismos
que provoca la
recursivos (RSC),
de sus salidas realimenta a la entrada. Estos cdigos son interesantes
, y, adems, a bajas SNRs se comporta como los SC, mejorando las
los cdigos RSC mejoran las prestaciones de
mayores a 2/3. Sin embargo,
(particularmente trabajando con turbo cdigos) puede
el efecto del floor,
, donde estudiaremos a fondo las

Pgina 37

3.5.6.1 OBTENCIN DE UN RSC A PARTIR DE UN NSC
Supongamos el cdigo NSC de la siguiente figura:

donde tal y como ya sabemos cada una de las salidas es el resultado de realizar la
siguiente convolucin:
=
m
i
k
n
k i
n
k
u g c
0
1
) (
,
, con
) (
,
n
k i
g = {0, 1}
Tal y como se ha explicado, los RSC se obtienen de los NSC realimentando la entrada
con una de sus salidas. Por otra parte al ser sistemtico la entrada ser directamente
transmitida a travs del canal. Siguiendo estas instrucciones podemos generar los dos
RSC que mostramos a continuacin:

donde ahora incorporamos una nueva variable,
k
a , que corresponde con la verdadera
entrada al registro de estados y cuyo valor es el que sigue:
+ =
m
i
i k i k k
a u a
1
(ec3.13)
D D
c
0

c
1

u
k

D D
c
0

c
1

u
k

a
k

(a)
D D u
k

a
k

c
0

c
1

(b)
Ilustracin 8. Codificador NSC con m=2 y rate=1/2
Ilustracin 9. Dos codificadores RSC asociados al NSC de la ilustracin 8

y que Berrou mostr en [
para los NSC, es decir, adquiere ambos valores {0, 1} con la misma probabilidad; por lo
que se demuestra que ambos cdigo
En esta expresin aparece
) 2 (
i
g si
k k
u c =
1
(ilustracin

3.5.6.2 EXPRESIN POLINMICA DE LOS RSC
Tal y como hemos podido apreciar, la matriz generadora de conexiones para un cdigo
NSC tiene la forma:
Para el caso de los cdigos RSC la matriz de conexiones tendr la forma:
donde el 1 representa la salida del codificador que adquiere como valor la propia
entrada, ) (
1
D g el polinomio que realimenta a la entrada y
restantes salidas del RSC.

3.5.6.3 TERMINACIN DEL TRELLIS
En este caso para dejar el codificador en el estado cero no nos servir
ceros, ya que al disponer de realimentacin no necesariamente el estado final ser el
cero. Lo que necesitamos por tanto es que el
de estados, es decir,
k
a , sea cero.
entre el bit de entrada (
resultado de esta suma sea cero, ambos bits sumados tienen que coincidir, por lo que
los bits de terminacin en los cdigos RSC deben ser los del registro de estados. As,
cuando se acabe de codificar los bits del bloque a transmitir deben introd
que conforman el registro de estados en ese momento. Este proceso se realizar
Pgina 38

[3] que posee las mismas propiedades estadsticas que
que se demuestra que ambos cdigos (RSC y NSC) poseen la misma distancia libre
En esta expresin aparece
i
, cuyo valor ser
) 1 (
i
g si
k k
u c =
0
(ilustracin 9
9 b).
EXPRESIN POLINMICA DE LOS RSC
[ ] ) ( , ), ( ), (
2 1
D g D g D g G
n NSC
L =
(
=
) (
) (
, ,
) (
) (
, 1
1 1
2
D g
D g
D g
D g
G
n
RSC
L
representa la salida del codificador que adquiere como valor la propia
el polinomio que realimenta a la entrada y ) (D g
j
, para
TERMINACIN DEL TRELLIS
En este caso para dejar el codificador en el estado cero no nos servir
cero. Lo que necesitamos por tanto es que el bit que verdaderamente entra al registro
, sea cero.
k
a es el resultado de realizar la suma mdulo 2
entre el bit de entrada (
k
u ) y la realimentacin. Por tanto, si querem
cuando se acabe de codificar los bits del bloque a transmitir deben introd
que posee las mismas propiedades estadsticas que
k
u
s (RSC y NSC) poseen la misma distancia libre d
free
.
ilustracin 9 a), o bien
(ec3.14)

(ec3.15)
representa la salida del codificador que adquiere como valor la propia
, para j = 2,,n, las
En este caso para dejar el codificador en el estado cero no nos servir introducirle m
bit que verdaderamente entra al registro
es el resultado de realizar la suma mdulo 2
) y la realimentacin. Por tanto, si queremos que el
cuando se acabe de codificar los bits del bloque a transmitir deben introducirse los bits

Pgina 39

mediante la realimentacin, que en este caso tambin ser el dato de entrada, como
muestra la lnea de puntos de los codificadores de la ilustracin 10:

3.5.6.4 PUNCTURING
Todo lo que se explic en la seccin 3.5.4 sobre el puncturing en los cdigos NSC sigue
siendo totalmente vlido para los RSC. Pero eso s, teniendo en cuenta que para que el
cdigo sea sistemtico los datos de entrada deben enviarse a travs del canal. Por
tanto la nica restriccin que existir en los cdigos RSC a la hora de realizar el
puncturing es que todos los bits sistemticos deben ser enviados, pudindose aplicar
cualquier matriz de puncturing sobre los bits de paridad.

3.5.7 PROCESO DE DECODIFICACIN. ALGORITMO DE VITERBI
Existen varios algoritmos basados en el trellis para decodificar cdigos convolucionales.
Entre ellos destaca el que propuso A.J. Viterbi en 1967 [4] y que lleva su mismo
nombre. Este es el decodificador ptimo que maximiza la probabilidad de la
estimacin de la secuencia recibida (mxima verosimilitud, ML, Maximum Likelihood),
o lo que es lo mismo, minimiza la probabilidad de error de la trama. Y se impuso por
encima de otros algoritmos tambin importantes como el MAP (algoritmo ptimo que
obtiene el smbolo ms probablemente transmitido, o equivalentemente, minimiza la
probabilidad de error de smbolo), y que fue durante mucho tiempo olvidado debido a
su alta complejidad de implementacin; aunque como veremos ms adelante tendr
una gran importancia en la decodificacin de los Turbo Cdigos.
c
0

c
1

c
0

D D
c
1

u
k

a
k

(a)
D D
u
k

a
k

(b)
Ilustracin 10. Codificadores RSC con hardware preparado para la terminacin

3.5.7.1 FUNDAMENTOS MATEMTICOS
Tal y como ya se ha comentado, el AV es un algoritmo de mxima verosimilitud, es
decir, maximiza la probabilidad de la estimacin de
consideramos que y es nuestra secuencia recibida y que
posibles secuencias que podemos recibir (ya que al utilizar codificacin tendremos
secuencias posibles y no posibles), entonces con
es decir, la secuencia ms probable dado que hemos recibido
de Bayes podemos escribir la frmula anterior de la siguiente manera:
max s =
La segunda igualdad se da debido a que
secuencias de estado.

Considerando que estamos trabajando con un proceso de Markov, suponiendo un
canal sin memoria, donde el ruido que afecta a cada uno de los bits es inde
de los restantes y teniendo en cuenta la teora de probabilidades, que nos dice que la
probabilidad de un evento formado por mltiples sucesos independientes coincide con
el producto de cada una de las probabilidades de dichos sucesos, podemos
ecuacin 3.17 que:
s
donde hemos supuesto una secuencia de
secuencia ms m bits, tantos como la memoria del codificador, para finalizar la
transmisin en el estado cer
transmitida, por lo que
recibida y transmitida en el instante
probabilidad de llegar al estado
Pgina 40

FUNDAMENTOS MATEMTICOS
decir, maximiza la probabilidad de la estimacin de la secuencia recibida. Por tanto, si
es nuestra secuencia recibida y que s representa cada una de las
secuencias posibles y no posibles), entonces con el AV lo que estamos buscando es:
{ } ) | ( max y s P s
s
=
es decir, la secuencia ms probable dado que hemos recibido y. Aplicando el Teorema
de Bayes podemos escribir la frmula anterior de la siguiente manera:
{ } ) ( ) | ( max
) (
) ( ) | (
max s P s y P
y P
s P s y P
s s
=

La segunda igualdad se da debido a que P(y) se mantiene constante para todas las
canal sin memoria, donde el ruido que afecta a cada uno de los bits es inde
el producto de cada una de las probabilidades de dichos sucesos, podemos
)
`
=

+
=
+
=
+
1
0
1
0
1
) | ( ) | ( max
m L
k
m L
k
k k k k
s
s s P x y P s
donde hemos supuesto una secuencia de L+m bits, L como longitud original de la
bits, tantos como la memoria del codificador, para finalizar la
transmisin en el estado cero. La secuencia x corresponde con la secuencia
y
k
y x
k
sern respectivamente las palabras codificadas
recibida y transmitida en el instante k. Cabe resaltar el hecho de que
probabilidad de llegar al estado s
k+1
partiendo del estado s
k
, por lo que dicha
la secuencia recibida. Por tanto, si
representa cada una de las
lo que estamos buscando es:
(ec3.16)
. Aplicando el Teorema

(ec3.17)
se mantiene constante para todas las
canal sin memoria, donde el ruido que afecta a cada uno de los bits es independiente
el producto de cada una de las probabilidades de dichos sucesos, podemos inferir de la
(ec3.18)
como longitud original de la
bits, tantos como la memoria del codificador, para finalizar la
corresponde con la secuencia
sern respectivamente las palabras codificadas
. Cabe resaltar el hecho de que P(s
k+1
|s
k
) es la
, por lo que dicha

Pgina 41

probabilidad coincidir con la probabilidad del bit de entrada (u
k
) que har que
pasemos del estado k al estado k+1, es decir, P(u
k
).

Pero maximizar la funcin anterior es equivalente a maximizar el logaritmo natural de
dicha funcin, debido a que el logaritmo es una funcin montona y creciente. Este
cambio ser importante realizarlo si deseamos evitar el coste computacional que
introducen las multiplicaciones. As, recordando que el logaritmo de un producto
corresponde con la suma de logaritmos, tenemos:
= |
\
|
+ =

+
=
+
+
=
1
0
1
1
0
) | ( ln ) | ( ln max
m L
k
k k
m L
k
k k
s
s s P x y P s
|
\
|
+ =

+
=
+
=
1
0
1
0
) ( ln ) | ( ln max
m L
k
m L
k
k k k
s
u P x y P (ec3.19)

A la probabilidad asociada a cada uno de los cambios posibles entre estados se les
conoce como mtricas, ) ; (
1
= =
+ k k
s s . Aunque esta forma de expresar las
mtricas es muy usual, a partir de ahora en adelante y por comodidad utilizaremos la
siguiente nomenclatura, tambin utilizada en la bibliografa: ) (
1 +
k k
s s . De esta
forma, de la ecuacin 3.19 podemos inferir que cada una de las mtricas puede
calcularse como:
) ( ln ) | ( ln ) (
1 k k k
def
k k
u P x y P s s + =
+
(ec3.20)
Y la mtrica total para un camino completo coincidir con la suma de las mtricas
individuales de cada uno de los cambios de estado que se produzcan:
+
=
+ +
=
1
0
1 1 0
) ( ) (
m L
k
k k m L i
s s s s (ec3.21)
donde i representa cada uno de los caminos posibles. De la misma forma se calculara
la mtrica para un segmento dentro del camino completo, teniendo en cuenta todas
las mtricas de cada una de las transiciones que se producen dentro de dicho
segmento.

As ahora slo nos quedara asignar valores a cada una de las probabilidades que
aparecen en las mtricas. En muchas aplicaciones los bits de informacin sern

equiprobables, por lo que P(u
necesario tenerla en cuenta. Sin embargo, cuando trabajemos con turbo cdigos (y en
general cuando utilicemos este algoritmo dentro de un receptor que decodifique de
forma iterativa), P(u
k
) depender de la informacin
(tal y como veremos en siguientes apartados). El clculo de
de canal y de la modulacin utilizada.

3.5.7.2 IMPLEMENTACIN
La finalidad del AV es la de encontrar la secuencia que con mayor probabilidad fue
enviada habiendo recibido una secuencia
que se dispone de un nuevo smbolo el algoritmo calcula una serie de mtricas
(probabilidades de que habiendo recibido un valor del canal corresponda a un 0 o un
1 lgicos) teniendo en cuenta el valor recibido y e
valores se suman a las mtricas acumuladas por el camino correspondiente de la
siguiente forma:
De los dos caminos que llegan a cada estado, el AV elimina aquellos que no sean
candidatos a obtener finalmente una decisin de mxima verosimilitud; es decir,
aquellos cuya mtrica acumulada sea menor. El camino elegido se denomina
superviviente. Esta seleccin de caminos se realiza en todos los estados del
lo que iremos almacenando tantos caminos supervivientes como estados disponibles.
El descarte de caminos hace que la necesidad de recursos de memoria sea mucho
menor, sin empeorar por ello la ejecucin, ya que los caminos eliminados no
contribuyen a una decodificaci
Finalmente y una vez se hayan recibido todos los bits, para obtener la secuencia ms
probable slo tenemos que recorrer el
desde el ltimo estado hasta el primero. Como ltimo estado
utiliz terminacin en el proceso de codificacin. En caso contrario tomaramos como
ltimo estado el que tuviese mayor mtrica.
Pgina 42

P(u
k
) ser la misma para todo instante de tiempo
tenerla en cuenta. Sin embargo, cuando trabajemos con turbo cdigos (y en
depender de la informacin a priori y no podr despreciarse
emos en siguientes apartados). El clculo de P(y
k
|x
k
) depender del tipo
de canal y de la modulacin utilizada.
IMPLEMENTACIN
enviada habiendo recibido una secuencia y contaminada por ruido. Par ello cada vez
1 lgicos) teniendo en cuenta el valor recibido y el posible bit transmitido. Estos
) ( ) ( ) (
1 1 k k k k
s s s M s M + =

datos a obtener finalmente una decisin de mxima verosimilitud; es decir,
aquellos cuya mtrica acumulada sea menor. El camino elegido se denomina
. Esta seleccin de caminos se realiza en todos los estados del
os almacenando tantos caminos supervivientes como estados disponibles.
contribuyen a una decodificacin de mxima verosimilitud.
probable slo tenemos que recorrer el trellis almacenado de forma inversa, es decir,
desde el ltimo estado hasta el primero. Como ltimo estado tomaremos el cero si se
ltimo estado el que tuviese mayor mtrica.
ser la misma para todo instante de tiempo k y no ser
tenerla en cuenta. Sin embargo, cuando trabajemos con turbo cdigos (y en
y no podr despreciarse
depender del tipo
ntaminada por ruido. Par ello cada vez
l posible bit transmitido. Estos
(ec3.22)
datos a obtener finalmente una decisin de mxima verosimilitud; es decir,
aquellos cuya mtrica acumulada sea menor. El camino elegido se denomina camino
. Esta seleccin de caminos se realiza en todos los estados del trellis, por
os almacenando tantos caminos supervivientes como estados disponibles.
almacenado de forma inversa, es decir,
tomaremos el cero si se

Pgina 43

3.5.7.3 PROFUNDIDAD DE DECODIFICACIN
Bien es sabido que el decodificador de Viterbi trabaja de forma totalmente ptima si la
decodificacin se lleva a cabo al final de toda la secuencia transmitida. Este hecho nos
impedira trabajar con este decodificador en aplicaciones de tiempo real. Por eso lo
que se hace es utilizar una ventana temporal que separa los bits fijados de los que
todava no lo estn. Y cuando decimos fijados nos referimos a todos aquellos bits que
se recibieron bastantes instantes de tiempo atrs y cuya probabilidad de que varen de
valor es muy pequea. Por bastantes instantes de tiempo atrs entendemos entre 6
y 7 veces el valor del constraint length del cdigo en cuestin.
As, por ejemplo, si tenemos un cdigo de m=2 K=m+1=3. En este caso podramos
dar por buenos todos aquellos bits cuya antigedad supera los 21 (7*3) instantes de
tiempo.

3.5.7.4 GRADO DE CUANTIFICACIN
Como ya hemos comentado anteriormente, una de las ventajas que presentan los
cdigos convolucionales respecto los cdigos bloque es que pueden recibir
informacin cuantificada del canal (informacin soft), por lo que adems de la
informacin del signo de la seal recibida tambin tendremos conocimiento de su
magnitud, pudiendo mejorar as el proceso de decodificacin. Est claro que a mayor
nmero de niveles de cuantificacin mayor ser la resolucin obtenida en trminos de
probabilidad de error. Sin embargo est comprobado que cuantificar con un nmero
de niveles mayor a ocho no compensa, ya que es mayor el esfuerzo realizado en
trminos de computacin debido a la complejidad en el nmero de niveles que las
mejoras obtenidas. Si comparamos el caso ideal en el que tendramos infinitos niveles
de cuantificacin (o equivalentemente no cuantificacin) con el de 8 niveles, en este
ltimo caso sufrimos slo una pequea degradacin en la probabilidad de error
inferior a medio dB (tal y como veremos en los resultados obtenidos en captulos
posteriores).
As, podemos concluir diciendo que nos interesa cuantificar si queremos mejorar
nuestras estimaciones, pero no con un nmero mayor de 3 bits de cuantificacin

porque la ganancia que conseguimos no es significativa y no compensa el gasto
computacional aadido.

3.5.7.5 COMPLEJIDAD EN LA DECODIFICACIN DE CDIGOS
CONVOLUCIONAL
Para un cdigo convolucional general con
intervalos de tiempo de transmisin, la secuencia entrante de informacin tendr un
total de k*L bits. De esta forma tendremos un total de 2
examinar, por lo que a priori
orden de O[2
k*L
]. El AV reduce esta complejidad ejecutando la bsqueda de caminos en
cada instante de tiempo en el
nmero de estados en cada instante de tiempo es de 2
del orden de O[(2
k
)(2
m
)(L+m)], donde la ltima
codificacin, que deseamos que se realice en el estado cero. Observamos que se
reduce de forma significativa el nmero de operaciones necesarias para implementar
un algoritmo de mxima verosimilitud, ya que ahora el nmero de intervalos
factor lineal en la complejidad y no exponencial, como asumamos al inicio de este
razonamiento.
De todas formas el algoritmo incrementa el nmero de operaciones de forma
exponencial si k o L aumentan.

Pgina 44

COMPLEJIDAD EN LA DECODIFICACIN DE CDIGOS
CONVOLUCIONALES
Para un cdigo convolucional general con k entradas de bits de informacin y
bits. De esta forma tendremos un total de 2
k*L
posibles caminos distintos a
a priori la complejidad computacional de la decodificacin es del
cada instante de tiempo en el trellis. En cada estado hay un total de 2
nmero de estados en cada instante de tiempo es de 2
m
. As, la complejidad del AV es
)(L+m)], donde la ltima m aparece debido a la terminacin de la
duce de forma significativa el nmero de operaciones necesarias para implementar
un algoritmo de mxima verosimilitud, ya que ahora el nmero de intervalos
aumentan.

COMPLEJIDAD EN LA DECODIFICACIN DE CDIGOS
entradas de bits de informacin y L
posibles caminos distintos a
la complejidad computacional de la decodificacin es del
. En cada estado hay un total de 2
k
clculos. Y el
. As, la complejidad del AV es
aparece debido a la terminacin de la
duce de forma significativa el nmero de operaciones necesarias para implementar
un algoritmo de mxima verosimilitud, ya que ahora el nmero de intervalos L es un

Pgina 45

3.6 TURBO CDIGOS
Los Turbo Cdigos, desde que fueron introducidos por Berrou, Glavieux y
Thitimajshima en 1993 [2], han generado un importante inters en la codificacin de
canal. Como ya se ha comentado, en mucha bibliografa esta nueva clase de cdigos de
canal es considerada como cdigos bloque (debido a que requiere de toda la secuencia
a transmitir antes de empezar la codificacin) o, por el contrario, como una subclase
de la codificacin convolucional (debido a que el codificador consta de dos o ms
cdigos convolucionales RSC). Nosotros la consideraremos como una clase
independiente y que podra entenderse como el resultado de la combinacin de
ambas.

En [3], Berrou et al. demostraron que utilizando un codificador de tasa 1/2 y grandes
longitudes de trama, la relacin seal a ruido (SNR) necesaria para que la probabilidad
de error de bit fuese menor de 10
-5
es 0.7 dB. De esta manera, los turbo cdigos son
apropiados para aplicaciones donde la SNR es muy pequea o donde el consumo de
potencia requerido o deseado es limitado.
Existen varias formas de unir o concatenar los cdigos RSC dentro del codificador:
concatenado en paralelo (PCCC, Parallel Concatenated Convolutional Codes),
concatenado en serie (SCCC, Serial Concatenated Convolutional Codes) y
concatenacin hbrida (HCCC, Hybrid Concatenated Convolutional Codes). Por ser la
ms extendida y la que se utiliza en el sistema bajo estudio, analizaremos el
concatenado en paralelo (PCCC).

3.6.1 TURBO CODIFICADOR
El codificador del Turbo Cdigo con concatenacin en paralelo utiliza un mnimo de
dos cdigos convolucionales RSC en paralelo (tal como indica su nombre) y separados
por un entrelazador (turbo interleaver). Sin prdida de generalidad consideraremos a
partir de ahora que el codificador est formado nicamente por dos cdigos RSC, que
sern llamados los cdigos constituyentes del turbo cdigo. Un esquema bsico del
turbo cdigo sera por tanto el de la ilustracin 11.

Como se observa, los bits de informacin son codificados por ambos RSC. El primero
de ellos los recibe en su orden original, mientras que el segundo los recibe permutados
por el entrelazador. Puesto que
sistemticos, los bits de entrada (
del canal, mientras que los bits resultantes de la codificacin (
no transmitidos dependiendo de
codificacin. As, por ejemplo, si consideramos cdigos constituyentes de tasa 1/2 y
una tasa global del turbo cdigo de 1/3, todos los bits de paridad sern transmitidos,
mientras que para una tasa del turbo
paridad de cada uno de los constituyentes sern enviados a travs del canal.
Como los bits de informacin de entrada son los mismos para ambos constituyentes
(aunque en distinto orden), slo ser necesario trans
segundo los obtendremos en el receptor aplicando un entrelazado inverso, por lo que
conseguimos disminuir as el
que hacen interesantes la utilizacin de cdigos convo
constituyentes de los turbo cdigos.

Cabe resaltar el hecho de que por un lado tendremos la tasa de los constituyentes (que
no tienen por qu coincidir) y por otro la tasa del turbo cdigo. Si consideramos como
R
1
y R
2
las tasas de los cdigos constituyentes C
puncturing podrn ser diferentes, pero para obtener un mejor resultado tendrn que
cumplir que
2 1
R R [3]. Y la tasa total del turbo cdigo (
Bits de
Informacin
Ilustracin
Pgina 46

por el entrelazador. Puesto que los constituyentes del codificador son cdigos
sistemticos, los bits de entrada (bits sistemticos) son tambin transmitidos a travs
del canal, mientras que los bits resultantes de la codificacin (bits de paridad
no transmitidos dependiendo de si existe o no puncturing en dicho proceso de
mientras que para una tasa del turbo cdigo de 1/2, slo la mitad de los bits de
(aunque en distinto orden), slo ser necesario transmitir los del primer RSC; los del
conseguimos disminuir as el overhead de la transmisin. sta es una de las razones
que hacen interesantes la utilizacin de cdigos convolucionales sistemticos como
constituyentes de los turbo cdigos.
as de los cdigos constituyentes C
1
y C
2
, despus de realizar el posible
podrn ser diferentes, pero para obtener un mejor resultado tendrn que
. Y la tasa total del turbo cdigo (R) ser:
Constituyente
C1
Constituyente
C2
Entrelazado
Bits de
Paridad
Bits de
Paridad
Ilustracin 11. Esquema bsico del codificador del Turbo Cdigo

los constituyentes del codificador son cdigos
) son tambin transmitidos a travs
bits de paridad) sern o
en dicho proceso de
cdigo de 1/2, slo la mitad de los bits de
mitir los del primer RSC; los del
de la transmisin. sta es una de las razones
lucionales sistemticos como
, despus de realizar el posible
podrn ser diferentes, pero para obtener un mejor resultado tendrn que
Bits de
Paridad
Bits de
Paridad
Puncturing

Pgina 47

1
1 1 1
2 1
+ =
R R R
(ec3.23)
A partir de ahora y sin prdida de generalidad en esta explicacin, consideraremos que
ambos constituyentes son iguales (aunque esta condicin no es necesaria), ya que es la
forma ms habitual en la que aparecen.

3.6.1.1 TERMINACIN DEL TRELLIS
Tal y como suceda con los cdigos convolucionales, nos interesar conocer el estado
en el que se encuentra el codificador (los constituyentes) una vez hayamos acabado de
transmitir cada una de las secuencias ya codificadas, que por simplificacin ser el
estado cero. Como los constituyentes estn formados por cdigos convolucionales
RSC, para finalizar la transmisin en el estado cero necesitamos introducir como
entrada adicional la propia palabra que forma el estado del RSC en ese instante. Como
es impredecible conocer en qu estado se encontrar cada uno de los constituyentes y
si ste coincidir o no en ambos, necesitaremos finalizar correctamente ambos RSC y
transmitir por el canal los bits sistemticos y de paridad de cada uno de ellos, ya que
ahora, a diferencia de lo que suceda con los bits sistemticos, no coincidirn.

De esta manera, si tomamos como ejemplo el turbo codificador de la ilustracin 12,
que es el que se define en el estndar 3GPP y cuya tasa es de 1/3 (sin considerar
puncturing), necesitaremos un total de 12 bits para completar la terminacin, de los
cuales los 6 primeros pertenecen al primer RSC (donde cada bit sistemtico viene
seguido por su bit de paridad) y los 6 ltimos al segundo. Siguiendo esta explicacin los
bits transmitidos para finalizar el trellis deben ser:

x
k+1
, z
k+1
, x
k+2
, z
k+2
, x
k+3,
z
k+3,
x
k+1
, z
k+1,
x
k+2,
z
k+2,
x
k+3,
z
k+3

En la ilustracin 12 y como es tpico en los cdigos RSC, las lneas discontinuas indican
que slo son vlidas cuando se est en la fas

3.6.1.2 DISEO DEL ENTRELAZADO
El entrelazado consiste en
su finalidad es diversa dependiendo de donde se site dicho entrelazado. As por
ejemplo, una vez tengamos la se
aplicar un entrelazado para hacer frente a posibles desvanecimientos que pueda
presentar el canal, ya que los decodificadores estarn preparados para corregir un
nmero mximo de errores pero no cons
aplican cdigos correctores de errores estn afectados por desvanecimientos que
generan rfagas errneas.
Pero en el caso que nos ocupa, el entrelazado se encuentra dentro del propio
codificador separando ambos co
porque, primero, si no estuviera el codificador consistira en transmitir dos veces los
mismos bits de paridad, por lo que perderamos eficiencia; y segundo, porque ayudar
a crear secuencias de mayor
tanto en el turbo codificador, generando as una mejor correccin en recepcin (ya
Turbo
Entrelazado
Entrada
x
k

x
k
Ilustracin
Pgina 48

y como es tpico en los cdigos RSC, las lneas discontinuas indican
que slo son vlidas cuando se est en la fase de terminacin del trellis
DISEO DEL ENTRELAZADO
El entrelazado consiste en redistribuir los bits dentro de la secuencia de transmisin, y
ejemplo, una vez tengamos la secuencia a transmitir ya codificada, nos ser de utilidad
nmero mximo de errores pero no consecutivos, y muchos de los canales donde se

codificador separando ambos constituyentes. Y en este caso nos ser de utilidad
a crear secuencias de mayor peso (w, mayor nmero de 1) en el segundo RSC y por
D
Turbo
Entrelazado
1
er
Constituyente
2
o
Constituyente
x
z
z
x
D D D
D D
k

Ilustracin 12. Turbo codificador definido en el estndar 3GPP
y como es tpico en los cdigos RSC, las lneas discontinuas indican
trellis.
los bits dentro de la secuencia de transmisin, y
cuencia a transmitir ya codificada, nos ser de utilidad
ecutivos, y muchos de los canales donde se
nstituyentes. Y en este caso nos ser de utilidad
nmero de 1) en el segundo RSC y por
x
k

z
k

z
k

x
k


Pgina 49

que recordemos que a mayor peso de la secuencia de entrada mejor acta el cdigo).
As, si tenemos en cuenta que debido a la realimentacin de los RSCs el menor peso
posible de una secuencia es w=2, el diseo del entrelazador estar destinado a
aumentar dicho peso. Para ello existen varios tipos de entrelazados, que utilizaremos
dependiendo de la aplicacin, como por ejemplo los que se listan a continuacin:
E En nt tr re el la az za ad do o B Bl lo oq qu ue e: es el ms comn y sencillo de los entrelazados utilizados.
Consiste en introducir los datos en una matriz por filas y leer la salida por
columnas (o viceversa).
E En nt tr re el la az za ad do o ( (p ps se eu ud do o- -) ) a al le ea at to or ri io o: utiliza una permutacin aleatoria fija y mapea
la entrada segn el orden de dicha permutacin. Por tanto debe asumirse que
la secuencia de entrada es de longitud L.
E En nt tr re el la az za ad do o d de e s sa al lt to o c ci ir rc cu ul la ar r: : en este caso la posicin permutada (p) de cada
posicin de entrada se obtendr a partir de dicha posicin (i) y la de un valor de
salto (a) que ser primo respecto la longitud de la trama (L), segn la siguiente
expresin 2.21, donde s representa el offset:
p(i) = (ai + s)mod(L) (ec3.24)

En nuestro caso y dado que nos basamos en el estndar 3GPP, hemos implementado el
turbo entrelazado definido en dichas normas [5], que se basa en la combinacin de
varios de los nombrados anteriormente y consiste en:
- Introducir los datos en matrices rectangulares fila a fila (entrelazado bloque)
- Realizar permutaciones intra- e inter- filas (entrelazados de salto circular y
aleatorio, respectivamente)
- Y obtener la salida leyendo dicha matriz columna a columna
Obviamente el tamao de la matriz depender de la longitud de la trama a codificar,
que deber estar comprendido entre 40 y 5114 bits.

Pgina 51

CAPTULO 4
TURBO DECODIFICACIN
4.1 INTRODUCCIN
La decodificacin se realiza a travs de un perifrico: un coprocesador programable
para la decodificacin de turbo cdigos IS2000/3GPP que trabaja de forma paralela
con el DSP. Este dispositivo puede funcionar bien como un decodificador completo,
incluyendo la estructura iterativa, o bien como un decodificador a posteriori (MAP). En
nuestro caso nos centraremos en el primer modo de funcionamiento, conocido como
autnomo. Este modo de funcionamiento requiere de menor intervencin por parte
del DSP, y ofrece las mismas prestaciones que el modo de procesamiento compartido.
La nica ventaja del segundo modo es que es capaz de operar con longitudes de trama
hasta 20730 frente a los 5114 bits del modo autnomo, lo cual es exactamente la
longitud de trama mxima especificada en el estndar del 3GPP.

4.2 DESCRIPCIN GENERAL
La decodificacin de turbo cdigos est basada en una estructura iterativa constit
por dos decodificadores MAP (uno por cada constituyente del codificador). Un
esquema a alto nivel sera el mostrado en la siguiente figura:
Como se extrae de la figura, cada decodifi
- los bits sistemticos que corresponden directamente con la entrada del codificador, en
el orden correcto con el que fueron codificados.
- los bits de paridad transmitidos por el codificador (RSC) asociado.
- La informacin a-priori p
probabilidad para cada bit de la secuencia de haber sido decodificado correctamente.
La salida soft de cada uno de los decodificadores es tpicamente representada por la
conocida relacin logartmica
Ratio, LLR (introducido por Robertson en 1994
estimado, y su amplitud la probabilidad de una correcta decisin. El LLR, tal y como su
nombre indica, no es ms que el
As, por ejemplo, el LLR ( ( L
donde ) 1 ( + =
k
u P es la probabilidad de que el bit
) 1 ( =
k
u P es la probabilidad de que
TURBO DECODIFICACIN
Pgina 52

DESCRIPCIN GENERAL
La decodificacin de turbo cdigos est basada en una estructura iterativa constit
esquema a alto nivel sera el mostrado en la siguiente figura:
Ilustracin 13. Turbo decodificador

Como se extrae de la figura, cada decodificador posee tres entradas:
los bits sistemticos que corresponden directamente con la entrada del codificador, en
el orden correcto con el que fueron codificados.
los bits de paridad transmitidos por el codificador (RSC) asociado.
priori procedente del otro decodificador, que no es ms que la
de cada uno de los decodificadores es tpicamente representada por la
relacin logartmica de probabilidades, o lo que es lo mismo,
(introducido por Robertson en 1994 [6]), cuyo signo nos indica el bit
nombre indica, no es ms que el logaritmo de la relacin entre las dos probabilidades.
) (
k
u ) para el valor de un bit decodificado u
k

) 1 (
) 1 (
ln ) (
=
+ =
=
k
k
k
u P
u P
u L (ec
es la probabilidad de que el bit u
k
=+1, y, de la misma forma,
es la probabilidad de que u
k
=-1.
La decodificacin de turbo cdigos est basada en una estructura iterativa constituida

los bits sistemticos que corresponden directamente con la entrada del codificador, en
rocedente del otro decodificador, que no es ms que la
de cada uno de los decodificadores es tpicamente representada por la
, o lo que es lo mismo, Log Likelihood
), cuyo signo nos indica el bit
logaritmo de la relacin entre las dos probabilidades.
es:
(ec4.1)
de la misma forma,
TURBO DECODIFICACIN

Pgina 53

Muy importante es tambin el uso del concepto de informacin extrnseca, que no es
ms que el resultado proporcionado por un decodificador (es decir, LLR) pero sin tener
en cuenta el bit sistemtico recibido en ese instante y la informacin a-priori del otro
decodificador. Esta informacin ser la que cada decodificador obtendr, y por tanto
deber pasar, del/al otro decodificador. La informacin extrnseca se define de esta
manera para que cada decodificador proporcione al otro informacin de cada bit no
disponible por ste ltimo. As, informacin extrnseca y a-priori son el mismo
concepto, pero difieren dependiendo de si es la obtenida o recibida por el
decodificador, respectivamente. A continuacin detallaremos el funcionamiento
general del decodificador iterativo:
En la primera iteracin el primer componente decodificador obtiene su salida soft
nicamente a partir de los bits adquiridos del canal (sistemticos y de paridad), ya que
en este primer caso an no disponemos de informacin a priori. La salida soft (y ms
concretamente la informacin extrnseca) del primer componente decodificador es
entonces utilizada como informacin adicional (a priori) por el segundo decodificador,
que a partir de estos datos ms los proporcionados por el canal generar su estimacin
de la secuencia transmitida. Ahora la segunda iteracin puede comenzar, y el primer
decodificador s que dispondr en esta ocasin de informacin adicional
proporcionada por el segundo, por lo que podr obtener una mejor estimacin de la
secuencia transmitida, que ser utilizada a su vez por el segundo decodificador otra
vez como informacin adicional. Este ciclo puede repetirse tantas veces como se
desee, y en cada nueva iteracin se mejora la resolucin. Pero eso s, la ganancia
obtenida en cada iteracin disminuye en cada una de ellas, por lo que llegando a un
compromiso entre complejidad y estimacin no se suelen utilizar ms de 8 iteraciones.
Finalmente, para decidir el valor de cada bit despus del nmero de iteraciones
establecido, deber realizarse una decisin hard a partir del valor del LLR final, cuyo
resultado depender del signo de dicho LLR. Cabe decir que esta ltima decisin en la
ilustracin 13 se lleva a cabo en el segundo decodificador (que es lo ms normal si
consideramos que por cada iteracin deben haber decodificado ambos
decodificadores), pero no es necesario; esta ltima decisin puede realizarse en
cualquiera de los dos decodificadores.

Para terminar de aclarar los conceptos de informacin
la ilustracin 14, que no es ms que una parte del turbo decodificador mostrado en la
ilustracin 13 y que incluye un componente decodificador con sus respectivas entradas
y salidas soft bien especificadas.

Figura 4-2-Diferencias entre informacin extrnseca e informacin a priori.
A la hora de implementar el turbo decodificador existen varias alternativas por lo que
respecta al tipo de algoritmo
modificaciones derivadas del Algoritmo de Viterbi, conocida como
Viterbi Algorithm) y la del MAP
honor a sus autores, Bahl, Coc
prestaciones que el primero. El precio que pagamos por ello es una mayor complejidad
computacional. Es por ello que aunque sus autores lo dieran a conocer en 1974, no fue
hasta 20 aos despus y co
tomaron en consideracin, ya que el algoritmo de Viterbi era el que se utilizaba en casi
todas las aplicaciones que necesitaban decodificacin de canal.
Ms exactamente, la diferencia que existe entre
para decodificar cdigos convolucionales es que el MAP es el algoritmo ptimo en
trminos de minimizar la BER de los bits decodificados, mientras que el algoritmo de
Viterbi minimiza la probabilidad de obtener un camino inc
eliminando buena parte de ellos a medida que se lleva a cabo la simulacin. Como ya
se ha comentado, el resultado obtenido por ambos es parecido, aunque mejor con el
algoritmo MAP debido a que tiene en cuenta todos los posibles camin
codificador en el trellis.
Bits de Paridad
Bits Sistemticos
Ilustracin 14. Diferencias entre informac
TURBO DECODIFICACIN
Pgina 54

aclarar los conceptos de informacin extrnseca y a priori
, que no es ms que una parte del turbo decodificador mostrado en la
y que incluye un componente decodificador con sus respectivas entradas
bien especificadas.
Diferencias entre informacin extrnseca e informacin a priori.

respecta al tipo de algoritmo a utilizar, aunque los ms conocidos y utilizados son las
modificaciones derivadas del Algoritmo de Viterbi, conocida como SOVA
MAP (Maximum A Posteriori), tambin conocido por
Bahl, Cocke, Jelinek, y Raviv [15]. Este ltimo tipo ofrece mejores
hasta 20 aos despus y coincidiendo con la aparicin de los Turbo Cdigos que se
todas las aplicaciones que necesitaban decodificacin de canal.
Ms exactamente, la diferencia que existe entre ambos algoritmos cuando se usan
Viterbi minimiza la probabilidad de obtener un camino incorrecto en el
algoritmo MAP debido a que tiene en cuenta todos los posibles camin
Decodificador
-
-
+
LLR
Info. a priori
del otro decodif.
Info. Extrnseca
hacia el otro decodif.
. Diferencias entre informacin extrnseca e informacin a priori
a priori se muestra
, que no es ms que una parte del turbo decodificador mostrado en la
y que incluye un componente decodificador con sus respectivas entradas

Diferencias entre informacin extrnseca e informacin a priori.
a utilizar, aunque los ms conocidos y utilizados son las
SOVA (Soft Output
), tambin conocido por BCJR en
. Este ltimo tipo ofrece mejores
incidiendo con la aparicin de los Turbo Cdigos que se
ambos algoritmos cuando se usan
orrecto en el trellis,
algoritmo MAP debido a que tiene en cuenta todos los posibles caminos del
Info. a priori procedente
del otro decodif.
Info. Extrnseca
hacia el otro decodif.
in extrnseca e informacin a priori
TURBO DECODIFICACIN

Pgina 55

Debido a esta mayor complejidad que conlleva el decodificador MAP, han aparecido
una serie de modificaciones que reducen la capacidad correctora del original pero
disminuyendo bastante dicha complejidad, llegndose al punto de poderlo
implementar de manera software o hardware. La primera de estas modificaciones fue
la propuesta por Koch y Baier en 1990 [8], y es conocido como algoritmo Max-Log-
MAP, cuya simplificacin se basa en transferir los recursos al dominio logartmico e
invocar a una aproximacin que reduzca drsticamente la complejidad. Debido a esta
aproximacin el resultado ser sub-ptimo comparado con el MAP. Posteriormente,
Robertson et al. [9] propusieron en 1995 el algoritmo Log-MAP, que corrige la
aproximacin usada en el algoritmo Max-Log-MAP , lo que hace tener una resolucin
bastante parecida a la del MAP reduciendo (ahora ya no tanto) la complejidad.
El algoritmo utilizado por el coprocesador de nuestro DSP es el Log-MAP. Como se
trata de una variacin del algoritmo MAP, a continuacin nos centraremos en detallar
el funcionamiento del mismo para, a continuacin, detallar cmo es la variacin del
algoritmo en uso.

4.3 DECODIFICADOR MAP (MAXIMUM A POSTERIORI)
En 1974, Bahl et al. [7] propusieron un decodificador que estimaba las probabilidades
a posteriori de los estados y las transiciones de un proceso de Markov en un canal sin
memoria, y que adems decodificaba ambos, cdigos convolucionales y de bloque. Y
nos es de utilidad porque no slo proporciona la secuencia de bits estimada, sino
tambin la probabilidad de que cada bit haya sido decodificado correctamente, es
decir, Soft Output (propiedad indispensable para la decodificacin iterativa propuesta
por Berrou et al. [3]).

El decodificador MAP smbolo-a-smbolo decide que el bit u
k
=+1 si
, y decide u
k
=-1 si ocurre lo contrario. Ms
explcitamente podemos decir que la decisin del bit
k
se lleva a cabo de la siguiente
manera:
[ ] ) (
k k
u L sign u =
) | 1 ( ) | 1 ( y u P y u P
k k
= > + =

es decir, asumiendo el signo de la relacin logartmica
(LLR) y teniendo en cuenta que hemos recibido la secuencia ruidosa
se expresa segn:
Si incorporamos la informacin del
k
u L(
donde s
k
es el estado del codificador en el instante
estados del codificador), S+
todo el conjunto de transicion
positivo, es decir u
k
=+1, y S
De la ecuacin 4.3 observamos
que slo necesitamos un algoritmo que
) , , (
1
y s s s s P
k k
= =
, que por simplicidad a partir de ahora llamaremos

Observemos que podemos separar este conjunto de probabilidades en tres:
- las de las secuencias recibidas antes del instante actual (
- las de las secuencias recibidas en el momento presente (
- y las recibidas despus del instante actual, es decir, para
El algoritmo MAP calcula las
siguiente forma:
P
donde , ( ) (
j
k k
y s s P s
<
= =
el estado s en el instante k
Su cmputo de forma recursiva se re
con condiciones iniciales:
TURBO DECODIFICACIN
Pgina 56

es decir, asumiendo el signo de la relacin logartmica a posteriori de probabilidades
(LLR) y teniendo en cuenta que hemos recibido la secuencia ruidosa y.
|
|
\
|
=
+ =
=
) | 1 (
) | 1 (
ln ) (
y u P
y u P
u L
k
k
k

Si incorporamos la informacin del trellis , esta ecuacin puede ser escrita
|
|
|
\
|
= =
= =
=
S
k k
S
k k
k
y P y s s s s P
y P y s s s s P
) ( / ) , , (
) ( / ) , , (
ln )
1
1

es el estado del codificador en el instante k y pertenece a
S+ es el conjunto de pares de estados (s, s) correspondiente a
todo el conjunto de transiciones ) ( ) (
1
s s s s
k k
= =
causado por un bit de entrada

S- se define de forma idntica pero para u
k
=-
observamos que podemos cancelar las probabilidades
que slo necesitamos un algoritmo que compute las probabilidades
, que por simplicidad a partir de ahora llamaremos
las de las secuencias recibidas antes del instante actual (k), es decir, para
las de las secuencias recibidas en el momento presente (k)
y las recibidas despus del instante actual, es decir, para j>k
El algoritmo MAP calcula las ) , , ( y s s P teniendo en cuenta estas distinciones de la
) ( ) , ( ) ( ) , , (
1
s s s s y s s P
k k
=

)
k <
, y corresponde a la probabilidad de que el
k habiendo recibido la secuencia y
j<k
hasta el instante
Su cmputo de forma recursiva se realiza segn:
=
S s
k k k
s s s s ) , ( ) ( ) (
1

1 ) 0 (
0
= y 0 ) 0 (
0
= s
a posteriori de probabilidades
. L(u
k
) es la LLR, y
(ec4.2)

, esta ecuacin puede ser escrita como:
(ec4.3)
y pertenece a S (conjunto de
) correspondiente a
causado por un bit de entrada
-1.
que podemos cancelar las probabilidades P(y), por lo
compute las probabilidades
, que por simplicidad a partir de ahora llamaremos ) , , ( y s s P .
), es decir, para j<k
teniendo en cuenta estas distinciones de la
(ec4.4)
, y corresponde a la probabilidad de que el trellis est en
hasta el instante k-1.
(ec4.5)
(ec4.6)
TURBO DECODIFICACIN

Pgina 57

Estas condiciones iniciales son necesarias si esperamos que el codificador empiece a
codificar en el estado cero.
Las ) | ( ) ( s s y P s
k
k j
k
= =
>
nos indican las probabilidades de que encontrndose el
trellis en el estado s en el instante k la secuencia futura recibida sea y
j>k
. El cmputo
recursivo (pero ahora hacia atrs) ser:
=
S s
k k k
s s s s ) , ( ) ( ) (
1
(ec4.7)
con condiciones iniciales:
1 ) 0 ( =
N
y 0 ) 0 ( = s
N
(ec4.8)
Con estas condiciones esperamos que el codificador haya finalizado en el estado cero,
implicando que hemos utilizado la terminacin del trellis.

Por ltimo, la probabilidad ) , ( s s
k
es definida como;
) | , ( ) , (
1
s s y s s P s s
k
k
k k
= = =

(ec4.9)
y representa la probabilidad de que el camino seguido en el instante k-1 estuviese en
el estado s, y que haya llegado hasta el estado s en el instante k habindose recibido
y
k
. En otras palabras, ) , ( s s
k
representa la mtrica asociada a la transicin del estado
s al s. Su valor puede deducirse por ejemplo en [X], donde se demuestra que:
) | ( ) ( ) , | ( ) | ( ) , (
k k k k k
u y P u P s s y P s s P s s = = (ec4.10)
donde u
k
es el bit de entrada que hace posible la transicin del estado s al s. Las dos
probabilidades de la parte derecha de la ecuacin dependen, respectivamente, del
canal y de la modulacin la primera, y de la informacin a priori la segunda. As, para
un canal gaussiano sin memoria y utilizando una modulacin BPSK, obtenemos que:
=
(
\
|
+ +

=
q
i
i
k
p i
k C k
s
k C k k
e
k
c y L u y L u u L s s
2
,
2
1
2
1
) (
2
1
exp ) , ' (
=
(
\
|

(
+ =

=
q
i
i
k
p i
k C k
s
k C k k
e
c y L u y L u u L
2
,
2
1
exp
2
1
) (
2
1
exp
) , ' (
2
1
) (
2
1
exp s s u y L u u L
e
k
s
k C k k
e

(
+ = (ec4.11)
donde L
e
(u
k
) es la informacin a priori, es decir

L
C
es el valor de confianza del canal, y corresponde a:
siendo r la tasa del turbo codificador,
energa por bit en el canal, es decir, po
sistemtico de la secuencia recibida en el instante
en el instante k,
i
k
c es el bit de paridad
es la tasa de los constituyentes, que en nuestro caso sabemos que es 2, por lo que slo
tendremos un bit de paridad por cada codificador. Como se deduce de la ltima
igualdad de la ecuacin 4.11

Vistos estos resultados podemos decir que el clculo de las LLRs puede realizarse
segn:

Desafortunadamente al cancelarse las
volverse inestable, ya que existen clculos expo
probabilidades y debido tambin al clculo recursivo de las
realizamos una normalizacin de ambas probabilidades, lo que nos lleva a una
redefinicin de las probabili
y
TURBO DECODIFICACIN
Pgina 58

|
|
\
|
=
+ =
=
) 1 (
) 1 (
ln ) (
k
k
k
e
u P
u P
u L
es el valor de confianza del canal, y corresponde a:
0 0
4 4
N
r E
N
E
L
b C
C

=
=
la tasa del turbo codificador, E
b
la energa por bit de informacin y
energa por bit en el canal, es decir, por bit codificado.
s
k
y corresponde al bit
sistemtico de la secuencia recibida en el instante k,
p i
k
y
,
es el bit de paridad
es el bit de paridad i en el instante k a la salida del codificador, y
11:
(
\
|
=

=
q
i
i
k
p i
k C
e
c y L s s
2
,
2
1
exp ) , ' (
|
|
|
\
|

=
S
k k k
S
k k k
k
s s s s
s s s s
u L
) ( ) , ( ) (
) ( ) , ( ) (
ln ) (
1
1

Desafortunadamente al cancelarse las P(y) en la ecuacin 4.3, el cmputo puede
volverse inestable, ya que existen clculos exponenciales en algunas de las
probabilidades y debido tambin al clculo recursivo de las y las
redefinicin de las probabilidades:
) ( ) ( ) (
~
k j
k k
y P s s
=
) | ( ) ( ) (
~
k j k j
k k
y y P s s
>
=
(ec4.12)
(ec4.13)
la energa por bit de informacin y E
C
la
corresponde al bit
es el bit de paridad i recibido
salida del codificador, y q
(ec4.14)
(ec4.15)
el cmputo puede
nenciales en algunas de las
y las . Por ello
(ec4.16)
(ec4.17)

TURBO DECODIFICACIN

Pgina 59

Si observamos que
=
S s
k
k j
s y P ) ( ) ( , los valores de ) (
~
s
k
podrn ser calculados de
forma recursiva:

= =
s s
k k
s
k k
S s
k
k
k
s s s
s s s
s
s
s
) , ( ) (
~
) , ( ) (
~
) (
) (
) (
~
1
1

(ec4.18)

De un razonamiento similar pero algo ms complejo podemos conocer la forma
recursiva de calcular
~
, que es la que sigue:

=
s s
k k
s
k k
k
s s s
s s s
s
) , ( ) (
~
) , ( ) (
~
) (
~
1
1

(ec4.19)

Ahora las nuevas probabilidades a calcular sern:
) (
~
) , ( ) (
~
) , , (
~
1
s s s s y s s P
k k k
=

(ec4.20)
por lo que la ecuacin 4.3 de la que partamos queda modificada a:
|
|
|
\
|

=
S
k k k
S
k k k
k
s s s s
s s s s
u L
) (
~
) , ( ) (
~
) (
~
) , ( ) (
~
ln ) (
1
1

(ec4.21)

Cabe decir que las condiciones iniciales de las nuevas probabilidades normalizadas
sern las mismas que las anteriores, ya que seguimos suponiendo que la transmisin
comienza y acaba en el estado cero.
4.4 DECODIFICADOR MAP ITERATIVO
Tal y como ya sabemos, para implementar la decodificacin de un Turbo Cdigo
necesitamos que ambos decodificadores (normalmente sern dos) trabajen de forma
iterativa si deseamos alcanzar grandes niveles de correccin. Para ello necesitamos
poder adquirir informacin a-priori de otro decodificador y proporcionarle a su vez
informacin extrnseca.

Habamos comentado que el algoritmo MAP decide el valor de un
dependiendo de su probabilidad a posteriori (
conveniencia):
A partir del Teorema de Bayes, el LLR de un codificador MAP arbitrario puede
escribirse como:
) (
k
u L
donde el segundo trmino representa la informacin
decodificadores convencionales sucede que
informacin a priori suele ser nula. Pero no para los
de recibir esta informacin de otro decodificador. Por tanto el primer trmino de la
ecuacin representar la informacin del canal y la extrnseca.

Combinando las ecuaciones
=
C k
y L u L ) (
donde se observan las tres componentes que forman parte de la solucin y que se han
expresado en el siguiente orden:
LLR = Valor del Canal + Informacin a priori + Informacin Extrnseca
As, a partir de esta ltima expresin puede implementarse el decodifi
tenemos bien determinadas cada una de las soluciones y sabemos cmo utilizarlas.

NOTA: En el clculo de las mtricas expuesto hemos aplicado directamente la
para el caso bajo estudio: canal Gaussiano sin memoria con una modulacin
BPSK.

TURBO DECODIFICACIN
Pgina 60

Habamos comentado que el algoritmo MAP decide el valor de un
dependiendo de su probabilidad a posteriori (ec4.2, que ahora repetimos por
|
|
\
|
=
+ =
=
) | 1 (
) | 1 (
ln ) (
y u P
y u P
u L
k
k
k

|
|
\
|
=
+ =
+
|
|
\
|
=
+ =
=
) 1 (
) 1 (
ln
) 1 | (
) 1 | (
ln )
k
k
k
k
u P
u P
u y P
u y P

donde el segundo trmino representa la informacin a priori. Para la mayora de
decodificadores convencionales sucede que ) 1 ( ) 1 ( = = + =
k k
u P u P
informacin a priori suele ser nula. Pero no para los decodificadores iterativ
ecuacin representar la informacin del canal y la extrnseca.
Combinando las ecuaciones (e4.21) y (ec4.11) obtenemos:
|
|
|
\
|

+ +
S
k
e
k k
S
k
e
k k
k
e s
k
s s s s
s s s s
u L y
) (
~
) , ( ) (
~
) (
~
) , ( ) (
~
ln ) (
1
1

se observan las tres componentes que forman parte de la solucin y que se han
expresado en el siguiente orden:
As, a partir de esta ltima expresin puede implementarse el decodifi
En el clculo de las mtricas expuesto hemos aplicado directamente la
Habamos comentado que el algoritmo MAP decide el valor de un bit recibido
, que ahora repetimos por
(ec4.2)
(ec4.22)
. Para la mayora de
, por lo que la
decodificadores iterativos, capaces
|
|
|
|
(ec4.23)
se observan las tres componentes que forman parte de la solucin y que se han
As, a partir de esta ltima expresin puede implementarse el decodificador, ya que
En el clculo de las mtricas expuesto hemos aplicado directamente la frmula
TURBO DECODIFICACIN

Pgina 61

4.4.1 MODIFICACIONES DEL ALGORITMO MAP
Ya hemos comentado que el MAP es el algoritmo que mejores resultados obtiene,
pero tambin el ms complejo de implementar. Por eso han aparecido varias
modificaciones que, a base de realizar ciertas aproximaciones, facilitan la
decodificacin (puede llegar a realizarse incluso de forma hardware) a costa de
empeorar la resolucin.

4.4.1.1 ALGORITMO MAX-LOG-MAP
El algoritmo MAP calcula las LLR a posteriori usando la ec4.15. Para ello necesita
realizar bsicamente 3 clculos:
- los valores ) (
1
s
k

, que se calculan de forma recursiva segn ec4.5;

- los valores ) (s
k
, calculados de forma recursiva hacia atrs como indica la
ecuacin ec4.7;
- y las mtricas que nos indican la probabilidad de transicin entre estados,
) , ( s s
k
, calculadas segn ec4.11.

El algoritmo Max-Log-MAP, propuesto por Koch y Baier en 1990 [8], simplifica estas
operaciones traspasndolas al dominio logartmico y utilizando la siguiente
aproximacin:
) ( max ln
i
i
i
x
x e
i
|
\
|
(ec4.24)
donde max
i
(x
i
) se refiere al mximo valor de x
i
. Entonces, si definimos A
k
(s), B
k
(s) y
) , ( s s
k
como sigue:
( ) ) ( ln ) ( s s A
k k
= (ec4.25)
( ) ) ( ln ) ( s s B
k k
= (ec4.26)
( ) ) , ( ln ) , ( s s s s
k k
= (ec4.27)
podemos rescribir la ec4.5 como:
( ) [ ] |
\
|
= |
\
|
= =

s
k k
s
k k k k
s s s A s s s s s A ) , ( ) ( exp ln ) , ( ) ( ln ) ( ln ) (
1 1

Esta ltima ecuacin (ec4
estado debemos sumarle la mtrica
nuevo valor ) (
~
s A
k
por cada camino. El nuevo valor
de los ) (
~
s A
k
entre todos los caminos que llegan al estado
pensarse como la eleccin de un camino superviviente y descartando todos los dems
(tal y como suceda en el algoritmo de Viterbi). Debido a la aproximacin utilizada slo
tomamos en cuenta el camino de Mxima Probabilidad (
el clculo de probabilidades. He aqu una de las razones por las que obtenemos un
resultado sub-ptimo con el algoritmo Max
De forma similar podemos rescribir la
B
k
obteniendo as la forma recursiva hacia atrs para
recursividad se comporta de la misma manera que en el algoritmo de Viterbi, con la
nica diferencia de que esta vez la recursividad es hacia atrs.
Para el clculo de las mtricas de nuevo volvemos a tener l
comentadas:
- aplicar la frmula existente para el caso
BPSK, en cuyo caso el resultado, a partir de la
= =
k k
s s s s ) , ( ln ) , (
- o bien calcular dichas mtricas calc
intervalo correspondiente segn la cuantificacin
logaritmo natural, tal y como indican los dos primeros trminos de la ecuacin
ec4.30.

Finalmente, a partir de ec4
el algoritmo Max-Log-MAP:
L(
TURBO DECODIFICACIN
Pgina 62

( ) ) , ( ) ( max
1
s s s A
k k
s

4.28) implica que por cada transicin considerada a cada
estado debemos sumarle la mtrica ) , ( s s
k
al valor previo ) (
1
s A
k

para encontrar un
por cada camino. El nuevo valor ) (s A
k
(segn ec4.28
entre todos los caminos que llegan al estado s en el instante
e como la eleccin de un camino superviviente y descartando todos los dems
tomamos en cuenta el camino de Mxima Probabilidad (ML, Maximum Likelihood
e probabilidades. He aqu una de las razones por las que obtenemos un
con el algoritmo Max-Log-MAP.
De forma similar podemos rescribir la ec4.7:
( ) ( ) ) , ( ) ( max ) ( ln ) (
1 1
s s s B s s
k k
s
k k
+ =

obteniendo as la forma recursiva hacia atrs para calcular ) (
1
s B
k


nica diferencia de que esta vez la recursividad es hacia atrs.
Para el clculo de las mtricas de nuevo volvemos a tener las dos posibilidades ya
aplicar la frmula existente para el caso Gaussiano sin memoria y modulacin
BPSK, en cuyo caso el resultado, a partir de la ec4.11, es el que sigue:
\
|
+ + =
q
i
i
k C k
s
k C k k
e
y L u y L u u L
2
,
2
1
2
1
) (
2
1
o bien calcular dichas mtricas calculando el rea bajo la Gaussiana en el
intervalo correspondiente segn la cuantificacin escogida y realizar su
4.15 podemos escribir la relacin de probabilidades LLR para
MAP:
|
|
|
\
|

=
S
k k k
S
k k k
k
s s s s
s s s s
u
) ( ) , ( ) (
) ( ) , ( ) (
ln ) (
1
1

(ec4.28)
considerada a cada
para encontrar un
.28) es el mximo
en el instante k. As, puede
e como la eleccin de un camino superviviente y descartando todos los dems
ML, Maximum Likelihood) en
e probabilidades. He aqu una de las razones por las que obtenemos un
(ec4.29)
) . Otra vez esta
as dos posibilidades ya
Gaussiano sin memoria y modulacin
es el que sigue:
|
i
k
p
k
c
,
(ec4.30)
ulando el rea bajo la Gaussiana en el
escogida y realizar su
in de probabilidades LLR para
TURBO DECODIFICACIN

Pgina 63

( ) ( ) ) ( ) , ( ) ( max ) ( ) , ( ) ( max
1 1
s B s s s A s B s s s A
k k k
S
k k k
S
+ + + +

+
(ec4.31)
As, el algoritmo Max-Log-MAP calcula las probabilidades ) (s A
k
, ) , ( s s
k
y ) (s B
k
para
todas las posibles transiciones entre los estados k-1 y k. Las agrupa en dos grupos
segn el bit transmitido que provoca dicha transicin (+1 -1) y calcula el LLR con
el mejor camino de cada uno de los grupos, es decir, el de mayor mtrica.

Algoritmo Log-MAP
La finalidad del algoritmo Log-MAP es la de realizar una mejora de la aproximacin del
algoritmo Max-Log-MAP que permita obtener finalmente un mejor resultado. Eso s,
aumentando la complejidad respecto ste. As, la base de esta nueva modificacin del
algoritmo MAP, propuesto por Robertson et al. en 1995 [9], consiste en mejorar la
aproximacin mostrada en la ec3.24 e implementada en el algoritmo Max-Log-MAP.
Pues bien, utilizando el logaritmo de Jacobian la aproximacin en cuestin puede
volverse exacta:
( ) ( ) ( ) ( ) ( )
2 1 2 1 2 1
, max 1 ln , max ln
2 1 2 1
x x f x x e x x e e
c
x x x x
+ = + + = +

(ec4.32)
donde f
c
(x) puede ser pensada como un trmino corrector de la aproximacin.
As, de forma similar al algoritmo Max-Log-MAP, los valores ) (s A
k
y ) (s B
k
son
calculados de forma recursiva como en las ecuaciones ec3.28 y ec4.29, pero ahora
complementndolas con el trmino de correccin f
c
(x) expresado en la ec4.32. Ms
exactamente podemos ver cada uno de estos clculos recursivos en el dominio
logartmico como:

ya que en dicho dominio sin realizar ninguna aproximacin tenemos:
( ) [ ]|
\
|
= |
\
|
= =

s
k k
s
k k k k
s s s A s s s s s A ) , ( ) ( exp ln ) , ( ) ( ln ) ( ln ) (
1 1
(ec4.33)
y
( ) [ ]|
\
|
+ = |
\
|
= =

s
k k
s
k k k k
s s s B s s s s s B ) , ( ) ( exp ln ) , ( ) ( ln ) ( ln ) (
1 1
(ec4.34)

( )
(
i
i
C exp ln

De esta forma C
i
puede representar a ambos,
como el mximo de los valores de
ecuaciones ec3.32, ec3.33 y
i
ln
donde el segundo trmino de la parte derecha de la ecuacin corresponde, si se quiere
ver as, con el trmino corrector

Ntese que a la hora de implementar este algoritmo el trmino corrector
falta calcularlo por cada valor de
valores con su resultado e ir consultndola cada vez que nos hag
mostr que para llegar a una resolucin muy parecida a la del algoritmo MAP slo nos
hace falta almacenar ocho valores de esta funcin, con valores de
entre 0 y 5.
As, como se observa, su implementacin no es mucho ms co
algoritmo Max-Log-MAP, obteniendo resultados muy parecidos a los del MAP. Por lo
que resulta una muy buena opcin para la implementacin real de los decodificadores
iterativos de los turbo cdigos.

TURBO DECODIFICACIN
Pgina 64

puede representar a ambos, ) (s A
k
y ) (s B
k
. Si consideramos
como el mximo de los valores de C
i
, esto es,
i
i
M
C C max = , y considerando las
y ec3.34, entonces,
( ) ( )
|
|
\
|
+ + =
(
(

M i
C C
M i M i
C C C C exp 1 ln exp
ver as, con el trmino corrector f
c
(x) antes mencionado.
Ntese que a la hora de implementar este algoritmo el trmino corrector
falta calcularlo por cada valor de x, ya que pueden almacenarse en una tabla varios
valores con su resultado e ir consultndola cada vez que nos haga falta.
hace falta almacenar ocho valores de esta funcin, con valores de x
As, como se observa, su implementacin no es mucho ms compleja que la del
, obteniendo resultados muy parecidos a los del MAP. Por lo
iterativos de los turbo cdigos.

. Si consideramos C
M

, y considerando las
(ec4.35)
Ntese que a la hora de implementar este algoritmo el trmino corrector f
c
(x) no hace
, ya que pueden almacenarse en una tabla varios
a falta. Robertson
x comprendidos
mpleja que la del
, obteniendo resultados muy parecidos a los del MAP. Por lo

Pgina 65

CAPTULO 5
USO DE COPROCESADORES
5.1 INTRODUCCIN
Como adelantbamos en el apartado anterior, para implementar el turbo
decodificador haremos uso de un perifrico integrado en el DSP TMS320C64x de Texas
Instruments. Se trata de un coprocesador que trabaja en paralelo con el DSP que
realiza la tarea completa de decodificacin, incluyendo la estructura iterativa. A
continuacin detallaremos cmo trabajar con l, las posibles opciones de
configuracin y las prestaciones que ofrece.
5.2 CARACTERSTICAS DEL DECODIFICADOR
El coprocesador hace uso de una modificacin del algoritmo MAP ya comentada. El
fabricante lo llama max*-Log-MAP, que es justamente el algoritmo Log-MAP pero
utilizando una tabla de valores para consultar el valor del trmino de correccin,
evitando el aumento de carga computacional que supondra el tener que calcularlo.
Repetimos que este algoritmo proporciona unos resultados casi tan buenos como el
algoritmo MAP.

El coprocesador, no obstante, a la hora de decodificar, utiliza algunos
reducir los requisitos de
producido.
5.2.1 DECODIFICACIN MAP CON VENTANAS DESLIZANTES
Una de las grandes desventajas de utilizar el algoritmo MAP es que requiere
almacenar una gran cantidad de datos en memoria. Es necesario calcular y almacenar
las mtricas y para todos los estados del Trellis, dado que son necesarias para el
ltimo paso del algoritmo.
con la informacin extrnseca, de forma que slo sea necesario almacelar bien los
valores o bien los .
almacenar (N + K + 1)*2
(K
constraint length.

Con el objetivo de reducir los requisitos de memoria, el coprocesador puede dividi
tramas de gran tamao en ventanas deslizantes, realizando la decodificacin MAP de
forma independiente en cada ventana.

En una implementacin de la decodificacin MAP sin ventanas deslizantes,
inicializan de forma que se da probabilidad 1
estados iniciales y finales del codificador son cero.

Cuando la trama se divide en ventanas deslizantes independientes, el estado inicial y
final para cada ventana son desconocidos. Por ese motivo se le da la mi
probabilidad a todas las s
realizar una decodificacin fiable, el primer segmento de
deben utilizarse en el clculo de la informacin extrnseca. Llamaremos a es
segmentos prlogo inicial y
El resto de la ventana, que ser lo que utilizaremos para calcular la informacin
extrnseca, lo llamaremos longitud fiable

Pgina 66

El coprocesador, no obstante, a la hora de decodificar, utiliza algunos
hardware y mejorar el consumo de energa o el retardo
DECODIFICACIN MAP CON VENTANAS DESLIZANTES
para todos los estados del Trellis, dado que son necesarias para el
ltimo paso del algoritmo. Es posible combinar el almacenamiento de los valores
. En trminos numricos representa que necesitaremos
(K-1)
valores, siendo N el nmero de bits por trama y K la
Con el objetivo de reducir los requisitos de memoria, el coprocesador puede dividi
forma independiente en cada ventana.
En una implementacin de la decodificacin MAP sin ventanas deslizantes,
inicializan de forma que se da probabilidad 1 a
0
(0) y
N+K+1
(0), ya que se sabe que los
estados iniciales y finales del codificador son cero.
final para cada ventana son desconocidos. Por ese motivo se le da la mi
s del principio de la ventana, y a las s del final. Para poder
realizar una decodificacin fiable, el primer segmento de s y el ltimo de
deben utilizarse en el clculo de la informacin extrnseca. Llamaremos a es
y prlogo final respectivamente, y los denotaremos como
longitud fiable, y lo denotaremos como R.
El coprocesador, no obstante, a la hora de decodificar, utiliza algunos trucos para
r el consumo de energa o el retardo
DECODIFICACIN MAP CON VENTANAS DESLIZANTES
para todos los estados del Trellis, dado que son necesarias para el
Es posible combinar el almacenamiento de los valores y
En trminos numricos representa que necesitaremos
valores, siendo N el nmero de bits por trama y K la
Con el objetivo de reducir los requisitos de memoria, el coprocesador puede dividir las
En una implementacin de la decodificacin MAP sin ventanas deslizantes, y se
ya que se sabe que los
final para cada ventana son desconocidos. Por ese motivo se le da la misma
del final. Para poder
y el ltimo de s no
deben utilizarse en el clculo de la informacin extrnseca. Llamaremos a eso
respectivamente, y los denotaremos como P.

Pgina 67

Con el objetivo de obtener la informacin extrnseca de todos los bits, las ventanas
deslizantes han de organizarse de forma que los segmentos de longitud fiable no se
solapen ni dejen huecos. El prlogo inicial debe solaparse con el segmento de
longitud fiable anterior, as como el prlogo final tiene que solaparse con el segmento
de longitud fiable siguiente. En la ilustracin 15 se aprecia claramente la divisin de la
trama en varias ventanas. Ntese que en la primera ventana no necesitamos prlogo
inicial, ya que el estado inicial es conocido. Anlogamente, no necesitamos tampoco
prlogo final en la ltima ventana.

Utilizando valores suficientemente grandes para P y R, utilizar esta tcnica no produce
ninguna degradacin en la BER. Normalmente se utiliza un valor P igual a 24 si
trabajamos con cdigos no perforados (1/3) y 48 si se les ha aplicado cualquier tipo de
puncturing, aunque se trate de tasas soportadas de forma nativa por el coprocesador,
como 1/2.

Ilustracin 15. Divisin de la trama en ventanas deslizantes

5.2.2 CRITERIO DE PARADA
Como se ha comentado, despus de cierto nmero de iteraciones, aumentar el
nmero de stas no implica un beneficio apreciable en trminos de BER. El nmero
ms utilizado es 8 iteraciones, aunque el nmero de iteraciones tiles es proporcional
al tamao de la trama. Una forma segura de configurar el coprocesador sera ejecutar

un nmero fijo de iteraciones suficientemente grande. Sin embargo, esta prctica
implicar aumentar el retardo y desaprovechar energ

Existen algoritmos diseados para determinar de forma automtica si aadir ms
iteraciones repercutira en una mejora de la correccin de errores. Estos algoritmos se
denominan criterios de parada
informacin extrnseca.

El algoritmo utilizado por el coprocesador est basado en el clculo de la relacin
seal-ruido de la informacin intrnseca, la cual se compara con un umbral definido
por el usuario.

El criterio de parada es una caracterstica del copro
programador marcar una cota de calidad al resultado adaptndose a las condiciones
de la trama a decodificar en ese mismo
5.3 PROCESO DE PROGRAMACIN DEL COPROCESADOR
Como hemos comentado, en el modo de funcionamiento
realiza la tarea completa de codificacin. Pero para que la pueda hacer correctamente,
antes hay que programarlo a travs de una serie de registros, y tambin programar el
traspaso de datos entre el DSP y el coprocesador (entrada
el DSP (salidas).

5.3.1 PROGRAMACIN DE LOS REGISTROS
El coprocesador tiene varios registros mapeados en memoria accesibles por la CPU y
las transferencias de memoria EDMA. Los registros relevantes para la tarea de
decodificacin son los registros de datos, donde se almacenarn las entradas y las
salidas, y los registros de control. Nos centraremos en explicar estos
detallando las posibilidades de configuracin del coprocesador.

Pgina 68

implicar aumentar el retardo y desaprovechar energa.
criterios de parada, y suelen estar basados en estadsticas de la
ruido de la informacin intrnseca, la cual se compara con un umbral definido
El criterio de parada es una caracterstica del coprocesador muy til, pues permite al
de la trama a decodificar en ese mismo momento.
PROCESO DE PROGRAMACIN DEL COPROCESADOR
Como hemos comentado, en el modo de funcionamiento autnomo, el coprocesador
traspaso de datos entre el DSP y el coprocesador (entradas) y entre el coprocesador y
PROGRAMACIN DE LOS REGISTROS
on los registros de datos, donde se almacenarn las entradas y las
salidas, y los registros de control. Nos centraremos en explicar estos
detallando las posibilidades de configuracin del coprocesador.
, y suelen estar basados en estadsticas de la
ruido de la informacin intrnseca, la cual se compara con un umbral definido
cesador muy til, pues permite al
PROCESO DE PROGRAMACIN DEL COPROCESADOR
autnomo, el coprocesador
s) y entre el coprocesador y
on los registros de datos, donde se almacenarn las entradas y las
salidas, y los registros de control. Nos centraremos en explicar estos ltimos,

Pgina 69

5.3.2 TCP INPUT CONFIGURATION REGISTER 0
El primero de los registros de configuracin permite configurar los parmetros ms
generales del turbo cdigo que estamos utilizando. Los campos a configurar son los
siguientes:
FL: Frame length, o lo que es lo mismo, longitud de trama. En este campo es necesario
especificar el nmero de bits que contiene cada trama sin contar los tail bits.
OUTF: out parameters read flag. Permite habilitar o deshabilitar la obtencin de
parmetros de salida que informan sobre el proceso de decodificacin. En caso de
utilizar criterio de parada, nos informa del nmero de iteraciones que se han
ejecutado.
INTER: interleaver write flag. Informamos al coprocesador de si se le enviar la tabla
de entrelazado. En nuestro caso, en el que trabajamos en el modo de funcionamiento
autnomo, es necesario habilitar este flag.
RATE: tasa de codificacin utilizada. El coprocesador soporta de forma nativa 1/4, 1/3
y 1/2. Las tres tasas estn definidas en el estndar IS2000, pero en el estndar 3GPP,
que es el que seguimos en este proyecto, slo considera 1/3. Como ya se ha explicado,
cualquier tasa inferior a 1/3 es implementable mediante puncturing.
OPMOD: operational mode. Mediante este campo informamos al coprocesador de la
forma que queremos trabajar. Puede configurarse para trabajar en modo autnomo
(el que utilizaremos) o bien en modo de procesamiento compartido.
En la ilustracin 16 se muestra la distribucin de los distintos parmetros en el
registro TPCIC0:

Ilustracin 16. Registro de configuracin del coprocesador nmero 0

El segundo registro de control sirve para configurar parmetros referentes a la divisin
de la trama en ventanas deslizantes. Sin embargo, slo uno de los parmetros aplica
en el modo de funcionamiento autnomo:
R: reliabity length. Longitud fiable. Debe estar comprendido entre 39 y 127, y a su vez
ser siempre superior al valor del prlogo P.

En la ilustracin 17 se muestra la di
TPCIC1:
Ilustracin 17

5.3.4 TCP INPUT CONFIGURATION REGISTER
El registro de control nmero 2 configura valores referentes al criterio de parada, as
como los parmetros restantes para realizar la di
deslizantes. De nuevo hay parmetros que no aplican en el modo de funcionamiento
autnomo.
SNR: umbral de relacin seal
valor comprendido entre 0 y 100. Si le asignam
siempre se ejecutarn el nmero de iteraciones marcado por el parmetro siguiente.
MAXIT: nmero mximo de iteraciones a ejecutar en caso de no alcanzar el umbral
definido en el parmetro
NSB: nmero de ventanas deslizantes en las que se dividir la trama.
P: tamao de prlogo para la divisin de la trama en ventanas deslizantes. En el caso
de asignar un tamao menor a 24, el coprocesador lo fuerza a este valor. Si se utiliza
una tasa de codificacin de 1/4, el prlogo debe ser mltiplo de 16. En caso contrario
basta con que sea mltiplo de 8.

En la ilustracin 18 se muestra la di
TPCIC2:

Ilustracin 18
Pgina 70

se muestra la distribucin de los distintos parmetros en el registro
17. Registro de configuracin del coprocesador nmero 1
INPUT CONFIGURATION REGISTER 2
como los parmetros restantes para realizar la divisin de la trama en ventanas
umbral de relacin seal-ruido que deshabilita el criterio de parada. Ha de ser un
valor comprendido entre 0 y 100. Si le asignamos un 0 deshabilitamos el algoritmo y
nmero mximo de iteraciones a ejecutar en caso de no alcanzar el umbral
definido en el parmetro SNR. El nmero mximo de iteraciones es 32.
nmero de ventanas deslizantes en las que se dividir la trama.
tamao de prlogo para la divisin de la trama en ventanas deslizantes. En el caso
basta con que sea mltiplo de 8.
se muestra la distribucin de los distintos parmetros en el registro
metros en el registro

visin de la trama en ventanas
ruido que deshabilita el criterio de parada. Ha de ser un
os un 0 deshabilitamos el algoritmo y
nmero mximo de iteraciones a ejecutar en caso de no alcanzar el umbral
ciones es 32.

tamao de prlogo para la divisin de la trama en ventanas deslizantes. En el caso
metros en el registro


Pgina 71

Como se explicar en el apartado 5.4, el traspaso de datos al coprocesador se hace
mediante transferencias de memoria EDMA. Este registro sirve para informar al
coprocesador de la forma en que se segmentarn los datos de entrada.
NWDSYSPAR: number of systematic and parity words per XEVT. Indica la cantidad de
bits sistemticos y de paridad que se transmitirn por cada interrupcin del
coprocesador.
NWDINTER: number of interleaver words per XEVT. Indica la cantidad de elementos de
la tabla de entrelazado que se transmitirn por cada interrupcin del coprocesador.
En la ilustracin 19 se muestra la distribucin de los distintos parmetros en el registro
TPCIC3:

Ilustracin 19. Registro de configuracin del coprocesador nmero 3

El registro TCPIC4 slo contiene parmetros referentes al modo de funcionamiento de
procesamiento compartido, por lo que no procede su explicacin.
El registro TCPIC5 informa al coprocesador de la forma en que se segmentarn los
datos de salida.
NWDHD: number of hard decisions words per REVT. Indica la cantidad de bits
decodificados que se transmitirn por cada interrupcin del coprocesador.
En la ilustracin 20 se muestra la distribucin de los distintos parametros en el registro
TPCIC5:

Ilustracin 20

5.3.7 TCP INPUT CONFIGURATION REGIS
Los siguientes registros se utilizan para transmitir al coprocesador los
cada una de las tramas. A continuacin, en la
de de completar los seis registros en el modo de funcionamiento que utiliza
notacin es la siguiente:
X: bits sistemticos.
A: bits de paridad del primer constituyente.
A: bits de paridad del segundo constituyente.

Pgina 72

INPUT CONFIGURATION REGISTER 6-12
Los siguientes registros se utilizan para transmitir al coprocesador los
cada una de las tramas. A continuacin, en la ilustracin 21, mostramos cmo se han
de de completar los seis registros en el modo de funcionamiento que utiliza

bits de paridad del primer constituyente.
bits de paridad del segundo constituyente.

Los siguientes registros se utilizan para transmitir al coprocesador los tail bits para
, mostramos cmo se han
de de completar los seis registros en el modo de funcionamiento que utilizamos. La


Pgina 73

Ilustracin 21.Distribucin de los tail bits en los seis registros de control

5.4 Transferencias de datos al coprocesador
Las transferencias de datos se realizan con el controlador EDMA (Enhanced Direct
Memory Access). Este dispositivo es capaz de realizar transferencias de memoria de
forma muy eficiente con total independencia de la CPU, llegando a velocidades
superiores a 2 Giga-bytes por segundo.

El DSP dispone de 64 canales EDMA para distintos eventos, de los cuales dos estn
asignadas al coprocesador:
El evento 30 est asignado al evento de recepcin del coprocesador, y se utiliza como
el evento de sincronizacin para las transferencias desde el coprocesador hasta el DSP.
El evento 31 est asignado al evento de transmisin del coprocesador, y se utiliza
como el evento de sincronizacin para las transferencias desde el DSP hasta el
coprocesador.

5.4.1 Configurando las transferencias EDMA
Los parmetros de configuracin de las transferencias EDMA consisten en 6 registros
de 32 bits. A continuacin detallaremos el contenido de cada uno.

Ilustracin 22. Registros EDMA

Para poder realizar la decodificacin necesitaremos realizar cinco transferencias
EDMA, tres de ellas de transmisin y dos de recepcin:

La primera de ellas contiene los doce registros de configuracin del coprocesador.
Inmediatamente a continuacin se transmitirn los bits sistemticos y de paridad.
Una vez transmitidos, se enviar al coprocesador la tabla de entrelazado.
En este punto el coprocesador tiene todos los datos necesarios para realizar la
decodificacin.

Como son necesarios todos los datos para poder realizar la decodificacin, estas
transferencias EDMA estarn enlazadas, comenzando por los registros de
configuracin para, finalmente, enlazar la transferencia de la tabla de entrelazado a
una transferencia nula.
Ilustracin
Cuando el coprocesador termina
informar al DSP de que la tarea ha sido realizada. En ese momento se realizarn
transferencias de recepcin, que como se han comentado son dos:
La primera para los datos decodificados.
La segunda y ltima para los parmetros de salida, que recordamos que, entre otra
informacin, nos proporcionan el nmero de iteraciones ejecutada
decodificador.
Pgina 74

EDMA, tres de ellas de transmisin y dos de recepcin:
a continuacin se transmitirn los bits sistemticos y de paridad.
n necesarios todos los datos para poder realizar la decodificacin, estas

Ilustracin 23. Enlaces para los eventos de transmisin EDMA

Cuando el coprocesador termina la decodificacin, genera una interrupcin para
informar al DSP de que la tarea ha sido realizada. En ese momento se realizarn
transferencias de recepcin, que como se han comentado son dos:
La primera para los datos decodificados.
informacin, nos proporcionan el nmero de iteraciones ejecutadas por el
a continuacin se transmitirn los bits sistemticos y de paridad.
n necesarios todos los datos para poder realizar la decodificacin, estas
la decodificacin, genera una interrupcin para
informar al DSP de que la tarea ha sido realizada. En ese momento se realizarn las
s por el

Pgina 75

Al igual que con las transferencias de transmisin, stas deben ir enlazadas tambin
(y la ltima de ellas, anlogamente, ir enlazada a una transferencia nula para indicar
el final de las transmisiones).

Ilustracin 24. Enlaces para los eventos de recepcin EDMA

Pgina 77

CAPTULO 6
DIRECTIVAS DE PROGRAMACIN EN DSP
6.1 INTRODUCCIN
En nuestra aplicacin, como ya se ha comentado, trabajaremos sobre el DSP
TMS320C64x de Texas Instruments.

Programar en DSP implica tener en cuenta ciertos factores que en una aplicacin de PC
pueden no tener importancia. Aqu trabajamos con un dispositivo cerrado y especfico.
La ventaja de conocer a fondo el hardware que se va a utilizar es que pueden
aprovecharse de forma exhaustiva todos los recursos especficos del chip sin
preocuparse de la compatibilidad con otros dispositivos. En una aplicacin estndar
ocurre todo lo contrario: a la hora de desarrollar un cdigo suele interesar que ste
funcione el todos los chips posibles.

Los DSP son chips pensados para ejecutar una serie de tareas concretas, y la forma en
que programemos marcarn el rendimiento de la aplicacin que vamos a desarrollar,
como algo tan importante como la velocidad de transmisin que llegaremos a obtener.

Es especialmente importante minimizar el porcentaje de carga de la CPU del chip,
aunque tambin el uso de memoria, el tamao del cdigo y maximizar en lo posible el
uso de memorias ms rpidas. A continuacin detallaremos tres de las tcnicas ms
importantes para incrementar la eficiencia de nuestro cdigo.

NOTA: Existen otras formas de optimizar el cdigo, como la eleccin correctas de las
opciones del compilador. El compilador que utilizaremos es muy potente y
posee opciones que, con una compilacin m
optimizar en lneas generales el cdigo, como a la ptima realizacin de las
tcnicas que exponemos a continuacin.
6.2 DEPENDENCIAS DE MEMORIA
Para maximizar la eficiencia del cdigo, el compilador programa tantas instrucciones
en paralelo como le sea posible. Para que sea posible, debe ser capaz de determinar
las relaciones y/o dependencias entre instrucciones. Dependencia significa que una
instruccin debe suceder antes que otra: por ejemplo, una variable debe ser cargada
en memoria antes de poder ser utilizada. Dado que slo pueden ejecutarse en paralelo
instrucciones que sean independientes entre s, la dependencia de dos instrucciones
anula su posible paralelismo.
Para ilustrar el concepto de dependencias de memoria estudi
un fragmento de cdigo muy simple. Se trata de una sencilla suma de vectores escrita
en lenguaje C, as como un grfico de dependencia para dicha funcin.

void vecsum(short *sum, short *in1, short *in2, unsigned int N)
{
int i;
for (i = 0; i < N; i++)
sum[i] = in1[i] + in2[i];
}
Pgina 78

ntes para incrementar la eficiencia de nuestro cdigo.
Existen otras formas de optimizar el cdigo, como la eleccin correctas de las
posee opciones que, con una compilacin ms lenta, pueden ayudar tanto a
tcnicas que exponemos a continuacin.
DEPENDENCIAS DE MEMORIA
memoria antes de poder ser utilizada. Dado que slo pueden ejecutarse en paralelo
anula su posible paralelismo.
Para ilustrar el concepto de dependencias de memoria estudiaremos un ejemplo con
en lenguaje C, as como un grfico de dependencia para dicha funcin.
void vecsum(short *sum, short *in1, short *in2, unsigned int N)

Existen otras formas de optimizar el cdigo, como la eleccin correctas de las
s lenta, pueden ayudar tanto a
memoria antes de poder ser utilizada. Dado que slo pueden ejecutarse en paralelo
aremos un ejemplo con


Ilustracin 25. Grfico de dependencia de memoria para una suma de vectores

El grfico nos muestra que:
Los caminos desde sum[i]
puede ocasionar cambios en las zonas de memoria apuntadas por
No puede realizarse ninguna lectura en
puesto que dara lugar a un caso de
punteros apuntando a la misma zona de memoria.
El compilador no siempre es capaz de determinar que varias instrucciones son
independientes. Existen opciones de compilacin que pueden mejorar el resultado,
pero existen tcnicas para ayudar al c
pueden ser ejecutadas en paralelo.
Una forma de ayudar al compilador a determinar dependencias de memoria es usando
el modificador restrict. Este modificador puede aplicarse tanto a punteros, referencias
como a arrays. Su uso representa una garanta por parte del usuario de que, en el
alcance de la declaracin del puntero, slo puede accederse al objeto apuntado por l
mismo. De esta forma ayudamos al compilador a optimizar ciertas secciones de cdigo.

No obstante debe utilizarse con cuidado. A continuacin ilustraremos el uso del
modificador restrict con dos ejemplos:
Pgina 79

. Grfico de dependencia de memoria para una suma de vectores
El grfico nos muestra que:
sum[i] hasta in1[i] y in2[i] indican que modificar el valor de
puede ocasionar cambios en las zonas de memoria apuntadas por in1 o
No puede realizarse ninguna lectura en in1 o in2 hasta que la escritura en
puesto que dara lugar a un caso de aliasing, lo cual quiere decir que exis
punteros apuntando a la misma zona de memoria.
pero existen tcnicas para ayudar al compilador a identificar las instrucciones que
pueden ser ejecutadas en paralelo.
Este modificador puede aplicarse tanto a punteros, referencias
arrays. Su uso representa una garanta por parte del usuario de que, en el
tante debe utilizarse con cuidado. A continuacin ilustraremos el uso del
con dos ejemplos:

. Grfico de dependencia de memoria para una suma de vectores
el valor de sum[i]
o in2.
hasta que la escritura en sum finalice,
lo cual quiere decir que existen varios
ompilador a identificar las instrucciones que
Este modificador puede aplicarse tanto a punteros, referencias
arrays. Su uso representa una garanta por parte del usuario de que, en el
tante debe utilizarse con cuidado. A continuacin ilustraremos el uso del

Ejemplo 1: uso correcto con arrays.
void func1(int c[restrict], int d[restrict])
{
int i;
for(i = 0; i < 64; i++)
{
c[i] += d[i];
d[i] += 1;
}
}

En este ejemplo, siempre que c y d apunten a objetos distintos y no haya solapamiento
entre ellos, el uso del modificador
paralelo.
Ejemplo 2: uso incorrecto del modificador
void func (short *a, short * restrict b)/*Bad!! */
{
int i;
for (i = 11; i < 44; i++) *(
}
void main ()
{
short array[] = { 1, 2, 3, 4, 5, 6, 7, 8, 9, 10,
11, 12, 13, 14, 15, 16, 17, 18,
19, 20, 21, 22, 23, 24, 25, 26,
27, 28, 29, 30, 31, 32, 33, 34,
35, 36, 37, 38, 39, 40, 41, 42,
43, 44};
short *ptr1, *ptr2;
ptr2 = array + 44;
ptr1 = ptr2 11;
func(ptr2, ptr1); /*Bad!! */
}

Al usar el modificacor de tipo
escribir en cualquier localizacin apuntada por a antes de l
por b. Dado que ambos punteros apuntan al mismo objeto, el programa no funcionara
de forma correcta.

Pgina 80

Ejemplo 1: uso correcto con arrays.
void func1(int c[restrict], int d[restrict])
entre ellos, el uso del modificador restrict ayuda al compilador a efectuar tareas en
Ejemplo 2: uso incorrecto del modificador
* restrict b)/*Bad!! */
for (i = 11; i < 44; i++) *(a) = *(b);
short array[] = { 1, 2, 3, 4, 5, 6, 7, 8, 9, 10,
11, 12, 13, 14, 15, 16, 17, 18,
19, 20, 21, 22, 23, 24, 25, 26,
27, 28, 29, 30, 31, 32, 33, 34,
, 40, 41, 42,
Al usar el modificacor de tipo restrict estamos diciendo al compilador que es legal
escribir en cualquier localizacin apuntada por a antes de leer la localizacin apuntada
ayuda al compilador a efectuar tareas en
estamos diciendo al compilador que es legal
eer la localizacin apuntada

Pgina 81

6.3 USO DE FUNCIONES INTRNSECAS
A la hora de programar en un DSP existen una serie de operaciones que,
independientemente de la aplicacin, sern necesarias. Resulta impensable un
desarrollo que no necesite realizar productos, sumas o accesos a memoria. El
compilador proporciona una serie de funciones intrnsecas que permiten optimizar
nuestro cdigo rpidamente.
Un gran nmero de esas funciones intrnsecas tienen como entrada varias variables
contenidas en una sola porcin de memoria, permitindonos en una sola instruccin
realizar varias operaciones. A parte de reducir el tamao del cdigo, muchas de dichas
instrucciones se realizan en un solo ciclo de reloj, o bien en un nmero reducido de
ellos.
A modo de ejemplo detallaremos el funcionamiento de la funcin _sadd2(int in1, int
in2):
Esta funcin realiza dos sumas en complemento a dos entre valores con signo de 16
bits, dando como resultado una variable de 32 bits que contiene los resultados de las
dos sumas:

Ilustracin 26. Implementacin de la funcin _sadd2

En concreto _sadd2 es una funcin cuyo tiempo de ejecucin es de un solo ciclo.
En el caso en que no utilizramos funciones intrnsecas, para realizar dos sumas en
complemento a dos, el cdigo necesario sera:


result = a + b;
if (((a ^ b) & 0x8000) == 0)
{
if ((result ^ a) & 0x8000)
{
result = (a < 0) ? 0x8000 :
}
}

result2 = c + d;
if (((c ^ d) & 0x8000) == 0)
{
if ((result2 ^ c) & 0x8000)
{
result = (c < 0) ? 0x8000 : 0x7fffffff;
}
}

Como puede observarse, aparte de necesitar las dos sumas por separado (
de los casos ya implicara necesita el doble de tiem
comparaciones a parte de la suma propiamente dicha. A la vista de esta comparacin
queda claro el gran impacto en la carga computacional que tiene el uso de funciones
intrnsecas.

6.4 PIPELINING
Pipelining es una tcnica ut
forma que mltiples iteraciones puedan ser ejecutadas en paralelo. Utilizando
opciones de optimizacin a la hora de compilar, el mismo compilador intenta aplicar
en la medida de lo posible esta tcni
La siguiente figura ilustra un bucle que aplica
representados por A, B, C, D y E. En esta figura solo pueden ejecutarse en paralelo
cinco iteraciones del bucle. La parte sombreada representa el ncleo del bucle,
cual los cinco estados posibles se ejecutan simultneamente. El rea anterior se
denomina prlogo del bucle, y el rea posterior pilogo del bucle.
Pgina 82

if ((result ^ a) & 0x8000)
result = (a < 0) ? 0x8000 : //0x7fffffff;
) & 0x8000)
result = (c < 0) ? 0x8000 : 0x7fffffff;
Como puede observarse, aparte de necesitar las dos sumas por separado (
de los casos ya implicara necesita el doble de tiempo de ejecucin), se realizan seis
es una tcnica utilizada para programar instrucciones de un bucle, de tal
en la medida de lo posible esta tcnica.
La siguiente figura ilustra un bucle que aplica pipelining. Los estados del bucle estn
cinco iteraciones del bucle. La parte sombreada representa el ncleo del bucle,
denomina prlogo del bucle, y el rea posterior pilogo del bucle.
Como puede observarse, aparte de necesitar las dos sumas por separado (en el mejor
, se realizan seis
ilizada para programar instrucciones de un bucle, de tal
. Los estados del bucle estn
cinco iteraciones del bucle. La parte sombreada representa el ncleo del bucle, en el

Pgina 83

Ilustracin 27. Bucles y pipelining

Dado que los bucles son partes crticas del programa en cuanto a carga computacional
se refiere conviene ayudar al compilador en todo lo posible para poder ejecutar ms
estados del bucle de forma simultnea. A continuacin detallaremos cuatro de las
tcnicas ms utilizadas.

6.4.1 INFORMACIN SOBRE CONTADORES
Un bucle se basa en la repeticin de instrucciones un determinado nmero de veces.
Para que el compilador pueda aplicar de forma eficiente el pipelining necesita
informacin sobre el nmero de iteraciones que se van a ejecutar. Nosotros podemos
proporcionarle esa informacin en los casos en que esos datos puedan ser calculados o
estimados de forma aproximada. Continuaremos con unas definiciones

En ingls, trip count es el nmero de iteraciones del bucle ejecutadas. A su vez, se
denomina trip counter a la variable utilizada para contar el nmero de iteraciones.
Cuando el trip counter alcanza el valor lmite impuesto por el trip count, el bucle
termina


Por ejemplo:
for(i=0 ; i<N; i++)
{
In_dat[i]=i%32;
}

En el anterior bucle, N sera

Si el compilador es capaz de garantizar que al menos se ejecutarn
bucle, entonces m es el trip count
determinar dicha informacin de for
alternativamente el usuario puede proporcionarle dicha informacin utilizando los
pragmas MUST_ITERATE y

En general, el compilador puede aplicar pipelining de forma ms eficiente si el
counter es decreciente. En la mayora de las ocasiones el compilador puede
transformar el bucle para que utilice un
original se trate de uno creciente.

El safe trip count es el nmero mnimo de iteraciones del
ejecutar de forma segura la versin del bucle a la que se le ha aplicado
Todos los bucles tienen requisitos relacionados con el
mnimo conocido no es superior al
redundantes: una versin a la que no se le ha aplicado pipelining que se ejecutar si el
trip count es menor que el
tcnica que se ejecutar siempre que el
count.
Obviamente, el uso de bucles redundantes tendr un impacto tanto en el tamao del
cdigo como en el rendimiento (ste en un menor grado). Existen opciones de
compilacin que indican que no se desean dos versiones del bucle
compilador generar las versiones a las que se le ha aplicado
probar que el trip count mnimo siempre ser igual o superior al
Pgina 84

a el trip count y la variable i sera el trip counter.
Si el compilador es capaz de garantizar que al menos se ejecutarn m
trip count mnimo conocido. A veces el compilador puede
determinar dicha informacin de forma automtica. Como no siempre es capaz de ello,
y PROB_ITERATE.
En general, el compilador puede aplicar pipelining de forma ms eficiente si el
es decreciente. En la mayora de las ocasiones el compilador puede
transformar el bucle para que utilice un trip counter apropiado, aunque en el cdigo
original se trate de uno creciente.
es el nmero mnimo de iteraciones del bucle necesarias para
ejecutar de forma segura la versin del bucle a la que se le ha aplicado
Todos los bucles tienen requisitos relacionados con el safe trip count
mnimo conocido no es superior al safe trip count, el compilador generar bucles
es menor que el safe trip count, y una versin a la que se le ha aplicado la
tcnica que se ejecutar siempre que el trip count sea igual o superior al
compilacin que indican que no se desean dos versiones del bucle. En ese caso, el
compilador generar las versiones a las que se le ha aplicado pipelining
mnimo siempre ser igual o superior al trip count
trip counter.
m iteraciones del
mnimo conocido. A veces el compilador puede
ma automtica. Como no siempre es capaz de ello,
En general, el compilador puede aplicar pipelining de forma ms eficiente si el trip
es decreciente. En la mayora de las ocasiones el compilador puede
apropiado, aunque en el cdigo
bucle necesarias para
ejecutar de forma segura la versin del bucle a la que se le ha aplicado pipelining.
safe trip count. Si trip count
dor generar bucles
y una versin a la que se le ha aplicado la
al o superior al safe trip
. En ese caso, el
pipelining slo si puede
trip count mnimo

Pgina 85

efectivo de la versin del bucle con pipelining. En caso contrario slo generar la
versin sin pipelining.

6.4.2 DESARROLLO DE BUCLES
Otra tcnica que mejora la eficiencia de nuestro cdigo es el desarrollo de bucles, o lo
que es lo mismo, expandir pequeos bucles de forma que en el cdigo aparezcan
varias iteraciones. De esta forma es posible incrementar el nmero de instrucciones
para ejecutar en paralelo. Esta tcnica es efectiva solamente cuando una sola iteracin
no utiliza todos los recursos del DSP.
Hay tres formas de desarrollar un bucle:
El compilador puede desarrollar de forma automtica el bucle.
Puedes sugerirle al compilador que desarrolle el bucle utilizando el pragma UNROLL.
El usuario puede desarrollar el bucle en el mismo cdigo C.

Ilustraremos esta tcnica con un ejemplo:
void vecsum2(short *restrict sum, const short *restrict in1, const short *restrict in2, unsigned int N)
{
int i;
for (i = 0; i < N; i++)
sum[i] = in1[i] + in2[i];
}

En el cdigo anterior, el bucle realiza una suma (que almacena en sum[i]) cada dos
ciclos. Para realizar una iteracin se tienen que hacer tres operaciones de memoria:
dos lecturas (uno para in1[i] y otro para in2[i]) y una escritura en sum[i]. Como slo
pueden ejecutarse dos operaciones de memoria por ciclo, se necesitan al menos dos
ciclos para poder realizar una iteracin.

Dado que la limitacin anterior es impuesta por las operaciones de memoria,
mejoraremos la eficiencia utilizando funciones intrnsecas:


void vecsum4(short *restrict sum, const short *restrict in1,
const short *restrict in2, unsigned int N)
{
int i;
#pragma MUST_ITERATE (10);
for (i = 0; i < (N/2); i++)
{
_amem4(&sum[i]) = _add2(_amem4_const(&in[1]), _amem4_const(&in2[i]));
}
}

De esta forma, realizando el mismo nmero de accesos a memoria, duplicamos la
cantidad de sumas, realizando dos por cada dos ci
Ahora ya estamos en situacin de aplicar el desarrollo de bucles:
void vecsum6(int *restrict sum, const int *restrict in1, const int *restrict
in2, unsigned int N)
{
int i;
int sz = N >> 2;
#pragma MUST_ITERATE (10);
for (i = 0; i < sz; i++)
{
sum[i] = _add2(in1[i], in2[i]);
sum[i+sz] = _add2(in1[i+sz], in2[i+sz]);
}
}

Al desarrollar el bucle, ahora en cada iteracin es necesario hacer seis operaciones de
memoria, de forma que pueden devolverse cuatro resultados por cada tres ciclos,
aumentando la eficiencia un 33%.
Pgina 86

void vecsum4(short *restrict sum, const short *restrict in1,
const short *restrict in2, unsigned int N)

_amem4(&sum[i]) = _add2(_amem4_const(&in[1]), _amem4_const(&in2[i]));
cantidad de sumas, realizando dos por cada dos ciclos.
Ahora ya estamos en situacin de aplicar el desarrollo de bucles:
void vecsum6(int *restrict sum, const int *restrict in1, const int *restrict

= _add2(in1[i], in2[i]);
sum[i+sz] = _add2(in1[i+sz], in2[i+sz]);
iciencia un 33%.

Pgina 87

CAPTULO 7
ANLISIS DEL RENDIMIENTO DE TURBO
CDIGOS
7.1 INTRODUCCIN
Las dos caractersticas ms representativas del rendimiento de los turbo cdigos son la
pequea tasa de error de bit obtenida con relacin seal-ruido muy baja, as como el
aplanamiento de la curva de BER con valores moderados o altos de E
b
/N
0.
Debido a
este comportamiento, podemos dividir la curva en dos regiones en funcin de la E
b
/N
0
,
que en ingls reciben el nombre de Waterfall region y floor region.
ANLISIS DEL RENDIMIENTO DE TURBO CDIGOS

Ilustracin 28
Ante la forma de la grfica pueden surgir dos preguntas:
Qu es lo que permite a los turbo cdigos obtener unos resutados tan impresionantes
a E
b
/N
0
bajas?
Por qu al aumentar la E
b
/N
Intentaremos dar respuesta a estas dos preguntas sin poner en duda el sistema de
decodificacin, asumiendo que la estructura iterativa presentada en el apartado
anterior es ptima.

7.2 COTAS DE REND
Con el objetivo de dejar clara las diferencias entre cdigos convolucionales y turbo
cdigos, es til considerarlos como cdigos bloques. Por tanto, las secuencias de
entrada las limitaremos a longitud
entrelazador del turbo codificador. Con longitudes de entrada finitas de tamao N, un
Pgina 88

28. Forma tpica de una curva de BER para turbo cdigos

Ante la forma de la grfica pueden surgir dos preguntas:
/N
0
cambia la tendencia y aparece la floor region
COTAS DE RENDIMIENTO
entrada las limitaremos a longitud N, que se corresponde con el tamao del
azador del turbo codificador. Con longitudes de entrada finitas de tamao N, un

floor region?
, que se corresponde con el tamao del
azador del turbo codificador. Con longitudes de entrada finitas de tamao N, un

Pgina 89

cdigo convolucional de tasa y memoria v, puede verse como un cdigo bloque con
2
N
codewords de longitud 2(N+v).
La BER de un cdigo convolucional en un canal con ruido aditivo, blanco y Gaussiano
(AWGN) puede ser acotado por:
ec7.1
Donde
i
y d
i
son el peso de la secuencia de entrada y el peso total de la codeword
respectivamente.
Definimos el peso de informacin medio por codeword recolectando diferentes
codewords del mismo peso total:
=
ec7.2
Donde W
d
es el peso total de informacin de todas las codewords de peso d, y N
d
el
nmero total (multiplicidad) de codewords de peso d. De esta forma:
()
ec7.3
Donde d
free
es la distancia libre del cdigo.
Dado un tamao N suficientemente grande, si un cdigo convolucional tiene N
0,d
codewords de peso d causadas por secuencias de informacin x cuyo primer uno
ocurre en el instante temporal 0, tendr tambin N
0,d
codewords de peso d causadas
por las secuencias de informacin Dx, D
2
x, etctera. De forma que, a medida que
aumentamos el tamao de N, tenemos:
lim
=
,
ec7.4

y
lim
= lim
,

,
ec7.5

Donde W
0,d
es el peso total de i
causadas por secuencias de informacin cuyo primer uno ocurre en el instante
temporal 0. De esta forma:
Por este motivo la forma de optimizar el rendimiento de los cdigos convolucionales

consiste en maximizar la distancia libre y minimizar el nmero de caminos de distancia
libre N
0,free
para una tasa y
El anlisis del rendimiento de los turbo cdigos puede acotarse tambin de forma
anloga. Sin embargo, el entrelazador del turbo codificador mapea la secuencia de
entrada x a x, y la secuencia de entrada Dx a una secuencia
probabilidad es diferente de Dx. Al contrario que los cdigos convolucionales, las
secuencias de entrada x y Dx producen diferentes
Hamming. Para los turbo codificadores con entrelazadores pseudo
mucho menor que N en el caso de
entrelazador, con mucha probabilidad, mapea secuencias de paridad de bajo peso en
del primer constituyente a secuencias de paridad de peso alto en el segu
constituyente. Por tanto, en
Donde N
d
/N se conoce como la multiplicidad efectiva de las
Para E
b
/N
0
moderadamente alta
distancia libre es dominante. Por tanto, asintticamente hablando, el rendimiento de
los turbo cdigos se puede aproximar por:
Donde N
free
es la multiplicidad de las
medio de las secuencias que crean
grfica asociada, se conoce como la as
Pgina 90

es el peso total de informacin de todas las codewords
temporal 0. De esta forma:

ra una tasa y constraint length.
entrada x a x, y la secuencia de entrada Dx a una secuencia x, que con una alta
secuencias de entrada x y Dx producen diferentes codewords con diferentes pesos de
Hamming. Para los turbo codificadores con entrelazadores pseudo-aleatorios, N
mucho menor que N en el caso de codewords de bajo peso. Esto es debido a que el
del primer constituyente a secuencias de paridad de peso alto en el segu
constituyente. Por tanto, en codewords de peso bajo:
1
/N se conoce como la multiplicidad efectiva de las codewords
moderadamente altas, se sabe que el sumando correspondiente a la
los turbo cdigos se puede aproximar por:

es la multiplicidad de las codewords de distancia libre, y
medio de las secuencias que crean codewords de distancia libre. Esta expresin, y su
grfica asociada, se conoce como la asntota de distancia libre de un turbo cdigo.
codewords con peso d
Ec7.6
x, que con una alta
con diferentes pesos de
leatorios, N
d
d
es
de bajo peso. Esto es debido a que el
del primer constituyente a secuencias de paridad de peso alto en el segundo
ec7.7
codewords de peso d.
s, se sabe que el sumando correspondiente a la
ec7.8
de distancia libre, y
free
es el peso
de distancia libre. Esta expresin, y su
ntota de distancia libre de un turbo cdigo.

Pgina 91

A continuacin estudiaremos el caso de un turbo codificador con los mismos
constituyentes, polinomios generadores D
4
+D
3
+D
2
+D+1 y D
4
+1 y tamao de
entrelazado 65536. En diversos papers [x] se ha documentado que estos cdigos
poseen distancia libre igual a 6 y N
free
igual a 3. Las tres codewords fueron causadas por
secuencias de peso 2, por lo que
free
=2. Cabe sealar que estos resultados fueron
obtenidos con un entrelazador determinado, pero son vlidos para la mayora de
entrelazadores pseudo-aleatorios del mismo tamao.
Para este caso, mostramos en la figura 7-2 su asntota de distancia libre junto al
resultado de unas simulaciones realizadas con 18 iteraciones, as como los resultados
del cdigo convolucional que estamos considerando (constraint length = 14 y tasa de
codificacin ).

Ilustracin 29. Asntotas de distancia libre (obtenida de [10])

Como se observa en la figura anterior, aumentando la relacin seal-ruido
moderadamente, los resultados se aproximan a la asntota de distancia libre. Por

tanto, podemos concluir que el motivo de la existencia de la
relativamente pequea distancia libre de los turbo cdigos.
7.3 ESPECTRO DE DISTANCIAS DE LOS TURBO CDIGOS
El objetivo de este apartado es justificar los sobresalientes resultados de los turbo
cdigos con E
b
/N
0
. El motivo de la
de distancias que resulta cuando utilizamos un entrelazador pseudo
esquema de concatenacin en paralelo. Para ilustrar el concepto de espectro de
distancias estudiaremos los mismos cdigos que
polinomios generadores D
4
Tal como se expone en [x], el espectro de distancias de los turbo cdigos en estudio es:

10
12
Tabla 2. Espectro de distancas para los turbo cdigos en estudio
Donde N
d
es el nmero total de codewords
secuencias de informacin que generan

La informacin referida a una di
Esta informacin, en conjuncin con la ecuacin ec7.6, puede ser utilizada para
estimar el rendimiento del cdigo.

Para cuantificar la contribucin de cada lnea de espectro representaremos
grficamente cada uno de los elementos del sumatorio de la ecuacin ec7.6
una simulacin del turbo cdigo en estudio
Pgina 92

tanto, podemos concluir que el motivo de la existencia de la floor region
relativamente pequea distancia libre de los turbo cdigos.
ESPECTRO DE DISTANCIAS DE LOS TURBO CDIGOS
. El motivo de la waterfall regin no es otro que el escaso espectro
de distancias que resulta cuando utilizamos un entrelazador pseudo-
distancias estudiaremos los mismos cdigos que en el apartado anterior: con
4
+D
3
+D
2
+D+1 y D
4
+1 y tamao de entrelazado 65536.
d N
d
W
d

6 4,5 9
8 11 22
10 20,5 41
12 75 150
. Espectro de distancas para los turbo cdigos en estudio

es el nmero total de codewords de peso d, y W
d
es el peso total de todas las
secuencias de informacin que generan codewords de peso d.
La informacin referida a una distancia d la denominaremos una lnea de espectro.
estimar el rendimiento del cdigo.
la contribucin de cada lnea de espectro representaremos
ada uno de los elementos del sumatorio de la ecuacin ec7.6
una simulacin del turbo cdigo en estudio:
floor region se debe a la
ESPECTRO DE DISTANCIAS DE LOS TURBO CDIGOS
no es otro que el escaso espectro
-aleatorio en un
en el apartado anterior: con
+1 y tamao de entrelazado 65536.
es el peso total de todas las
stancia d la denominaremos una lnea de espectro.
la contribucin de cada lnea de espectro representaremos
ada uno de los elementos del sumatorio de la ecuacin ec7.6 junto a

Pgina 93

Ilustracin 30. Rendimiento de los turbo cdigos en estudio descompuestos por lneas de espectro. (obtenida de
[10])

Claramente se observa que la contribucin a la BER del cdigo de las lneas de espectro
de distancia ms alta es menor que la que proporciona la lnea de espectro de la
distancia libre. De hecho, podemos comprobar que, tanto para E
b
/N
0
altas como bajas,
el comportamiento del cdigo est dominado por la distancia libre.

Los cdigos a los que se les pueden aplicar estas caractersticas los denominaremos
cdigos de espectro de distancias poco densos.

A continuacin haremos un estudio del cdigo convolucional del apartado anterior.


18
20
22
24
26
28
30
32
Tabla 3. Espectro de distancias para los cdigos convolucion
Ilustracin 31. Rendimiento de los cdigos convolucionales en estudio descompuestos por lneas de espectro.
Al contrario que en los turbo cdigos, en este caso, la contribucin de las lne
espectro de distancias ms altas contribuyen en ms medida a la BER para E
menores que 2,7dB, que se corresponde con una BER menor que 10
Pgina 94

d N
d
W
d

18 33 187
20 136 1034
22 835 7857
24
26
4784
27941
53994
361762
28 162513 2374453
30 945570 15452996
32 5523544 99659236
Espectro de distancias para los cdigos convolucionales en estudio
Rendimiento de los cdigos convolucionales en estudio descompuestos por lneas de espectro.
(obtenida de [10])

Al contrario que en los turbo cdigos, en este caso, la contribucin de las lne
menores que 2,7dB, que se corresponde con una BER menor que 10
-6
. La gran relacin
ales en estudio

Rendimiento de los cdigos convolucionales en estudio descompuestos por lneas de espectro.
Al contrario que en los turbo cdigos, en este caso, la contribucin de las lneas de
b
/N
0

. La gran relacin

Pgina 95

seal-ruido que necesita la asntota de distancia libre para dominar el rendimiento
del cdigo se debe al rpido incremento de la multiplicidad N
d
al incrementar d.

Los cdigos a los que se les pueden aplicar estas caractersticas los denominaremos
cdigos de espectro de distancias densos. El hecho de que los cdigos convolucionales
sean de espectro denso es el motivo por el cual su ganancia de codificacin real no
coincide con el seguimiento de la asntota de distancia libre.

Como conclusin obtenemos que el gran rendimiento de los turbo cdigos para
relacin seal-ruido pequea es resultado del dominio de la asntota de distancia libre,
la cual es posible gracias a la poca densidad de su espectro de distancias, la cual es
debida a la estructura de concatenacin en paralelo con un entrelazador pseudo-
aleatorio.

CAPTULO 8
ENTORNO DE TRABAJO
8.1 INTRODUCCIN
Para desarrollar el proyecto se ha utilizado un entorno con la siguiente estructura:

Ilustracin

El PC que contiene la placa es un ordenador de escasa p
emulador del controlador del modem, as como una placa que contiene el DSP, la FPGA
y dems elementos del modem. En conjunto, el emulador de controlador ms la placa,
pueden realizar la totalidad de funciones que podra hacer un mod
motivo de operar as es porque el emulador de controlador es tremendamente
y para implementar funciones nuevas podemos desarrollarlas modificando
el cdigo relativo al DSP.

Pgina 97

ENTORNO DE TRABAJO
INTRODUCCIN

Ilustracin 32. Estructura del entorno de trabajo
El PC que contiene la placa es un ordenador de escasa potencia que contiene un
pueden realizar la totalidad de funciones que podra hacer un modem completo. El
motivo de operar as es porque el emulador de controlador es tremendamente
y para implementar funciones nuevas podemos desarrollarlas modificando
otencia que contiene un
em completo. El
motivo de operar as es porque el emulador de controlador es tremendamente verstil
y para implementar funciones nuevas podemos desarrollarlas modificando solamente

El otro PC contiene una serie de utilidades qu
acceder al DSP. En concreto, el programa principal que utilizaremos ser el Code
Composer Studio V3.3, de Texas Instruments. Existe una versin posterior basada en
Eclipse, pero la versin V3.3 sigue siendo ampliamente u
detallaremos el funcionamiento del Code Composer Studio
ofrece.

Casi la totalidad de las pruebas se han realizado con esta configuracin. Sin embargo,
la mayora de los puntos de las curvas de BER para las
presentadas en el apartado siguiente ha sido imposible realizarlas en este entorno. El
motivo es que el modem requiere una E
region de dichas curvas aparece con peor relacin se

Para los dos tipos de pruebas se ha utilizado el Code Composer Studio, por lo que en
primer lugar describiremos el entorno de programacin para, posteriormente,
describir los dos elementos diferenciadores de los dos entornos: el emulador de
controlador y el entorno aislado.

8.2 CODE COMPOSER STUDIO V3.3

Code Composer Studio es el IDE (Integrated Develoment Environment) proporcionado
por Texas Instruments para el desarrollo de aplicaciones sobre sus DSPs y
microcontroladores. CCStudio incluye un
aplicaciones embebidas en sus dispositivos. Incluye compiladores para cada una de las
familias de chips, editor de cdigo fuente, entorno de construccin de proyecto,
debugger, simuladores y muchas otras prestaciones.

ENTORNO DE TRABAJO
Pgina 98

El otro PC contiene una serie de utilidades que nos permiten desarrollar cdigo y
Eclipse, pero la versin V3.3 sigue siendo ampliamente utilizada. A continuacin
detallaremos el funcionamiento del Code Composer Studio y las posibilidades que
alidad de las pruebas se han realizado con esta configuracin. Sin embargo,
la mayora de los puntos de las curvas de BER para las tasas de codificacin 1/2 y 1/3
motivo es que el modem requiere una E
s
/N
0
de 2 dB para sincronizar, y la
de dichas curvas aparece con peor relacin seal-ruido.
ntrolador y el entorno aislado.
CODE COMPOSER STUDIO V3.3
microcontroladores. CCStudio incluye un conjunto de utilidades para debugar
debugger, simuladores y muchas otras prestaciones.
e nos permiten desarrollar cdigo y
tilizada. A continuacin
y las posibilidades que
alidad de las pruebas se han realizado con esta configuracin. Sin embargo,
tasas de codificacin 1/2 y 1/3
de 2 dB para sincronizar, y la waterfall
conjunto de utilidades para debugar
ENTORNO DE TRABAJO

Pgina 99

Ilustracin 33. Entorno de programacin

Como se observa en la ilustracin 33, la ventana principal est dividida en 6 mdulos.
Estos son configurables, pudiendo eliminar cualquiera de ellos y aadir otros
diferentes, pero ser sta la configuracin estndar que se ha utilizado.

1-Editor de texto: permite escribir el cdigo y adems incluye una serie de
herramientas que facilitan dicha tarea:
o Resaltador de sintaxis: resalta en diferentes las palabras clave del lenguaje
utilizado, as como los comentarios, cadenas de caracteres y directivas en
ensamblador.
o Buscador: busca y reemplaza cadenas de texto.
o Mltiples ventanas: ofrece la posibilidad de abrir varios archivos o varias
instancias del mismo fichero.
o Divisin de pantalla: permite dividir el editor de texto para poder tener
abiertas varias instancias del mismo fichero en una sola ventana activa.

Ilustracin
o Vista mixta: activando este modo, el
las lneas equivalentes en cdigo ensamblador. Es una caracterstica muy til a
la hora de optimizar cdigo.

ENTORNO DE TRABAJO
Pgina
100

Ilustracin 34. Divisin de ventanas en el editor de texto
Vista mixta: activando este modo, el editor nos muestra nuestro cdigo junto a
la hora de optimizar cdigo.
Ilustracin 35. Vista mixta, c y asm

editor nos muestra nuestro cdigo junto a

ENTORNO DE TRABAJO

Pgina
101

2-Mapa del proyecto: permite navegar por los archivos del proyecto. Desde aqu se
puede acceder de forma rpida a los diferentes ficheros tanto de cdigo fuente, como
de cabeceras, libreras o configuracin de la BIOS del DSP.

3-Ventana de salida: CodeComposer Studio utiliza este mdulo para informarnos de
distintos eventos: errores o advertencias de compilacin, resultados de bsquedas o
errores de conexin del PC y el DSP.

4-Watch window: en este mdulo podemos consultar el valor contenido en cualquiera
de las variables accesibles para el programa en ejecucin. Permite visualizar el
contenido de arrays, punteros y soporta operaciones aritmticas bsicas.

5-Trazas: este mdulo es til para debugar y conocer el estado en el que se encuentra
el programa. Mediante la definicin de ficheros de trazas a travs de la BIOS y la
funcin LOG_printf podemos enviar mensajes que aparecern en estas ventanas.
Dichos mensajes pueden presentar formato, de forma similar al conocido printf de C.

6- Grfico de carga de CPU: este mdulo nos muestra el nivel de carga de la CPU en
porcentaje de forma grfica en tiempo real.

8.3 UTILIDADES AVANZADAS
Segn lo explicado en la seccin anterior, la descripcin de CCStudio 3.3 casi podra
aplicarse para un IDE genrico. Pero CCStudio 3.3 tiene varias caractersticas que lo
hacen muy interesante para trabajar con DSP.

8.3.1 VISOR DE REGISTROS
En apartados anteriores hemos explicado la utilidad de ciertos registros del DSP. Dado
la importancia de algunos de ellos, conocer el contenido sin tener que aadir cdigo
que sature de informacin la salida estndar es de gran ayuda para debugar una
aplicacin.

Ilustracin

Como se aprecia en la figura, podemos monitorizar el estado de registros tales como
los referentes a las transferencias de EDMA o de interrupciones, los cuales son de una
importancia crucial para nuestro proyecto.

8.3.2 VISOR DE MEMORIA
En ocasiones, las posibilidades de la
contenido de la memoria a partir
que queremos comprobar. Sin embargo no podemos introducir direcciones de
memoria (donde podemos tener mapeados registros, puertos de entrada/salida, etc).
ENTORNO DE TRABAJO
Pgina
102

Ilustracin 36. Visor de registros de CCStudio
ntes a las transferencias de EDMA o de interrupciones, los cuales son de una
importancia crucial para nuestro proyecto.
VISOR DE MEMORIA
En ocasiones, las posibilidades de la watch window son limitadas. Nos permite ver el
contenido de la memoria a partir de un puntero, especificando la cantidad de bytes

ntes a las transferencias de EDMA o de interrupciones, los cuales son de una
son limitadas. Nos permite ver el
de un puntero, especificando la cantidad de bytes
ENTORNO DE TRABAJO

Pgina
103

El visor de memoria s nos lo permite. Adems es ms verstil a la hora de mostrar
datos. Ofrece la posibilidad de agrupar los bits por bytes, words o double words,
independientemente del tipo de variable que est almacenada en las direcciones de
inters. Como contrapartida es ms engorroso que la watch window y slo permite
mostrar datos almacenados en memoria (sin poder mostrar resultados combinados,
como por ejemplo, el producto de dos variables).

Ilustracin 37. Visor de memoria de CCStudio

8.3.3 OPCIONES DE COMPILACIN
En apartados anteriores se ha comentado que existen diferentes opciones de
compilacin que, bien elegidas, optimizan el consumo de recursos. No es objetivo de

este proyecto indagar en las diferentes posibilidades ofrecidas por el compilador
debido a su extensin, pero pueden consultarse en [

CCStudio permite definir unas opciones de compilacin generales que se aplicarn a
todos los ficheros a no ser que el usuario indique lo contrario. Esto es posible dado que
ofrece la posibilidad de particularizar
concretos.
Ilustracin

8.3.4 CONFIGURACIN DE LA
La DSP/BIOS es un pequeo sistema operativo que est integrado en los DSP
Instruments. Est diseado para aplicaciones que requieren trabajar en tiempo real y
orientado a las comunicaciones. Proporciona herramientas para trabajar con
aplicaciones multi-hilo, anlisis en tiempo real y herramientas de configuracin.
ENTORNO DE TRABAJO
Pgina
104

n, pero pueden consultarse en [11].
ofrece la posibilidad de particularizar las opciones de compilacin para ficheros
Ilustracin 38. Opciones de compilacin para un fichero concreto
CONFIGURACIN DE LA DSP/BIOS.
La DSP/BIOS es un pequeo sistema operativo que est integrado en los DSP
hilo, anlisis en tiempo real y herramientas de configuracin.
las opciones de compilacin para ficheros

La DSP/BIOS es un pequeo sistema operativo que est integrado en los DSP de Texas
hilo, anlisis en tiempo real y herramientas de configuracin.
ENTORNO DE TRABAJO

Pgina
105

Ilustracin 39. Herramienta de configuracin del DSP/BIOS

El primer bloque de opciones, system, permite configurar diversas opciones a nivel
hardware, como el particionamiento de la memoria. En nuestra aplicacin se han
definido, entre otras, zonas de memoria compartida entre el DSP y el controlador,
zonas de memoria no cacheables (necesarias para las transferencias EDMA) y memoria
RAM.

El segundo bloque, instrumentation, proporciona herramientas para monitorizar
diversos aspectos del DSP. Es en este apartado donde podemos definir los ficheros de
trazas comentados anteriormente.

Scheduling brinda la opcin de definir diferentes niveles de prioridad para las
diferentes tareas. El orden de prioridad sera, de ms prioritario a menos, HWI
(HardWare Interruption), SWI (SoftWare Interruption), TSK (tasks) e Idle. De esta
forma, una interrupcin software nunca interrumpir un proceso que est
ejecutndose a causa de una interrupcin hardware. Dentro de cada una de las
categoras existen tambin niveles de prioridad que nos permiten establecer una
jerarqua entre interrupciones de la misma categora.

Synchronization permite definir objetos que ayudan a mantener la concurrencia de los
diferentes hilos en ejecucin. La correcta concurre
fundamental para una correcta comunicacin.

El ltimo bloque, Input/Output
intercambio de datos con el exterior. Una aplicacin que ya se ha comentado es la
configuracin del propio JTag que comunica el DSP con el PC que ejecuta el CCStudio.

8.4 EMULADOR DEL CONTROLADOR

Todas las pruebas realizadas a ms de 2 dB de E
con ruido blanco aditivo gaussiano. A pesar de no haber utilizado el modem pa
realizarlas, los resultados son los mismos que si hubiramos tenido disponible el
dispositivo completo.
Ilustracin
ENTORNO DE TRABAJO
Pgina
106

permite definir objetos que ayudan a mantener la concurrencia de los
diferentes hilos en ejecucin. La correcta concurrencia de las diferentes tareas es
fundamental para una correcta comunicacin.
Input/Output, como su nombre indica, permite configurar el
ropio JTag que comunica el DSP con el PC que ejecuta el CCStudio.
EMULADOR DEL CONTROLADOR
Todas las pruebas realizadas a ms de 2 dB de E
s
/N
0
se han efectuado en un canal real
con ruido blanco aditivo gaussiano. A pesar de no haber utilizado el modem pa
Ilustracin 40. Placa utilizada para la realizacin de las pruebas
permite definir objetos que ayudan a mantener la concurrencia de los
ncia de las diferentes tareas es
, como su nombre indica, permite configurar el
ropio JTag que comunica el DSP con el PC que ejecuta el CCStudio.
se han efectuado en un canal real
con ruido blanco aditivo gaussiano. A pesar de no haber utilizado el modem para

ENTORNO DE TRABAJO

Pgina
107

En la figura 8-8 se muestra la placa utilizada. sta est acoplada en una ranuda de un
PC de potencia modesta. Tiene integrado el DSP, la FPGA y diferentes elementos
menores que forman parte del modem SR40 desarrollado por Indra. El nico elemento
importante que le falta es el controlador. Para suplir esa falta, en el PC anteriormente
mencionado, se ejecuta una aplicacin llamada TCRT que se encarga de suplir esa falta.
Dicha aplicacin consiste en un emulador del controlador que permite configurar
diferentes parmetros de la configuracin de las comunicaciones, tales como
codificacin o frecuencia, tipo de portadora. Es suficientemente verstil como para
aplicar cualquier configuracin posible en cuanto a nter actuacin con el DSP.

Ilustracin 41. Captura del TCRT

Por motivos de confidencialidad no es posible dar detalles del funcionamiento del
TCRT. No obstante, no entra dentro del alcance del proyecto.

8.5 ENTORNO AISLADO
Para realizar las pruebas a menos de 2 dB de E
alternativa al canal real debido a que la codificacin implementada es ms eficiente
que el algoritmo de sincronizacin del modem.
Para poder realizar las pruebas con las tasas de codificacin ms bajas se ha optado
por la va software. En lugar de transmitir y recibir los
envan del hilo codificador a un nuevo hilo secundario, el cual cuantifica los bits y los
contamina con ruido blanco generado por software. Texas Instruments proporciona un
ejemplo de cdigo para la generacin de ruido blanco

Esta implementacin tiene un gran defecto. La velocidad de transmisin se ve
increblemente mermada debido a la eliminacin de la correcta concurrencia entre las
tareas de codificacin y decodificacin y al aumento de consumo de computa
debido a la generacin del ruido blanco. Debido a ello, las pruebas realizadas en este
entorno han consumido una gr

ENTORNO DE TRABAJO
Pgina
108

ENTORNO AISLADO
Para realizar las pruebas a menos de 2 dB de E
s
/N
0
se ha tenido que encontrar una
al real debido a que la codificacin implementada es ms eficiente
que el algoritmo de sincronizacin del modem.
por la va software. En lugar de transmitir y recibir los datos por el canal, estos se
ejemplo de cdigo para la generacin de ruido blanco gaussiano en [12
tareas de codificacin y decodificacin y al aumento de consumo de computa
entorno han consumido una gr
se ha tenido que encontrar una
al real debido a que la codificacin implementada es ms eficiente
datos por el canal, estos se
2].
tareas de codificacin y decodificacin y al aumento de consumo de computacin

Pgina
109

CAPTULO 9
RESULTADOS
9.1 INTRODUCCIN
En este apartado presentamos los resultados para los turbo cdigos en un canal
gaussiano usando una modulacin QPSK. As mismo sern comparados con los
resultados que proporcionan los cdigos convolucionales (en solitario, en conjunto con
Reed-Solomon y con entrelazado de canal).
Existen numerosos parmetros que afectan los resultados a obtener, sobre todo en lo
que concierne a los turbo cdigos. No obstante existen parmetros comunes a todas
las coficaciones:
Tipo de algoritmo decodificador utilizado.
Polinomios generadores y la constraint length de los codificadores.
El posible puncturing realizado a los bits codificados.
Decisin hard vs. Decisin soft.
Respecto a los turbo cdigos, es de vital importancia la eleccin correcta de los
siguientes parmetros:
El nmero de iteraciones utilizadas.
La longitud de la trama a la entrada del codificador.
El diseo especfico de la matriz de entrelazado.

De los parmetros comunes a los cdigos convolucionales obtendremos resultados
que muestran los efectos que se obtienen si cambiamos, por ejemplo, los polinomios
del codificador, o si aplicamos alg
resultados considerando decisin
(con varios bits de cuantificacin). Siempre supondremos una correcta terminacin del
trellis (es decir, al finalizar la transm
el estado cero), y por lo que respecta al algoritmo utilizado, para los cdigos
convolucionales se utilizar el decodificador de Viterbi, mientras que para los turbo
cdigos se utilizar el decodificador
ampliamente explicada en apartados anteriores.
Al utilizar coprocesadores para realizar la tarea de decodificacin, los cuales slo
implementan un algoritmo de decodificacin, no podremos comparar resultados en
este aspecto, por lo que consideramos que no podramos mejorar los resultados para
los cdigos convolucionales. El algoritmo
embargo, asumiremos que la degradacin en cuestin de BER no es demasiado
relevante.

En los parmetros que afectan exclusivamente a los turbo cdigos expondremos
resultados con variaciones en el nmero de iteraciones, en la longitud de trama, en el
puncturing utilizado y en el nmero de bits de cuantificacin.

9.2 PARMETROS GENERALES
Principalmente obtendremos resultados
realizadas con turbo cdigos, y aunque en
cambiaremos algunos de los parmetros importantes de los turbo cdigos para ver
cmo afectan en la ejecuci
referencia de cambio coincidirn con l
salvo que se indique lo contrario, la totalidad de las figuras de este apartado se
correspondern con grficas BER

RESULTADOS
Pgina
110

del codificador, o si aplicamos algn tipo de puncturing. Tambin mostraremos
resultados considerando decisin hard (un solo bit de cuantificacin) y decisin
(es decir, al finalizar la transmisin de cada trama los codificadores quedarn en
cdigos se utilizar el decodificador max*-Log-MAP, simplificacin del algoritmo
ampliamente explicada en apartados anteriores.
los cdigos convolucionales. El algoritmo max*-Log-MAP no es el algoritmo ptimo; sin
n los parmetros que afectan exclusivamente a los turbo cdigos expondremos
puncturing utilizado y en el nmero de bits de cuantificacin.
PARMETROS GENERALES
almente obtendremos resultados y conclusiones a partir de las pruebas
realizadas con turbo cdigos, y aunque en cada uno de los siguientes apartados
cmo afectan en la ejecucin de los mismos, todos los dems a los que no se hagan
referencia de cambio coincidirn con los que se muestran en la tabla 9
correspondern con grficas BER vs. E
b
/N
0
.
n tipo de puncturing. Tambin mostraremos
(un solo bit de cuantificacin) y decisin soft
isin de cada trama los codificadores quedarn en
simplificacin del algoritmo MAP
no es el algoritmo ptimo; sin
n los parmetros que afectan exclusivamente a los turbo cdigos expondremos
y conclusiones a partir de las pruebas
cada uno de los siguientes apartados
n de los mismos, todos los dems a los que no se hagan
os que se muestran en la tabla 9-1. Igualmente,
RESULTADOS

Pgina
111

C Ca an na al l AWGN, Additive White Gaussian Noise
M Mo od du ul la ac ci i n n QPSK
C Co om mp po on ne en nt te es s
C Co od di if fi ic ca ad do or re es s
2 Cdigos Convolucionales Recursivos (RSC) idnticos
P Pa ar r m me et tr ro os s d de e l lo os s R RS SC C m=3; K=4; G
0
=13, G
1
=15 (octal)
T Ta am ma a o o d de e t tr ra am ma a 4000 bits
E En nt tr re el la az za ad do o
El definido en el estndar 3GPP, con valores
comprendidos entre 40 y 5114 bits
T Ta as sa a ( (r ra at te e) ) R= 3/4
B Bi it ts s d de e C Cu ua an nt ti if fi ic ca ac ci i n n 8 bits (256 niveles de Cuantificacin)
A Al lg go or ri it tm mo o D De ec co od di if fi ic ca ad do or r max*-Log-MAP
I It te er ra ac ci io on ne es s 8
B Bi it ts s s si im mu ul la ad do os s
10.000 millones de bits para cada valor de E
b
/N
0
u
obtencin de ms de 100 tramas errneas.
Tabla 4. Valores por defecto de las pruebas

9.3 EFECTOS DE LA CUANTIFICACIN
Tal como sucede en cualquier sistema digital, es necesaria una cuantificacin de los
datos para poder trabajar con valores lgicos. Como es obvio, en dicho proceso
estamos induciendo un error que nos hace perder resolucin. El caso ideal sera
cuantificar con un nmero infinito de bits, o lo que es lo mismo, no cuantificar. El peor
de los casos sera el de cuantificar con un solo bit, perdiendo una cantidad importante
de informacin irrecuperable. El caso ms favorable en una implementacin real es,
sin duda, aquel que puede llevarse a cabo con una complejidad razonable obteniendo
el mejor resultado posible.

En la ilustracin 42 se observan varios casos: es interesante comprobar la degradacin
en trminos de BER que obtenemos al cuantificar con 3 bits respecto a 4 bits, que es
casi de 1,5 dB. Sin embargo, de 4 a 8 bits la degradacin es de tan slo unos 0,4 dB.
Este dato nos permite apreciar que realmente no sera tan importante realizar una
cuantificacin tan amplia como la que propone Texas Instruments con su

coprocesador. En un escenario alternativo, en el que fuera necesario el diseo de un
turbo decodificador, podramos relajar los requisitos de memoria y procesamiento
utilizando una cuantificacin de menos niveles. Pero en esta aplicacin, dado que las
caractersticas del decodificador vienen fijadas por el fabricante, no desecharemos esa
pequea ganancia que nos otorga trabajar con una cuantificacin mayor.
Ilustracin 42

9.4 EFECTO DEL NMERO DE ITERACIONES
Como se ha comentado, la capacidad correctora de los
principalmente de la posibilidad de poder aprovechar la informacin
desprende cada decodificador y utilizarla como informacin
posterior. As, cuanto mayor sea el nmero de iteraciones establecida
correccin efectuada.

Sin embargo, como se comprueba
iteraciones, la ganancia obtenida con el incremento de stas se reduce
considerablemente.

1,00E-06
1,00E-05
1,00E-04
1,00E-03
1,00E-02
3 3,5
RESULTADOS
Pgina
112

ecodificador, podramos relajar los requisitos de memoria y procesamiento
ganancia que nos otorga trabajar con una cuantificacin mayor.
42. Curvas de BER utilizando varios niveles de cuantificacin
EFECTO DEL NMERO DE ITERACIONES
Como se ha comentado, la capacidad correctora de los turbo cdigos se obtiene
principalmente de la posibilidad de poder aprovechar la informacin
desprende cada decodificador y utilizarla como informacin a priori en una iteracin
posterior. As, cuanto mayor sea el nmero de iteraciones establecida
se comprueba en la ilustracin 43, a partir de cierto nmero
3,5 4 4,5 5 5,5 6
ecodificador, podramos relajar los requisitos de memoria y procesamiento
ganancia que nos otorga trabajar con una cuantificacin mayor.

Curvas de BER utilizando varios niveles de cuantificacin
turbo cdigos se obtiene
principalmente de la posibilidad de poder aprovechar la informacin soft que
en una iteracin
posterior. As, cuanto mayor sea el nmero de iteraciones establecidas, mayor ser la
a partir de cierto nmero de
3 bits
4 bits
8 bits
RESULTADOS

Pgina
113

Ilustracin 43. Curvas de BER utilizando distinto nmero de iteracines

Como puede observarse, la degradacin de BER entre utilizar 2 iteraciones o 4 es
extremandamente notoria. Por el contrario, incluso quintuplicando el nmero de
iteraciones, la ganancia obtenida es muy pequea (menor de 0,5 dB).

El hecho de aumentar el nmero de iteraciones implica un mayor retardo en la
comunicacin. Como ya hemos comentado, el coprocesador incluye algoritmos de
criterio de parada para poder reducir el tiempo de decodificacin. A pesar de ello es
necesario incluir un nmero mximo de iteraciones. Podemos considerar 8 iteraciones
como un buen candidato: apenas hay degradacin de BER (0,15 dB aproximadamente)
y el retardo inducido es considerablemente menor. Si por el contrario nos
decantramos por un nmero menor de iteraciones, simplificaramos ligeramente el
proceso, pero la prdida de capacidad correctora es demasiado notoria para la
pequea mejora obtenida. Llevando el escenario a un caso extremo, con slo dos
iteraciones, nos encontramos con una degradacin de casi 2,5dB para una BER de 10
-4
.
Pero si reducimos la BER slo un orden de magnitud (hasta 10
-5
) la degradacin es de
ms de 3 dB.

Despus de este anlisis, para todas las pruebas restantes, el coprocesador utilizar un
nmero mximo de 8 iteraciones, tal como indican los valores de la tabla 4.

1E-07
1E-06
1E-05
0,0001
0,001
0,01
2 3 4 5 6 7
2 iteraciones
4 iteraciones
8 iteraciones
20 iteraciones

9.5 EFECTO DE LA LONGITUD DE TRAMA
Las propiedades correctoras de los cdigos convolucionales son independientes de la
longitud de la trama con la que se la trate. De hecho, como ya
pueden codificar un bit aislado simplemente conociendo el estado en que se
encuentra el codificador. Por eso mismo, a mayor longitud de trama, mayor ser el
nmero de errores, como es lgico, pero la probabilidad de error permanecer
invariable. Los turbo cdigos poseen un comportamiento diferente: el rendimiento
mejora conforme aumenta la longitud de trama. Ya en el apartado 7 lo habamos
adelantado. All explicamos que el entrelazador presente en el codificador era el
causante de que los turbo cdigos tengan un espectro de distancias tan poco denso,
caracterstica que permita la
sea ms notorio con una trama mayor, pues su longitud coincide con la de la matriz de
entrelazado. A su vez, el tamao de la trama es inversamente proporcional a los
valores de la asntota de distancia libre, por lo que, independientemente de la
distancia libre del cdigo, un mayor tamao de trama desciende el nivel del

Como contrapartida a aumenta
prestaciones, implica un mayor retardo en las comunicaciones. Es una prctica
interesante en aplicaciones que no requieran servicio en tiempo real para su correcto
funcionamiento.

En la ilustracin 44 se compa
de trama comprendidas entre los 40 y 5114 bits que contempla el estndar 3GPP. Al
igual que en los casos anteriores, los parmetros no comentados se corresponden con
los de la tabla 4.

RESULTADOS
Pgina
114

EFECTO DE LA LONGITUD DE TRAMA
longitud de la trama con la que se la trate. De hecho, como ya se ha comentado,
riable. Los turbo cdigos poseen un comportamiento diferente: el rendimiento
turbo cdigos tengan un espectro de distancias tan poco denso,
caracterstica que permita la waterfall region. Por tanto es de esperar que este efecto
u vez, el tamao de la trama es inversamente proporcional a los
distancia libre del cdigo, un mayor tamao de trama desciende el nivel del
Como contrapartida a aumentar el tamao de trama, a pesar de mejorar las
se comparan los resultados obtenidos para diferentes longitudes
se ha comentado,
riable. Los turbo cdigos poseen un comportamiento diferente: el rendimiento
turbo cdigos tengan un espectro de distancias tan poco denso,
. Por tanto es de esperar que este efecto
u vez, el tamao de la trama es inversamente proporcional a los
distancia libre del cdigo, un mayor tamao de trama desciende el nivel del floor.
el tamao de trama, a pesar de mejorar las
ran los resultados obtenidos para diferentes longitudes
RESULTADOS

Pgina
115

Ilustracin 44. Curvas de BER para diferentes longitudes de trama

Se observa que por el simple hecho de utilizar una longitud de trama de 4072 bits en
lugar de una de 432 bits, obtenemos una ganancia de 1,5 dB para la obtencin de una
BER de 10
-6
.

Tambin puede observarse que, anlogamente con los niveles de cuantificacin, a
mayor longitud de trama menor es la ganancia obtenida. As, pasar de 3000 bits por
trama a 4072 bits supone una ganancia inapreciable.

Este efecto tambin se aprecia con cdigos a los que se le ha aplicado puncturing. El
efecto del perforado ser estudiado con mayor profundidad en el apartado siguiente.
Sin embargo, es conveniente adelantar algunos resultados para ilustrar mejor este
caso.
Los cdigos implementados son turbo cdigos de tasa 1/3 y 1/2 (sistemtico), y 2/3,
3/4 y 7/8 (parcialmente sistemticos). La tasa de codificacin 1/2 es una de las
permitidas por el coprocesador para trabajar de forma nativa, con un esquema de
puncturing {1,1,0,1,0,1}. Esto indica que por cada tro (x,a,a), se eliminan uno de los
bits codificados de forma alternada. Por motivos de confidencialidad no es posible
aportar los esquemas de puncturing de los cdigos parcialmente sistemticos. Lo que
si podemos explicar es que se ha optado por estos esquemas en lugar de uno
1E-07
1E-06
1E-05
0,0001
0,001
2,5 3 3,5 4 4,5 5 5,5
4072 bits
3000 bits
1464 bits
912 bits
432 bits

sistemtico porque permite obtener un menor nivel de
el inicio de la waterfall region.

Como se indica en la tabla
3/4. A continuacin mostramos resultados para las tasas de codificacin restantes.

Ilustracin 45. Curvas de BER con varias longitudes de trama con tasa de codificacin 1/3

En la figura anterior se comprueba que la influencia de la
la que presentaban las pruebas con tasa de codificacin 3/4. En ambos casos, para
obtener una BER de 10
-
degradacin de aproximadamente 0,5 dB.

1,00E-06
1,00E-05
1,00E-04
1,00E-03
1,00E-02
0
RESULTADOS
Pgina
116

sistemtico porque permite obtener un menor nivel de floor sacrificando ligeramente
waterfall region.
Como se indica en la tabla 4, la tasa de codificacin por defecto en estas pruebas es
ntinuacin mostramos resultados para las tasas de codificacin restantes.
. Curvas de BER con varias longitudes de trama con tasa de codificacin 1/3
En la figura anterior se comprueba que la influencia de la longitud de trama es similar a
-6
, pasar de unos 4000 bits a unos 1400, aparece una
degradacin de aproximadamente 0,5 dB.
0,5 1 1,5 2
4096 bits
1408 bits
656 bits
sacrificando ligeramente
, la tasa de codificacin por defecto en estas pruebas es
ntinuacin mostramos resultados para las tasas de codificacin restantes.

. Curvas de BER con varias longitudes de trama con tasa de codificacin 1/3
longitud de trama es similar a
, pasar de unos 4000 bits a unos 1400, aparece una
4096 bits
1408 bits
656 bits
RESULTADOS

Pgina
117


En este caso se repiten los resultados. La curva de 2008 bits es muy similar a la
correspondiente a 4072, mientras que tenemos una diferencia importante (1 dB para
una BER de 10
-6
) debido a que cuando reducimos el tamao de la trama, una diferencia
de 1000 bits produce una degradacin importante.


1E-07
1E-06
1E-05
0,0001
0,001
0,01
0 0,5 1 1,5 2 2,5 3
4072 bits
2008 bits
984
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
1,00E-02
2 2,5 3 3,5 4
1272 bits
2632 bits
3616 bits


Las pruebas realizadas con las tasas de codificacin 2/3 y 7/8 ponen de manifiesto las
conclusiones inferidas a partir de las
validez de las conclusiones obtenidad.

9.6 Efectos de micro cortes en el canal
Existen escenarios en los que pueden aparecer pequeos cortes en el canal.
Concretamente estudiaremos un caso particular, en el que c
un corte en el canal de 15 milisegundos de duracin
1,9% de los datos de la transmisin, degradando la comunicacin de forma alarmante.

Una forma de mejorar la situacin es incluyendo un entrelazado
esta forma, esa rfaga de borrones definidos quedaran ms distribuidos. En nuestro
caso utilizaremos un entrelazador programable con un buffer de 512 milisegundos.
Estudiaremos la influencia del tamao de este buffer, por lo que en
mantendremos la E
s
/N
0
fija a 6dB. Esto supone trabajar con una
caso de tasa de codificacin de 1/2 y de 7,76 dB en el caso de 1/3 (en general, para
conocer la diferencia entre
10log
10
(2R)).

1E-06
1E-05
0,0001
0,001
0,01
4
RESULTADOS
Pgina
118

Curvas de BER con varias longitudes de trama con tasa de codificacin 7/8
conclusiones inferidas a partir de las grficas anteriores, poniendo de manifiesto la
validez de las conclusiones obtenidad.
Efectos de micro cortes en el canal
Concretamente estudiaremos un caso particular, en el que cada 7,85 segundos existe
un corte en el canal de 15 milisegundos de duracin, lo cual supone la ausencia del
Una forma de mejorar la situacin es incluyendo un entrelazador de canal externo. De
Estudiaremos la influencia del tamao de este buffer, por lo que en
fija a 6dB. Esto supone trabajar con una E
b
/N
conocer la diferencia entre E
b
/N
0
y E
s
/N
0
, utilizando una modulacin QPSK es
4,5 5 5,5 6
4704 bits
3432 bits
1640 bits

Curvas de BER con varias longitudes de trama con tasa de codificacin 7/8
grficas anteriores, poniendo de manifiesto la
ada 7,85 segundos existe
, lo cual supone la ausencia del
r de canal externo. De
Estudiaremos la influencia del tamao de este buffer, por lo que en este caso
/N
0
de 6 dB en el
, utilizando una modulacin QPSK es
4704 bits
3432 bits
1640 bits
RESULTADOS

Pgina
119

Ilustracin 49. Curvas de BER en canal con micro cortes

Como puede verse, con un tamao de buffer pequeo, a pesar de que, teniendo en
cuenta la E
b
/N
0
de trabajo en ambas codificaciones estaramos bien avanzados en la
floor region, obtenemos unos resultados bastante malos. No es hasta que
aumentamos el tamao del buffer cuando entramos en la waterfall region y
empezamos a obtener resultados satisfactorios. Cabe destacar que trabajando con
tasa de codificacin de 1/3 necesitamos 200 ms menos que con 1/2 para igualar
resultados. Esto es debido a que a nivel de E
b
/N
0
partimos con 1,76 dB de ventaja, y a
la prdida de prestaciones que presenta 1/2 respecto al cdigo no perforado.

9.7 EFECTOS DEL PUNCTURING
En muchas ocasiones nos interesar reducir la carga de informacin a transmitir
aunque ello implique un descenso en la calidad de la comunicacin. Esto puede ser
debido a mltiples factores, como tener garantizado un nivel de seal-ruido
suficientemente elevado, o simplemente porque queremos disminuir la redundancia
para poder alcancar un mayor data-rate. Una forma sencilla de realizar esta operacin
es utilizar puncturing.

El estndar 3GPP slo contempla un turbo codificador de tasa 1/3. Como hemos
adelantado, en este proyecto se han desarrollado tambin tasas ms altas (1/2, 2/3,
1,00E-08
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0 100 200 300 400 500
TC 1/3
TC 1/2

3/4 y 7/8), todas ellas aplicando puncturing. Nuestro objetivo era simplemente
obtener ms velocidad de transmisin aprovechndonos simultneamente de las
excelentes prestaciones de los t
forma cualitativa, el incremento de velocidad que obtenemos al aplicar puncturing.
Igualmente se aade una columna para

Ilustracin 50.
Como puede verse, entre 7/8 y 1/3 existe una diferencia ms que sustancial.
Simplemente utilizando 2/3 conseguimos doblar la velocidad de transmisin. Aunque
estas mejoras tendrn un doble impacto negativo: a
como se ha comentado, degradacin de la comunicacin.

9.7.1 AUMENTO DEL CONSUMO DE CPU
Dentro del marco en el que estamos trabajando (el de un modem) existen multitud de
tareas adems de las referentes a codificar y decodificar d
velocidad de transmisin es el principal causante del incremento de carga, puesto que
se incrementan los datos a tratar. De hecho, por el propio aumento de la velocidad de
transmisin, cuanta menor redundancia incluyamos en el canal may
sufre la CPU. En la figura 9
computacional que obtenemos trabajando con turbo cdigos, con cdigos
TC 1/3
TC 1/2
TC 2/3
TC 3/4
TC 7/8
Uncoded
RESULTADOS
Pgina
120

excelentes prestaciones de los turbo cdigos. En la figura siguiente mostramos, de
Igualmente se aade una columna para una seal sin codificar.
Incremento de velocidad de transmisin al usar puncturing

estas mejoras tendrn un doble impacto negativo: aumento del consumo de la CPU y,
como se ha comentado, degradacin de la comunicacin.
AUMENTO DEL CONSUMO DE CPU
tareas adems de las referentes a codificar y decodificar datos. El aumento de
transmisin, cuanta menor redundancia incluyamos en el canal mayor es la carga que
sufre la CPU. En la figura 9-10 mostramos una comparativa cualitativa entre la carga
urbo cdigos. En la figura siguiente mostramos, de

de velocidad de transmisin al usar puncturing
umento del consumo de la CPU y,
atos. El aumento de
or es la carga que
10 mostramos una comparativa cualitativa entre la carga

convolucionales, con cdigos convolucionales ms Reed
convolucionales ms Reed-

Ilustracin 51

En este punto conviene hacer una aclaracin. Tal como se ha explicado el concepto del
puncturing, se ha dado a entender que para obtener tasas de codificacin ms altas se
codificaba con tasa 1/3 y a partir de ah se eliminaban bits. Con el objetivo de reducir la
carga computacional, se ha desarrollado un codificador diferente para cada tasa de
codificacin, en el cual slo se calculan los bits que van a transmitirse. Respecto al
codificador, al trabajar con un coprocesador no existen muchas opciones. Como ya se
ha comentado, puede trabajar slo con tres tasas de codificacin: 1/4, 1/3 y 1/2. Para
obtener tasas mayores es necesario hacer un
coprocesador. Esto implica aadir ceros en las posiciones en las que hemos eliminado
bits.

Analizando la ilustracin 51
turbo cdigos que con cdigos convolucionales. Incluso que con cdigos
convolucionales ms Reed-
requieren un nmero similar de operaciones que los convolucionales, existe una
limitacin. Echemos un vistazo
Rate -> 3/4
Rate -> 1/2
RESULTADOS
Pgina
121

convolucionales, con cdigos convolucionales ms Reed-Solomon y con cdigos
-Solomon y entrelazado de canal.
51. Carga computacional con diferentes configuraciones
dado a entender que para obtener tasas de codificacin ms altas se
en el cual slo se calculan los bits que van a transmitirse. Respecto al
as mayores es necesario hacer un depuncturing a los datos de entrada del
ilustracin 51 apreciamos que la carga computacional es mayor con
igos que con cdigos convolucionales. Incluso que con cdigos
-Solomon. El motivo es que, a pesar de que los turbo cdigos
limitacin. Echemos un vistazo a la ilustracin 12.
CC
CC + RS
CC +RS +OL
TC
Solomon y con cdigos

dado a entender que para obtener tasas de codificacin ms altas se
en el cual slo se calculan los bits que van a transmitirse. Respecto al
os datos de entrada del
apreciamos que la carga computacional es mayor con
igos que con cdigos convolucionales. Incluso que con cdigos
Solomon. El motivo es que, a pesar de que los turbo cdigos
CC
CC + RS
CC +RS +OL
TC

Existe una pequea diferencia respecto al codificador convolucional que hace que la carga
computacional aumente. En este caso a la entrada de cada constituyente tenemos una
operacin entre los bits de entrada y los bits almacenados
el codificador convolucional los bits que entraban al registro eran los de entrada, sin ningn
tipo de operacin aadida. Esto hace que, adems de necesitar hacer estas operaciones, hay
que realizarlas para todos los b
ejemplo:

Supongamos una tasa de codificacin 7/8 con la siguiente matriz de pncturing:

1
X 1
A 1
A' 0

Como se observa en la matriz, en varios tros {X,A,A} slo se transmiten los bits de datos, sin
ningn tipo de codificacin. Por tanto, en un codificador convolucional no se tendran que
hacer clculos. En el turbo codificado
desplazamiento, y debido a que ste depende tambin de los estados anteriores, es necesario
hacer estos clculos para poder obtener el estado del registro futuro.

RESULTADOS
Pgina
122

operacin entre los bits de entrada y los bits almacenados en el registro de desplazamiento. En
que realizarlas para todos los bits de paridad, vayan a transmitirse o no. Lo ilustraremos con un
2 3 4 5 6 7 8 9 10 11 12 13 14
1 0 0 1 0 0 1 0 0 1 0 0 1
0 1 0 0 1 0 0 1 0 0 1 0 0
0 0 1 0 0 1 0 0 1 0 0 1 1
hacer clculos. En el turbo codificador, sin embargo, hay que calcular el estado del registro de
hacer estos clculos para poder obtener el estado del registro futuro.

en el registro de desplazamiento. En
its de paridad, vayan a transmitirse o no. Lo ilustraremos con un
r, sin embargo, hay que calcular el estado del registro de
RESULTADOS

Pgina
123

9.7.2 DEGRADACIN EN LA COMUNICACIN
Como es de esperar, disminuir la cantidad de redundancia provocar una degradacin
en la comunicacin. En la ilustracin 52 mostramos curvas de BER vs. E
b
/N
0
para todas
las tasas de codificacin desarrolladas:

Ilustracin 52. Curvas de BER para las diferentes tasas de codificacin

Como puede observarse, la degradacin cuantitativamente es similar al aumento de
velocidad de transmisin obtenido. Utilizar una tasa de 1/2 frente a una de 1/3 nos
provocar una degradacin de menos de 1 dB, pero si la comparacin se hace con una
tasa de 7/8, se acerca alarmantemente a los 5 dB. Adems, hay que tener otro dato en
cuenta: las curvas BER vs. E
b
/N
0
son tiles para comparar la eficiencia de los cdigos.

Sin embargo, desde un punto de vista prctico, a la hora de realizar una comunicacin
no nos importa la relacin entre la energa de bit y el ruido. Lo que se transmite son
smbolos, por lo que, para comparar distintos codificadores parece ms lgico utilizar
curvas BER vs. E
S
/N
0:

1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
1,00E-02
1,00E-01
0 0,5 1 1,5 2 2,5 3 3,5 4 4,5 5 5,5 6 6,5
TC 7/8
TC 3/4
TC 2/3
TC 1/2
TC 1/3

Ilustracin 53. Curvas de BER en funcin de la Es/N0 para las diferentes tasas
Dentro de este marco ya vemos una diferencia mucho ms notoria entre los distintos
cdigos: la degradacin que supone pasar a utilizar una tasa de
en el caso ms extremo, nos acercamos a los 8,5 dB.

Ahora que ya conocemos las prestaciones que nos ofrece cada cdigo es el momento
de preguntarse sobre la utilidad de cada uno. Y como suele suceder, la respuesta es
que depende del contexto en el que se vayan a utilizar. Si por ejemplo, tenemos
garantizado que en nuestro canal tendremos calidad suficiente, no sera inteligente
utilizar una tasa de codificacin con la que, al aadir redundancia, triplicamos el
nmero de bits a transmitir. Sin embargo, en canales con condiciones hostiles (como el
caso del canal con micro-cortes ya comentado)
de transmisin para una mejora de la comunicacin en general.

9.8 COMPARATIVA CON CDIGOS CONVOLUCIONALES
Vistas las capacidades correctoras de los turbo cdigos podemos preguntarnos si
necesitamos disponer de cdigos convolucionales y, en su casi, si podramos llegar a
las capacidades correctoras de los turbo cdigos con diversas modificaciones.

1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
1,00E-02
1,00E-01
-2-1,5-1-0,5 0 0,5
RESULTADOS
Pgina
124

Curvas de BER en funcin de la Es/N0 para las diferentes tasas

cdigos: la degradacin que supone pasar a utilizar una tasa de es de ms de 2 dB, y
en el caso ms extremo, nos acercamos a los 8,5 dB.
contexto en el que se vayan a utilizar. Si por ejemplo, tenemos
itir. Sin embargo, en canales con condiciones hostiles (como el
cortes ya comentado) es muy interesante sacrificar velocidad
de transmisin para una mejora de la comunicacin en general.
COMPARATIVA CON CDIGOS CONVOLUCIONALES
tas las capacidades correctoras de los turbo cdigos podemos preguntarnos si
1 1,5 2 2,5 3 3,5 4 4,5 5 5,5 6 6,5 7 7,5 8 8,5 9

Curvas de BER en funcin de la Es/N0 para las diferentes tasas
es de ms de 2 dB, y
contexto en el que se vayan a utilizar. Si por ejemplo, tenemos
itir. Sin embargo, en canales con condiciones hostiles (como el
es muy interesante sacrificar velocidad
COMPARATIVA CON CDIGOS CONVOLUCIONALES
tas las capacidades correctoras de los turbo cdigos podemos preguntarnos si
9
TC 7/8
TC 3/4
TC 2/3
TC 1/2
TC 1/3
RESULTADOS

Pgina
125

Respecto a la primera cuestin, la respuesta es que s es necesario disponer de los
cdigos convolucionales. En aplicaciones en tiempo real, como los servicios de voz
inalmbricos, un retardo superior a 10 ms se vuelve inaceptable, por lo que los turbo
cdigos no son una opcin viable.

Por lo que respecta a la capacidad correctora de los cdigos convolucionales,
podremos compararla con la de los turbo cdigos si encontramos uno de cada tipo que
sean equivalentes en trminos de complejidad. Los turbo cdigos bajo estudio,
definidos en el estndar 3GPP, constaN de dos constituyentes idnticos RSC de
memoria m=3. Utilizando como algoritmo decodificador el MAP y un total de 8
iteraciones, podemos decir (aproximadamente) que el nmero equivalente de estados
en un cdigo convolucional sera de:
2 decodificadores x 2 secuencias recurrentes ( y ) x 8 iteraciones x 2
3
estados =
= 256 estados del TDecodificador
256 estados del decodificador convolucional convencional

El nmero de estados en un decodificador de Viterbi para un CC de memoria m es 2
m
.
As, un CC comparable en trminos de complejidad al TC de la norma UMTS (cuyos
constituyentes tienen memoria m=3) ser aquel cuya memoria cumpla:
2
m
= 256 m = 8

Este clculo ha sido bastante aproximado, pero suficiente para poder decir que la
complejidad computacional es del mismo orden. Y como se ha visto en el apartado
anterior, no existen grandes diferencias, salvo las lgicas debido a las optimizaciones
que pueden realizarse a la hora de disminuir la tasa de codificacin.

En este apartado compararemos cdigos de tasa de codificacin 1/2 y 3/4, ya que son
las nicas tasas disponibles en nuestro sistema para los cdigos convolucionales. Cabe
decir que los sistemas son anlogos: utilizan el mismo canal, estn integrados en el
mismo modem y ambos utilizan coprocesadores para su decodificacin.

9.8.1 TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES
Comenzaremos comparando los turbo cdigos con los cdigos convolucionales sin
ningn tipo de mejora:

Ilustracin
Ilustracin

Como puede observase en las figuras anteriores, no hemos especificado el tamao de
trama para los cdigos convolucionales, ya que
ella. As, cuanto mayor sea el nmero de bits mayor ser el nmero de errores, por lo
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0,00 1,00
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0,00
RESULTADOS
Pgina
126

TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES
Ilustracin 54. Turbo cdigos Vs. cdigos convolucionales, rate=

Ilustracin 55. Turbo cdigos Vs. cdigos convolucionales, rate=
trama para los cdigos convolucionales, ya que su capacidad correctora no depende de
1,00 2,00 3,00 4,00 5,00 6,00
2,00 4,00 6,00 8,00
TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES

su capacidad correctora no depende de
TC 1/2
CC 1/2
TC 3/4
CC 3/4
RESULTADOS

Pgina
127

que en trminos de BER no es relevante. Otro caso sera en trminos de FER (Frame
Error Rate), donde se contabilizan el nmero de tramas errneas.

La conclusin que podemos sacar es que, utilizando tramas con tamaos
suficientemente grandes (en otro caso no tiene sentido utilizar turbo cdigos) la
capacidad correctora de los turbo cdigos sobrepasa con creces a la de los
convolucionales. Al aumentar la E
b
/N
0
y entrar en la floor region los cdigos
convolucionales llegan a proporcionar mejores prestaciones que los turbo cdigos,
pero hablamos de situaciones en que la BER es del orden de 10
-9
, lo cual puede
considerarse una transmisin sin errores.

9.8.2 TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES MS
REED-SOLOMON
Reed-Solomon es un tipo de codificador bloque que usualmente se usa en conjunto
con los cdigos convolucionales. Utilizndolos en conjunto podemos mejorar las
prestaciones de forma considerable. No se contempla la opcin de utilizarlo en
conjunto con los Turbo Cdigos puesto que la ganancia en la waterfall region es muy
pequea y conlleva un mayor overhead, disminuyendo la velocidad de transmisin.

Ilustracin 56.Turbo cdigos Vs. cdigos convolucionales + RS, rate=

1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0,00 1,00 2,00 3,00 4,00
TC 1/2
CC 1/2 + RS

Ilustracin 57

Como puede apreciarse, en ambos casos hemos ganado aproximadamente 1 dB por el
simple hecho de utilizar Reed
existe todava una diferencia de 1 dB
de diferencia) para la obtencin de una BER de 10
notar el aumento de la pendiente para los cdigos convolucionales.

9.8.3 TURBO CDIGOS
REED-SOLOMON MS ENTRELAZADO

Para mejorar las prestaciones de los cdigos convolucionales podemos aadir a la
codificacin Reed-Solomon un en
ligeramente la carga computacional y el retardo incluido, sin tener impacto en la
velocidad de transmisin.
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0,00 1,00
RESULTADOS
Pgina
128

57. Turbo cdigos Vs. cdigos convolucionales + RS, rate=
simple hecho de utilizar Reed-Solomon. An as, a pesar de aumentar el overhead,
existe todava una diferencia de 1 dB (en el caso de 3/4, para 1/2 existe 1dB adicional
para la obtencin de una BER de 10
-6
. No obstante es interesante hacer
notar el aumento de la pendiente para los cdigos convolucionales.
TURBO CDIGOS VS. CDIGOS CONVOLUCIONALES MS
SOLOMON MS ENTRELAZADO
Solomon un entrelazador externo. En este caso slo aumentaremos

1,00 2,00 3,00 4,00 5,00 6,00
TC 3/4
CC 3/4 + RS

Solomon. An as, a pesar de aumentar el overhead,
(en el caso de 3/4, para 1/2 existe 1dB adicional
. No obstante es interesante hacer
CDIGOS CONVOLUCIONALES MS
trelazador externo. En este caso slo aumentaremos
TC 3/4
CC 3/4 + RS
RESULTADOS

Pgina
129

Ilustracin 58. Turbo cdigos Vs. cdigos convolucionales + RS + OL, rate=

Ilustracin 59. Turbo cdigos Vs. cdigos convolucionales + RS + OL, rate=

En este punto nos encontramos con que hemos disminuido en 1 dB la diferencia de
ganancia de codificacin. En el caso de 3/4 hemos llegado a igualar prestaciones. Sin
embargo, debido a que la diferencia inicial era mayor, para la tasa de codificacin de
1/2 an tenemos una diferencia importante.

Como conclusin podemos inferir que para poder acercarse o igualar los resultados de
los turbo cdigos, los cdigos convolucionales por s solos no valen. Es necesario
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0,00 0,50 1,00 1,50 2,00 2,50 3,00
TC 1/2
CC 1/2 + RS + OL
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
0,00 1,00 2,00 3,00 4,00 5,00
TC 3/4
CC 3/4 + RS + OL

introducir codificaciones adicionales adems de un entrelazado. Esto tiene dos
consecuencias importantes:
1. Prdida de velocidad de transmisin.
2. Aumento del retardo.
Para conocer el impacto en prdida de velocidad de transmisin, observemos la figura
9-19.
Ilustracin
Se observa que existe una muy pequea diferencia a favor de los cdigos
convolucionales, ms notoria con la tasa de codificacin 3/4. Esto es debido a que para
decodificar los datos, el turbo decodificador requiere los
exigencias del entorno, en este proyecto se ha trabajado a nivel de byte. Esto implica
que si utilizamos una tasa de 3/4 tenemos varios requisitos: el tamao de trama tiene
que ser mltiplo de 3, de 8
trabajar a nivel de byte, se convierten en 16) para los
requisitos se aprovecha menos la trama y la diferencia es algo ms notoria que con
1/2.

Sin embargo, al comparar
alcanzada por los convolucionales, vemos que la superan de forma notoria
(aproximadamente un 10%).
resultados de los turbo cdigos, adems de perder la gran ventaja que tenan frente a
ellos: el pequeo retardo introducido.
Rate->1/2
Rate->3/4
RESULTADOS
Pgina
130

consecuencias importantes:
Prdida de velocidad de transmisin.
Aumento del retardo.
l impacto en prdida de velocidad de transmisin, observemos la figura
Ilustracin 60. Velocidad de transmisin para TC, CC y CC+RS
s, ms notoria con la tasa de codificacin 3/4. Esto es debido a que para
decodificar los datos, el turbo decodificador requiere los tail bits
amos una tasa de 3/4 tenemos varios requisitos: el tamao de trama tiene
que ser mltiplo de 3, de 8 y hay que tener en cuenta que necesitamos 12 bits (por
trabajar a nivel de byte, se convierten en 16) para los tail bits. Por este conjunto de
e aprovecha menos la trama y la diferencia es algo ms notoria que con
Sin embargo, al comparar las velocidades alcanzadas por los turbo cdigos con la
(aproximadamente un 10%). Este es el precio que hemos pagado por acercarnos a los
ellos: el pequeo retardo introducido.
l impacto en prdida de velocidad de transmisin, observemos la figura

s, ms notoria con la tasa de codificacin 3/4. Esto es debido a que para
tail bits. Adems, por
amos una tasa de 3/4 tenemos varios requisitos: el tamao de trama tiene
y hay que tener en cuenta que necesitamos 12 bits (por
. Por este conjunto de
e aprovecha menos la trama y la diferencia es algo ms notoria que con
las velocidades alcanzadas por los turbo cdigos con la
Este es el precio que hemos pagado por acercarnos a los
TC
CC
CC + RS
RESULTADOS

Pgina
131

9.9 SEGUIMIENTO DE LA ASNTOTA DE DISTANCIA LIBRE

Como se ha comentado en el captulo 7, al alcanzar una E
b
/N
0
moderada, entramos en
la llamada floor region, donde la curva de BER pierde pendiente debido que la
distancia libre de los turbo cdigos no es muy elevada.

Para poder comprobar que se cumplen los fundamentos tericos hemos calculado los
parmetros necesarios para la obtencin de la asntota gracias a una aplicacin
desarrollada por Roberto Garello (roberto.garello@polito.it). Dicho programa es de
utilidad siempre que los cdigos utilizados sean sistemticos. Por ese mismo motivo
slo podemos calcular las asntotas para las tasas de codificacin 1/3 y 1/2.

Debido a que el seguimiento de la asntota ocurre con BERs inferiores a 10
-8
las
pruebas a realizar son extremadamente largas. Por ese motivo slo ha sido posible
realizar pruebas para un caso: tasa de codificacin 1/2 y longitud de trama 4072 bits.

Ilustracin 61. Seguimiento de la asntota de distancia libre

1,00E-12
1,00E-11
1,00E-10
1,00E-09
1,00E-08
1,00E-07
1,00E-06
1,00E-05
1,00E-04
1,00E-03
1,00E-02
1,00E-01
1,00E+00
0 1 2 3 4
Asntota 4072
bits
TC 1/2 4072 bits

Como puede verse, s se produce
de no realizar ms pruebas, podemos estimar los resultados de cualquier prueba que
se encuentre en la floor region

A su vez, mostramos las asntotas para otros tamaos de trama, donde se ve que en e
caso del floor, no es tan impactante el tamao de la trama.

RESULTADOS
Pgina
132

Como puede verse, s se produce el seguimiento de la asntota. Por lo tanto, a pesar
floor region.
A su vez, mostramos las asntotas para otros tamaos de trama, donde se ve que en e
caso del floor, no es tan impactante el tamao de la trama.

el seguimiento de la asntota. Por lo tanto, a pesar
A su vez, mostramos las asntotas para otros tamaos de trama, donde se ve que en el

Pgina
133

CAPTULO 10
CONCLUSIONES
En este proyecto se han estudiado bsicamente dos temas importantes: por una parte
hemos contemplado las caractersticas de los cdigos correctores de errores, en
especial de los cdigos convolucionales y los turbo cdigos, para finalmente obtener
resultados sobre los cdigos definidos en el estndar en estudio (3GPP). Por otro lado,
se ha descrito el proceso de programacin de un coprocesador y explicado directrices
de programacin en DSP.
Inicialmente hemos entrado en el campo de la codificacin de canal, resaltando
especialmente las caractersticas de los cdigos convolucionales y los turbo cdigos,
detallando aspectos tan importantes para el buen funcionamiento de la correccin
como el puncturing, la terminacin del trellis o el entrelazado (para los TC).

Obviamente para que estas propiedades estudiadas sean aprovechadas es necesario el
conocimiento del decodificador y de los diferentes algoritmos que pueden aplicarse
sobre l. Por ello fueron estudiados el algoritmo de Viterbi y el MAP, adems de
comentar otros derivados , como el Max-Log-MAP o el Log-MAP.

Se han obtenido resultados para diferentes parmetros que afectan directamente en
la resolucin de la decodificacin de turbo cdigos, como son:
- el uso de d di is st ti in nt to os s n n
de 4 bits (16 niveles) la degradacin es muy notoria. Como en nuestro caso
utilizamos un coprocesador para la tarea de decodificacin, util
de cuantificacin no aumenta la complejidad del sistema, por lo que se han
mantenido los 8 bits sugeridos por Texas Instruments en su documentacin.
- e el l n n m me er ro o d de e i it te er ra ac c
que 8 iteraciones
nmero de iteraciones la mejora obtenida no es lo suficientemente importante
y relajamos la tarea de decodificacin, asegurndonos de que el coprocesador
podr realizar la tarea en el tiempo que r
- p pu un nc ct tu ur ri in ng g ( (p pe er rf fo or ra a
1/3) y perforados, obteniendo tasas de 1/2, 2/3, 3/4 y 7/8, haciendo hincapi
en la degradacin de la BER, el consumo de CPU y la velocidad de transmisin
obtenida con todas las tasas.
- l lo on ng gi it tu ud d d de e l la a t tr ra a
disminuir su P
b
con el aumento de los bits a transmitir. ste ser un parmetro
importantsimo a considerar para el correcto funcionamiento de los TC, a
diferencia de los CC, cuya correccin no depende del nmero de bits por trama
(naturalmente a mayor longitud de trama mayor ser el nmero de bits
errneos obtenidos por los CC, pero la BER se mantendr constante). Por tanto,
para aquellos servicios que no necesit
aumentar la longitud de la trama ser una buena tcnica para disminuir la
probabilidad de error y, por tanto, la probabilidad de error de bloque (BLER).
- tambin se compar la capacidad correctora de los
conclusin de que la capacidad correctora de los TC es superior a la de los CC ,
aunque la diferencia puede recortarse aadiendo otras tcnicas a los cdigos
convolucionales.

Adems del excelente rendimiento de los turbo cdigos en la
analizado la prdida de aumento de la capacidad correctora y el seguimiento de la
CONCLUSIONES
Pgina
134

icacin de turbo cdigos, como son:
n ni iv ve el le es s d de e c cu ua an nt ti if fi ic ca ac ci i n n, donde se concluy que por debajo
utilizamos un coprocesador para la tarea de decodificacin, util
c ci io on ne es s e en n l la a d de ec co od di if fi ic ca ac ci i n n, , que se lleg a la conclusin de
es un buen valor para este parmetro, ya que a mayor
podr realizar la tarea en el tiempo que requiere el sistema.
a ac ci i n n) ), , donde se compararon resultados sin perforar (tasa
ida con todas las tasas.
a am ma a, , ya que los turbo cdigos poseen la propiedad de
ia de los CC, cuya correccin no depende del nmero de bits por trama
para aquellos servicios que no necesiten ser transmitidos en tiempo real,
tambin se compar la capacidad correctora de los C CC C v vs s T TC C, llegnd
Adems del excelente rendimiento de los turbo cdigos en la waterfall r
, donde se concluy que por debajo
utilizamos un coprocesador para la tarea de decodificacin, utilizar ms niveles
que se lleg a la conclusin de
es un buen valor para este parmetro, ya que a mayor
donde se compararon resultados sin perforar (tasa
ya que los turbo cdigos poseen la propiedad de
ia de los CC, cuya correccin no depende del nmero de bits por trama
en ser transmitidos en tiempo real,
, llegndose a la
waterfall region, se ha
CONCLUSIONES

Pgina
135

asntota de distancia libre por parte de las curvas de BER. Afortunadamente, la
aparicin de esta zona de funcionamiento ocurre siempre para BERs inferiores a 10
-7

en todos los casos estudiados, la cual ya es una BER suficientemente baja como para
no afectar de forma notoria a la comunicacin.
Sin embargo no ha sido posible realizar a tiempo todas las pruebas que se deseaban.
Actualmente se est planteando realizar pruebas en otro tipo de canales
(supuestamente se realizarn en un canal con desvanecimiento Rician), y de momento
han quedado pendientes otros test sobre consumo de CPU ms exhaustivas. A su vez
hubiera sido interesante realizar pruebas con el enlace satlite, pero por motivos de
tiempo no ha podido realizarse.

Tampoco ha quedado tan completo como hubiramos deseado el estudio de las
asntotas de distancia libre para un mejor anlisis de la floor region. Lo interesante
hubiera sido poder comprobar que con todas las codificaciones se produce el
seguimiento de la asntota, pero hemos quedado lejos de este objetivo: solamente se
han podido obtener asntotas para los cdigos sistemticos que se han desarrollado
(tasas de codificacin 1/2 y 1/3) debido a que la aplicacin disponible slo era
compatible con puncturing que no perfore bits de informacin. A su vez slo se han
podido comprobar los resultados con la tasa de codificacin de 1/2, debido a la
exagerada duracin de las pruebas.

Pgina
137

CAPTULO 11
Bibliografa y referencias
11.1 Referencias

[1] C.E. Shannon, A Mathematical Theory of Communication, The Bell System
Technical Journal, vol. 27, July, October, 1948, pp. 379423, 623656.
[2] C. Berrou, A. Glavieux and P. Thitimajshima, Near Shannon limit error-correcting
coding and decoding: Turbo-Codes, Proc. 1993 Int Conf. Comm., pp. 1064-1070.
[3] C. Berrou and A. Glavieux, Near optimum error correcting coding and
decoding: Turbo-Codes, IEEE Trans. Comm., vol 44, no. 10, October 1996.
[4] A.J. Viterbi, Error Bounds for Convolutional Codes and an Asymptotically
Optimum Decoding Algorithm, IEEE Trans. Inform. Theory, vol 13, no. 2, April
1967, pp. 260-269.
[5] ETSI TS 101 851-2-1: Satellite Earth Stations and Systems (SES); Satellite
Component of UMTS/IMT-2000; Part 2: Multiplexing and channel coding;
Sub-part 1: G-family (S-UMTS-G 25.212), pp 16-20.

[6] P. Robertson, Illuminating the structure of code and decoder of parallel
concatenated recursive systematic (turbo) codes,
1298-1303.
[7] L.R. Bahl, J. Cocke, F. Jelinek, and J. Raviv, Optimal decoding of linear codes for
minimizing symbol error rate,
284-287.
[8] W. Koch, and A. Baier, Optimum and sub
disturbed by time
December 1990, pp. 1679
[9] P. Robertson, E. Villebrun, and P. Hoeher, A comparison of optimal and sub
optimal MAP decoding algorithms operating in the log domain,
Communications, June 1995, pp. 1009
[10] Lance C. Perez, Member, IEEE, Jan Seghers, and D
A distance spectrum distance interpretation
on information theory, vol 42, no 6, November
[11] Texas Instruments,
November 2003, pp
11.2 Bibliografa
[13] Saul Lazcano Salas, F. Garc
compatible para SNR alta
04510, Mxico.
[14] Ravindra M. Deshmukh
and Code Rates: Turbo Code
[15] Roberto Garello , Franco Chiaraluce , Paola Pierleoni , Marco Scaloni , Sergio
Benedetto, On Error Floor and Fre
Elettronica ed Aut. Universit
Reference Guide, September 2004
(TCP), August 2006.
Bibliografa y referencias
Pgina
138

P. Robertson, Illuminating the structure of code and decoder of parallel
ed recursive systematic (turbo) codes, IEEE Globecom
R. Bahl, J. Cocke, F. Jelinek, and J. Raviv, Optimal decoding of linear codes for
minimizing symbol error rate, IEEE Trans. Inform. Theory, March 1974
h, and A. Baier, Optimum and sub-optimum detection of coded data
disturbed by time-varying inter-symbol interference, IEEE Globecom
December 1990, pp. 1679-1684.
Robertson, E. Villebrun, and P. Hoeher, A comparison of optimal and sub
P decoding algorithms operating in the log domain,
, June 1995, pp. 1009-1013.
Lance C. Perez, Member, IEEE, Jan Seghers, and Daniel J. Costello, Jr., Fellow
ectrum distance interpretation of turbo codes, IEEE
on information theory, vol 42, no 6, November 1996, pp 1-12.
Texas Instruments, TMS320C6000 Programmers Guide. August 2002
Texas Instruments, TMS320C6416 Coprocessors and Bit Error Rates
p 8-10.
azcano Salas, F. Garca-Ugalde, Diseo de Turbo c
compatible para SNR alta. Facultad de Ingeniera, UNAM, M
ra M. Deshmukh, S.A. Ladhake, Analysis of Various Puncturing Patterns
Rates: Turbo Code, I.B.S.S. College of Engineering, Amravati.
Roberto Garello , Franco Chiaraluce , Paola Pierleoni , Marco Scaloni , Sergio
On Error Floor and Free Distance of Turbo Codes,
Universit di Ancona, Italy.
Texas Instruments, TMS320C64x DSP Turbo-Decoder Coprocessor (TCP)
September 2004.
Texas Instruments, Using TMS320C6416 Coprocessors: Turbo Coprocessor

P. Robertson, Illuminating the structure of code and decoder of parallel
IEEE Globecom, 1994, pp.
R. Bahl, J. Cocke, F. Jelinek, and J. Raviv, Optimal decoding of linear codes for
March 1974, pp.
optimum detection of coded data
IEEE Globecom,
Robertson, E. Villebrun, and P. Hoeher, A comparison of optimal and sub-
P decoding algorithms operating in the log domain, Proc. Int. Conf.
aniel J. Costello, Jr., Fellow,
IEEE transactions
August 2002
TMS320C6416 Coprocessors and Bit Error Rates.
digos de tasa
Mxico, D.F. C.P.
Analysis of Various Puncturing Patterns
I.B.S.S. College of Engineering, Amravati.
Roberto Garello , Franco Chiaraluce , Paola Pierleoni , Marco Scaloni , Sergio
Dipartimento di
Decoder Coprocessor (TCP)
Turbo Coprocessor

Proyecto Borja A Feito

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Proyecto Borja A Feito

Cargado por

Copyright:

Formatos disponibles

Desarrollo de un esquema de codificacin basado en los Turbo

Cdigos definidos en el estndar 3GPP (S-UMTS)

, que por simplicidad a partir de ahora llamaremos

causado por un bit de entrada

, que se calculan de forma recursiva segn ec4.5;

recursividad se comporta de la misma manera que en el algoritmo de Viterbi, con la

Por este motivo la forma de optimizar el rendimiento de los cdigos convolucionales

Por este motivo la forma de optimizar el rendimiento de los cdigos convolucionales

También podría gustarte