Smbolo de las compuertas lgicas y su tabla de verdad

A continuacin se enumeran los pasos requeridos para un el diseo de un circuito secuencial.

1) Recibir las especificaciones del diseo. 2) Analizar detenidamente las especificaciones para entender la conducta operativa del circuito que se quiere disear (punto crtico). 3) Hacer un diagrama a bloques mostrando todas las entradas y salidas. 4) Desarrollar un diagrama de estados primitivo. 5) Desarrollar una tabla de estados a partir del diagrama de estados primitivos y eliminar los posibles estados redundantes o equivalentes. Entendiendo por estos ltimos todos aquellos estados en los que para entradas iguales tengan el mismo estado siguiente y la misma salida 6) Elaborar un diagrama de estados simplificado. 7) Hacer la asignacin de estados de acuerdo a las siguientes reglas. Regla 0: El estado inicial del circuito debe asignarse a la celda 0 del mapa. Regla 1: Estados que tengan iguales estados siguientes para una condicin de entrada, debern tener asignaciones que puedan ser agrupadas en celdas lgicamente adyacentes. Regla 2: Estados que sean el estado siguiente de un estado dado, debern tener asignaciones que puedan ser agrupados en celdas lgicamente adyacentes. Regla 3: Estados que tengan salidas idnticas debern ser agrupados en celdas lgicamente adyacentes. 8) Si existiera alguna discrepancia, se deber dar preferencia a las condiciones de adyacencia que ocurran ms de una vez y a las que estn impuestas por las reglas 1 y 3. 9) La asignacin adecuada de estados nos simplificar el diseo del circuito. 10) Construir una tabla de estados utilizando la asignacin elegida. 11) Hacer los mapas de Karnaugh utilizando la tabla de estados, para la lgica del decodificador de prximo estado. 12) Hacer la eleccin de los elementos de memoria. 13) Desarrollar la lgica del decodificador de salida. 14) Hacer el diagrama lgico del diseo.

 Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas). TTL trabaja normalmente con 5V.

Los circuitos de tecnologa TTL se prefijan normalmente con el nmero 74 (54 en las series militares e industriales). A continuacin un cdigo de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir: TTL : Serie estndar TTL-L (low power) : Serie de bajo consumo TTL-S (schottky) : Serie rpida (usa diodos Schottky) TTL-AS (advanced schottky) : Versin mejorada de la serie anterior TTL-LS (low power schottky) : Combinacin de las tecnologas L y S (es la familia ms extendida) TTL-ALS (advanced low power schottky) : Versin mejorada de la serie LS TTL-F (FAST : fairchild advanced schottky) TTL-AF (advanced FAST) : Versin mejorada de la serie F TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lgicos compatibles con TTL TTL-G (GHz C-MOS) : GHz ( From PotatoSemi) La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra: Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor comn que produce en su colector y emisor seales en contrafase. Driver. Est formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Comparacin entre las familias lgicas.

Caractersticas ms importantes de familias lgicas de baja tensin