Universidad Nacional de Ingeniera

Facultad de Electrotecnia y Computacin

Ing. Electrnica
Maquinas Computadora I
Docente: Marlon Robleto

Elaborado por:
Ricardo Gabriel Jarqun Anduray
Luis Carlos Guevara Cerda
Jocsan Haniel Castillo Carranza
Tema: Generador de reloj 8284
Grupo: 4T1-Eo
Fecha:

Martes 3 de mayo del 2016

I.

Introduccin

En muchos circuitos electrnicos digitales, en especial los microprocesadores, es necesario

emplear algn tipo de sincronizacin para realizar una gran cantidad de esenciales tareas
como: transferencia de datos, control de procesos. Para ello se emplean circuitos generadores
de seal del tipo onda cuadrada con ciclo de trabajo que puede ser al 50% u otro valor. Dichos
circuitos son en esencia osciladores que proveen una seal generalmente denominada
CLOCK (reloj), con niveles lgicos adaptados a la lgica utilizada en cuestin (TTL, CMOS,
ECL, etc.).
II.

Generador de reloj

Antes de estudiar las caractersticas del generador de reloj 8284 es importante conocer que
es un generador de reloj y que funciones son las que este realiza.
Se conoce como generador de reloj al componente que produce impulsos con una
determinada frecuencia que son necesarios para procesamiento de datos y sincronizacin. Se
puede tratar de componentes mecnicos, elctricos, electrnicos.
Un circuito generador de reloj cuenta con un oscilador externo que es el encargado de
encargar la seal de reloj a una frecuencia de referencia, luego esta seal pasa al generador
de reloj el cual realiza 3 funciones bsicas:
Modulacin: el generador
cuenta con un circuito PLL
dotado con elementos activos
como filtros, amplificadores y
estabilizadores de seal que
toman la seal proveniente del
oscilador, para modularla y
convertirla en una onda cuadrada,
digital
(valores
lgicos),
peridica y sncrona, que
constituye el reloj.
Distribucin: ramificar la seal
modulada en muchas diferentes velocidades para entender las necesidades de los integrados
ms lentos, a travs de divisores de frecuencia y de los ms rpidos a travs de
multiplicadores.
Configuracin: programa la frecuencia de todos los relojes de los integrados, utilizando una
serie de registros internos configurables, cuyos valores controlaran los divisores y
multiplicadores internos del generador de reloj.

III.

Intel 8284

El generador de reloj 8284 fue diseado para los microprocesadores Intel 8086/8088, Intel
8087 e Intel 8089. Este puede funcionar usando circuito oscilador regulado por un cristal de
cuarzo o una seal TTL como frecuencia de referencia, la cual debe de ser tres veces superior
a la frecuencia con la cual se deseaba que funcionara el microprocesador. La frecuencia para
el microprocesador, denominada como CLK, es derivada de la frecuencia de referencia
dividida entre tres, ya que ste usa un ciclo de
trabajo de 33%. Ademas, el 8284 puede generar
una frecuencia PCLK con un ciclo de trabajo de
50%, usada por el microprocesador para la
sincronizacin de los perifricos. El 8284
tambin expone la seal de frecuencia del
circuito oscilador de referencia con un ciclo de
trabajo de 50%. Adems de las seales de reloj,
el 8284 tambin genera una seal de READY que
se activara de acuerdo al estado de algunas
seales de entrada, y una seal de RESET para el
microprocesador y dems componentes del
sistema.
El generador de reloj utilizado en la primera PC fue el Intel 8284A el cual contaba con un
oscilador a 14.31 MHz y generaba divisores de 4 (3,77MHz) para el microprocesador 8088
y divisores de 12 para los temporizadores de intervalos programables PIT.

IV.

Pines del generador de reloj 8284

La siguiente figura muestra los pines de entrada salida del generador de reloj, adems las
funciones de cada uno de estos sern descritas brevemente:
AEN1 Y AEN2: Los pines de Address Enable (AEN)
son seales activas en bajo, sirven para verificar si su
respectivo bus de seal (RDY 1 O RDY2) est listo.
AEN1 valida RDY1 mientras que AEN2 valida
RDY2. Las dos seales de entrada AEN son tiles en
las configuraciones del sistema el cual permite al
microprocesador acceder a dos buses de sistema
multi-maestro. En un sistema configurado como no
multi-maestro, las seales AEN estn siempre en bajo.
RDY1 y RDY2: Bus ready (transferencia completa)
son seales activas en alto las cuales son un indicador
de que los datos de un dispositivo localizado en el bus de datos del sistema han sido recibidos
o est disponible.
ASYNC: Ready synchronization select es una entrada activa en bajo la cual define el modo
de sincronizacin del Ready logic. Cuando esta es en bajo, dos etapas de sincronizacin son
provedas, cuando esta entrada est en alto, una sola esta de sincronizacin es proveda.
Ready: Es una seal de salida activa en alto la cuales es la entrada de la seal RDY
sincronizada. Ready se borra despus de que se ha cumplido el tiempo de retencin
garantizada para el microprocesador.
X1 y X2: son las entradas del cristal externo, cuya frecuencia mxima es 24 MHz. La
frecuencia de este debe de ser 3 veces la frecuencia deseada del microprocesador. Note que
si no son usadas estas entradas X1 debe ser puenteada a VCC o GND y X2 debe ser dejada
abierta.
F/C: frecuency/crystal select es una entrada usada como una opcin de fijacin, cuando
entrada est en bajo permite al reloj del microprocesador ser generado por el cristal. Cuando
entrada est en alto CLK es generado por entrada EFI.
EFI: External frequency input, CLK es generada por la frecuencia de entrada que aparece en
este pin. La seal de entrada es una onda cuadrada con una frecuencia 3 veces a la frecuencia
deseada de clk.
CLK: processor clock es la salida de reloj usada por el microprocesador y todos los
dispositivos los cuales estn directamente conectado bus local del microprocesador. CLK
tiene una frecuencia de salida de 1/3 de la frecuencia del cristal o EFI.
PCLK: Peripheral Clock, es una seal cuya frecuencia de salida es de la de CLK y tiene
un ciclo de trabajo del 50%.

OSC: Oscilloscope clock es la salida del circuito oscilador interno. Su frecuencia es igual a
la del cristal.
RES: Reset input es una seal de entrada activa en bajo la cual es usada para generar un reset.
El 82C84A provee una entrada Schmitt trigger de modo que un circuito RC pudiera ser usado
para establecer el power-up reset de apropiada duracin.
Reset: es una seal de salida activa en alto la cual es usada para reiniciar los procesadores de
la familia X86. Sus caractersticas del tiempo son determinadas por RES.
CSYNC: Clock synchronization es una seal de entrada activa en alto que permite a
mltiples integrados 8284 ser sincronizados utilizando la misma seal de reloj. Cuando
CSYNC est en alto los contadores internos son reiniciados. Cuando se usa el oscilador
interno CSYNC debe ser cableado a ground.
VCC y GND: Son las entradas de alimentacin.
V.

Operacin generador de reloj 8284

El generador de reloj tiene tres funciones principales:

Generador de reloj
Reset logic
Ready synchronization

Generador de reloj: El 8284 puede derivar su frecuencia de operacin de dos fuentes. La

primera de una fuente de frecuencia externa conectada a EF1 pin, y la segunda por un cristal
de cuarzo. La entrada de control F/C es usada para seleccionar la fuente. El 8284 genera 3
seales de reloj: OSC, CLK, PCLK. La seal OSC puede ser usada para probar el generador
de reloj o como frecuencia externa a otros integrados 8284. La seal CLK est diseada para
el uso del procesador 8086 directamente. La seal PCLK es la seal de reloj de los perifricos.
Reset logic. El 8284 genera una seal activa en alto llamada reset la cual es usada para
reiniciar el microprocesador 8086. La seal debe ser mantenida por lo menos 50 s para
garantizar un correcto reinicio del microprocesador. El requirimiento puede ser logrado
usando un simple circuito RC.
Ready synchronization. La seal Ready es usada por los dispositivos lentos como memoria
o perifricos E/S para solicitar al microprocesador extender el ciclo del bus para permitir a
estos dispositivos finalizar de leer o escribir en el bus. El 8284 genera la seal de ready que
esta sincronizada con el reloj de la CPU.

En la siguiente imagen se puede apreciar la configuracin bsica del 8284, la cual realiza las
dos primeras funciones generacin de reloj y reset logic, mientras que la ready
synchronization no es utilizada. Esta configuracin es utilizada para hacer uso del 8086 en
modo mnimo. La simulacin se realiz el usando el software ISIS de Proteus.