Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Compuertas Logicas
Compuertas Logicas
TEMA - 4
INTRODUCCIN A LAS FAMILIAS LGICAS.
En los ltimos captulos se han visto aplicaciones digitales basadas en el uso de puertas
lgicas. En este tema se ofrecer una visin general de la variedad de tecnologas y
dispositivos digitales que se pueden emplear para llevar a la prctica estas aplicaciones. Y se
resumirn sus ventajas e inconvenientes, lo que nos permitir establecer unos criterios de
seleccin.
1.- Introduccin.
La era de la electrnica con semiconductores comienza con la invencin del transistor en
1948 y a partir de ah la evolucin de la tecnologa electrnica inicia una rpida carrera. En
1952, se sustituye el empleo de germanio por el silicio y en 1958 se fabric el primer JFET
(transistor de unin de efecto campo), lo que condujo a la aparicin del transistor metal-xidosemiconductor de efecto campo (MOSFET). Las continuas mejoras en el diseo y fabricacin
de los sistemas de computacin, han hecho de los MOSFET los dispositivos ms
universalmente empleados.
Para mejorar las conexiones de diferentes componentes electrnicos se propuso la
fabricacin de todos los componentes del circuito, junto con su interconexionado, sobre una
misma oblea de silicio. A esta solucin se la denomin circuito integrado monoltico, y en 1959
la empresa Texas Instruments desarrolla el primer circuito integrado con tecnologa RTL
(lgica resistencia-transistor bipolar).
La Figura 4-1 muestra una seccin de un circuito integrado, donde se ve el chip del
circuito dentro del encapsulado. Los terminales del chip se conectan a los pines del
encapsulado para permitir las conexiones con las entradas y salidas del mundo exterior.
Todas las funciones lgicas que se han descrito en temas anteriores (y muchas ms)
estn disponibles como circuitos integrados. Los sistemas digitales actuales utilizan casi
exclusivamente circuitos integrados en su diseo debido a su reducido tamao, alta fiabilidad,
bajo coste y reducido consumo de potencia.
La evolucin experimentada en el campo de los
circuitos integrados ha sido extraordinaria, pasndose por
crecientes escalas de integracin. Hoy es posible colocar
millones de componentes tanto activos como pasivos dentro
de un solo chip, lo que permite construir computadoras
Figura 4-1. Seccin de un circuito integrado.
Nivel de integracin
N de puertas
Aplicaciones
1 30
30 300
300 10.000
>1,000.000
1
ALTO
VOH(mx)
1
ALTO
VOH
VIH(mn)
VOH(mn)
No
predecible
No
predecible
VIL
0
BAJO
VIL(mx)
VOL
VIL(mn)
0
BAJO
VOL(mx)
VOL(mn)
VOH
VIH
0
VIHmn
VILmx
VOL
0
VIL
Figura 4-3. Efecto del ruido.
Para evitar la presencia de errores provocados por el ruido, los fabricantes establecen un
margen de seguridad conocido como MARGEN DE RUIDO para no sobrepasar los valores
crticos de tensin.
En la Figura 4-4 tenemos los valores crticos de las tensiones de entrada y salida de una
puerta lgica y los mrgenes de ruido a nivel alto y bajo.
Salida de
la puerta 1
Entrada de
la puerta 2
VOH(mn)
VNIH
VIH(mn)
VIL(mx)
VNIL
VOL(mx)
0
Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor VIHmn, la
tensin mnima de salida a nivel alto debe ser igual o superior a VIHmn. Pero para evitar la
influencia de ruidos que afecten a la siguiente puerta, no se permitir una tensin de salida
inferior a VIHmn ms el margen de ruido a nivel alto (VNIH):
VOHmn = VIHmn + VNIH
Para determinar el valor de VOLmx aplicamos el mismo criterio pero utilizando el margen
de ruido a nivel bajo (VNIL):
VOLmx = VILmx - VNIL
6
Margen de ruido a nivel bajo (VNIL):
VNIL = VILmx - VOLmx
2.1.3.- Corrientes.
0
IIL
+5V
IIH
1
IIL
Y de salida:
IOL
IIL
1
0
IIH
IOH
IIH
0
1
Figura 4-6. Corrientes de salida
2.1.4.- Fan-out.
Cuando la salida de una puerta lgica se conecta a una o ms entradas de otras puertas
se genera una carga en la puerta excitadora. Existe un lmite para el nmero de entradas que
una cierta puerta puede excitar. Este lmite se denomina fan-out o cargabilidad de la puerta.
Al conectar ms puertas de carga a una puerta excitadora, la corriente de fuente
aumenta y con ello la cada de tensin interna de la puerta excitadora haciendo que la tensin
de salida VOH disminuya. Si se conecta un nmero excesivo de puertas de carga, la tensin VOH
(Figura 4-7) puede caer por debajo de su valor mnimo VOH mn, lo que supone un fallo en el
funcionamiento del circuito. Adems al aumentar la corriente de fuente, aumenta la disipacin
de potencia de la puerta excitadora.
+5V
1
IOH (fuente)
1
IIH(2)
IIH(1)
IIH(n)
IOL
IIL(1)
(absorbida)
+ 5V
IIL(2)
+ 5V
IIL(n)
La corriente total de sumidero (absorbida) tambin aumenta con cada entrada que se
aade, como muestra la Figura 4-8. Al aumentar esta corriente, la cada de tensin interna de
la puerta excitadora aumenta haciendo que VOL aumente. Si se aade un nmero demasiado
grande de puertas, VOL se har mayor que VOLmx producindose un dato errneo en la salida.
A de cumplirse:
I OLmx
IIL
I OHmx
IIH
IOLmx
(U .L.)
1,6mA
I OHmx
(U .H .)
40 A
Los valores dados por el fabricante de 1,6 mA como U.L.(unidad de carga a nivel bajo)
y de 40 A como U.H.(unidad de carga a nivel alto) son los correspondientes a las
corrientes IIL y IIH de una puerta TTL estndar (como se ver ms adelante).
PDmedia =
t pD =
t pLH + t pHL
2
En la Figura 4-9 se pueden apreciar estos tiempos para una puerta no inversora.
H
VI
50%
L
50%
H
VO
50%
50%
tpLH
tpHL
10
TTL
IIL
Si
BiCMOS
NMOS
CMOS
Unipolar
PMOS
SOI
11
(a)
Vcc
Vcc
RC
(b)
Vcc
RC
RC
RC
IB
VI =+V
ON
VI =0V
OFF
Figura 4-11. Conmutacin ideal del BJT. (a) Transistor saturado. (b) Transistor en corte.
12
Vcc= +5V
R2
1.6K
Vcc= +5V
R2
1.6K
R3
130
R1 4K
R3
130
R1 4K
T4
Entrada
+V (1)
T1
T4
Entrada
0V (0)
D2
T2
D2
T1
Salida
0,2V (0)
T2
T3
D1
T3
R4
1K
D1
R4
1K
0V
0V
Figura 4-12. Inversor TTL. (a) Entrada a nivel alto. (b) Entrada a nivel bajo.
Salida
5V (1)
Tpico
Mximo
VIL
__
__
0,8
VIH
2,0
__
__
VOL
__
0,2
0,4
VOH
2,4
3,6
__
Inmunidad al ruido
VNIH = VOH(mn) VIH(mn) = 2,4 2,0 = 0,4 V
VNIL = VIL(mx) - VOL(mx) = 0,8 0,4 = 0,4 V
Por tanto, la inmunidad al ruido de cada estado lgico es de 0,4V.
13
Fan out H =
IOH 400
=
= 10
IIH
40
Fan out L =
IOL 16
=
= 10
IIL 1,6
IIL = 1,6 mA
IOL = 16 mA
Caractersticas de conmutacin
Mnimo
Tpico
Mximo
tpHL (ns)
__
15
tpLH (ns)
__
11
22
Vcc= +5V
4K
130
1.6K
T4
A
0
0
1
1
D3
T1
T2
X
T3
D1
D2
1K
B
0
1
0
1
X
1
1
1
0
0V
+5V
ON
OFF
T4
T4
D3
D3
X
OFF
A
B
X
C
D
ON
T3
T3
0V
0V
14
2. OpenColector: La salida se toma del colector del transistor T3 (Figura 4-15). Para que
el circuito funcione se debe conectar una resistencia de pull-up externa entre la salida y
la fuente de alimentacin. Cuando T3 no conduce la salida es llevada a Vcc a travs de la
resistencia externa. Cuando T3 se satura, la salida se lleva a un potencial prximo a
tierra a travs del transistor saturado.
La eleccin del valor de la resistencia es un compromiso entre la disipacin de potencia y
la velocidad. Las resistencias de valor alto reducen la corriente de colector, y por tanto la
potencia, pero tambin limitan la velocidad. An con valores de resistencia bajos el
circuito en colector abierto no es tan rpido como el totem-pole.
Vcc= +5V
4K
1.6K
T1
T2
D1
D2
T3
1K
0V
Una de las ventajas de las puertas de colector abierto es que sus salidas se pueden
conectar en paralelo para formar una configuracin AND cableada. La funcin AND
cableada resulta de particular inters cuando se deben combinar muchas entradas, pues
se elimina la necesidad de disponer de puertas de muchas entradas. En todos los
circuitos de AND cableada se requiere una resistencia externa (Figura 4-16).
Vcc
A
B
oc
C
D
oc
X
X = VXYZ
A
B
C
D
X
Y
Z
E
F
oc
E
F
G
H
oc
G
H
X = VXYZ
15
Vcc
(a)
Rp
T1
ON
T2
OFF
T3
OFF
Vcc
(b)
Rp
T1
OFF
T2
OFF
T3
OFF
Figura 4-17. AND cableada. (a) Una o ms salidas a 0 .(b) Todas las salidas a 1.
3. Tri-estado. Las puertas lgicas convencionales tienen dos estados de salida posibles: 0
y 1. En algunas circunstancias resulta conveniente contar con un tercer estado que
corresponde a una condicin de alta impedancia, en la que se permite que la salida flote.
El voltaje de salida estar determinado por el circuito exterior que se conecte. La salida
de la puerta se habilita o se deshabilita mediante una seal de control (Figura 4-18). Los
dispositivos de tres estados se usan en la creacin de buses en los que las salidas de
varios dispositivos estn conectadas entre s. Cada dispositivo puede entonces colocar
datos sobre la lnea siempre y cuando se habilite la salida de un solo dispositivo a la vez.
Las salidas deshabilitadas no afectarn a la seal del bus.
La salida de la puerta se habilita o deshabilita mediante una entrada de control C. La
Figura 4-18 muestra una puerta con una entrada de control C activa a nivel bajo, es
decir, la salida se habilita si C =0
A
B
C
C
0
0
0
0
1
X
A
0
0
1
1
X
B
0
1
0
1
X
X
1
1
1
0
Z
16
Familia
Descriptor
Estndar
74XX
Bajo consumo
74LXX
Schottky
Fan-out
Potencia/puerta (mW)
11
10
2,5
33
74SXX
12,5
19
74LSXX
Schottky avanzada
Schottky bajo
avanzada
consumo
10
tpD (ns)
9,5
74ASXX
1,5
8,5
74ALSXX
17
+ 5V
+ 5V
Drenador (D)
+ 5V
RON
Puerta (G)
(pequea)
0V
ROFF
(grande)
Fuente (S)
+ 5V
+ 5V
+ 5V
+ 5V
+ 5V
(b)
S
0V
RON
(pequea)
G
D
ROFF
+ 5V
(grande)
G
D
Figura 4-20. Conmutacin del transistor MOSFET. (a) Canal n. (b) Canal p.
18
Los tres terminales de un MOSFET como se puede ver en la Figura 4-20 son: puerta,
drenador y fuente. Cuando la tensin de puerta de un MOSFET de canal n es ms positiva
que la fuente, el MOSFET conduce (ON) y la resistencia entre drenador y fuente es pequea.
Cuando la tensin puerta-fuente es cero, el MOSFET no conduce. Los MOSFET de canal p
funcionan con polaridades de tensin opuestas.
T1
G
T1
D
Entrada
Salida
Salida
T2
T2
S
0V
0V
Figura 4-21. Inversor lgico CMOS. (a) Arquitectura interna. (b) Circuito equivalente.
0,3 x VDD
VIH(mn)
0,7 x VDD
VOL(mx)
VOH(mn)
VDD
Inmunidad al ruido
VNIH = VOH(min) VIH(min) = VDD 0,7x VDD = 0,3 x VDD
VNIL = VIL(mx) - VOL(mx) = 0,3 x VDD 0 =
0,3 x VDD
con VDD = 5V
VNIH= VNIL=1,5V
19
Retardo de propagacin. Las primeras puertas CMOS de las serie 4000 son por lo general
ms lentas que las puertas de las familias TTL. En aos recientes ha aumentado
considerablemente la velocidad de funcionamiento. Las familias avanzadas 74ACXX y
74ACTXX tienen tiempos de retardo del orden de 7 ns y las familias recientes que trabajan
con tensin de alimentacin inferiores (LVT, ALVC, ALVT) del orden de 2.5 ns.
Disipacin de potencia. Uno de los principales motivos del empleo de la lgica CMOS es su
muy bajo consumo de potencia. El consumo en reposo es muy bajo, aumentando
conforme aumenta la velocidad de conmutacin.
Entradas CMOS. Son muy sensibles a la electricidad esttica y no pueden dejarse sin
conectar. Todas las entradas no utilizadas deben conectarse a nivel alto o bajo.
B
A
Salida
0V
Puerta CMOS
20
Puerta
(a)
5V
5V
74LSXX
Puertas
5V
CMOS
74LSXX
CMOS
(b)
15V
15V
5V
Buffer
TTL
Figura 4-24. Conexin de puertas CMOS-TTL. (a) Mediante una puerta 74LSXX. (b) Mediante un buffer.
En la Figura 4-25 se muestran los niveles lgicos de distintas tecnologas, incluyendo las
que trabajan con las recientes tensiones de alimentacin de 3.3V y 2.5V. En la grfica se
puede observar la compatibilidad en lo que respecta a tensiones.
CMOS 5V
CMOS 2.5V
TTL 5V
TTL 3.3V
Vcc 5V
Vcc 5V
4.5V
VOH
3.5V
VIH
Vcc 3.3V
Vcc 2.5V
1.5V
0.5V
0V
VIL
VOL
2.3V
VOH
1.7V
VIH
0.7V
VIL
0.2V
VOL
2.4V
VOH
2.4V
VOH
2V
VIH
2V
VIH
0.8V
VIL
0.8V
VIL
0.4V
VOL
0.4V
VOL
21
7. Tendencias.
Entre las tendencias que se prevn para un futuro cercano podemos destacar:
Disminucin de los tamaos de los dispositivos. En la actualidad el rea de los circuitos
integrados se reduce en una proporcin de 0,5 cada tres aos.
Transicin a tensiones de alimentacin ms bajas. La tensin de alimentacin de +5V est
dando paso a la de 3.3V, no slo en circuitos de muy alta escala de integracin, sino en las
funciones digitales estndar ms sencillas. La razn de esta cambio es la reduccin de
potencia disipada.
Desarrollo de microsistemas. Fabricacin de circuitos integrados que incorporen
microsensores y proporcionen sistemas completos.
Evolucin en la tecnologa de fabricacin de circuitos integrados. Aunque la tecnologa
CMOS sigue siendo la absoluta dominante, se observa un incremento en tecnologas tales
como la basada en GaAs y BiCMOS.
En la Figura 4-26 podemos observar el grado de madurez de las diferentes tecnologas.
Se distinguen cinco pocas, que van desde la introduccin hasta la obsolescencia
(desaparicin). La tendencia es que las tecnologas bipolares pierden terreno, mientras que el
mercado de CMOS y BiCMOS crece a un ritmo constante.
AC
HC ALS
F
CMOS
LS
ABT
BiCMOS
LVT
LV
LVC
ALVC
AHC
ALB
Introduccin
Bipolar
AS
Vcc = 3.3V
TTL
Crecimiento
Madurez
Declive
Obsolescencia
22
Ejemplo 4-1: Dado el circuito de la figura calcular el tiempo de propagacin ms desfavorable y razonar
si el circuito puede funcionar correctamente.
Caracterstica
74XX
IIH (A)
40
IIL (mA)
74LXX
74HXX
20
50
50
25
25
12,5
12,5
10
1,6
Fan-outH (U.H.)
10
Fan-outL (U.L.)
10
tpD (ns)
10
0,4
10
2,5
33
74SXX
74LSXX
20
0,4
10
7404
74S02
L
74LS02
H
74LS00
74LS00
74S32
E
74LS00
74H00
74L04
74L04
74S02
74H08
Resolucin
a) Tras denominar a las distintas puertas con letras desde la A a la L, se estudia el
tiempo de propagacin en el recorrido A L o I L , porque a primera vista
parece el ms desfavorable.
El tiempo de propagacin desde que la seal entra en la puerta A o I hasta que se
produce la salida correspondiente a esta entrada en la puerta L, se calcula como
suma de los tiempos de propagacin de cada una de las puertas desde A a L:
tpD(I L) = tpD I + tpD H + tpD J + tpD K + tpD L = 10 + 10 + 6 + 10 + 3 = 39 ns
Sin embargo analizando el tipo de puertas empleado en el circuito se aprecia que el
recorrido A C o el recorrido AB poseen mayor tiempo de retardo:
tpD(A B) = tpD A + tpD B = 10 + 33 = 43 ns
tpD = 43 ns
23
I OLmx
I
(U .L.) y Fan out (H) = OHmx (U .H .)
1.6mA
40 A