Mtodo de eliminacin sucesiva

en el modelo de admitancia

Integrantes:
G. O. Ayala, R. J. Guardado y F. A. Martnez

 La

investigacin est orientada a la

ejemplificacin y desarrollo del
mtodo de eliminacin sucesiva
como aplicacin al modelo de matriz
de admitancia.

Resumen
Generalidades

al modelo de
matriz de admitancia.
Explicacion del metodo de
investigacion
Metodos alternativos
Ejemplo ilustrativo

Generalidades del modelo de

matriz de admitancia
Se

modela en forma de matriz las

caractersticas elctricas de los
componentes de la red.
No se requiere informacin de la forma
en la que se encuentran interconectados
los componentes para formar la red.
Para representar componentes activos
en la red, se utilizan equivalente de
fuentes de voltaje y corriente.

 Para

modelar la red, una rama tpica

se puede representar por la
impedancia de rama Za o por la
admitancia de rama Ya, segn
convenga.

Donde

Ya es el reciproco de Za.

Se llaman nodos a las uniones formadas

cuando dos o ms elementos (R, L, C, o
una fuente ideal de voltaje o corriente)
se conectan en sus terminales.

Aplicacin

Kirchhoff.

de la ley de corrientes de

Metodo de eliminacion sucesiva o de

eliminacion Gaussiana (Carasteristicas)
Resuelven

ecuaciones de los sistemas de

potencia a gran escala.
Este mtodo consiste en reducir un sistema
matricial de N elementos mediante la
eliminacin progresiva de variables.
Permite una gran eficiencia en tiempo de
cmputo debido a que el nmero de operaciones
en cada iteracin es muy reducido. Los
requerimientos de memoria tambin son muy
pequeos, puesto que el mtodo no requiere la
formacin ni la factorizacin de ninguna matriz.

Procedimiento metodo de
eliminacion sucesiva

Se va a ejemplificar el procedimiento, eliminando

V1 en (11)- (14) en la manera siguiente, para un
sistema de 4 buses general.

ETAPA 1, Primero, se divide cada trmino de

(11) entre el pivote Y11 para obtener (15)

Seguidamente, se multiplica (11) por Y21,

Y31, Y41 y los resultados se restan de las
ecuaciones (12)-(14) respectivamente,
para obtener (16)-(18).

De forma ms compacta, (16)-(18) se

pueden reescribir de la manera siguiente:

ETAPA 4, Esta es la etapa final en el proceso

de eliminacin, y conlleva al clculo de V4.

En este momento se ha encontrado un valor

para el voltaje de barra V4 que se puede
sustituir en la ecuacin anterior a esta para
obtener el valor de V3. Ya con los valores
obtenidos de V3 y V4 en la ecuacin (24) se
obtiene V2 y de la ecuacin (15), V1.