Sadf 6

Sistemas de adquisicin de datos
1 CLASIFICACIN DE LAS SEALES ELCTRICAS
* EN FUNCIN DEL TIEMPO:

- CONTINUAS (definidas para cualquier instante de tiempo)
- DISCRETAS (definidas en ciertos instantes de tiempo)
* EN FUNCIN DE SU VALOR:
- ANALGICAS (pueden tomar infinitos valores dentro de un
determinado intervalo)
- DIGITALES (toman solo unos determinados valores dentro del
intervalo)
M Soledad Escudero Hernanz
2 ELEMENTOS DE UN SISTEMA DE ADQUISICIN Y

REPRODUCCIN DE DATOS
- PUERTAS ANALGICAS. MULTIPLEXORES ANALGICOS.
- AMPLIFICADORES, DESPLAZADORES DE NIVEL, FILTROS...
- CIRCUITOS DE MUESTREO Y RETENCIN (SAMPLE AND

HOLD: S&H)
CONVERSORES
ANALGICO-DIGITALES
DIGITAL-
ANALGICO (ADC Y DAC RESPECTIVAMENTE)
-SISTEMAS
DE
CONTROL
(MICROPROCESADORES,
MICROCONTROLADORES ETC.)
3 SISTEMAS DE ADQUISICIN Y REPRODUCCIN DE

DATOS
- La funcin de los sistemas de adquisicin de datos (SAD) es la de
obtener una representacin digital de la seal analgica.
seal analgica
PREPROCESAMIENTO
(amplif.,desplaz., filtro....)
Conversin
representacin digital
analgico digital:
(S&H + ADC)
- El subsistema de preproceso acondiciona las seales analgicas de

entrada para que entren de forma correcta al bloque de conversin
analgico digital, pudiendo realizar funciones como:
Polarizacin de los diferentes elementos sensores de entrada
Adaptacin de los niveles de la seal analgica a los de entrada
del
conversor
analgico-digital
mediante
desplazamiento,
amplificacin o atenuacin.
Limitacin, mediante filtrado, del ancho de banda de la seal a
aquel que exija el sistema.
Proporcionar una multiplexacin analgica de las distintas seales
de entrada
Aislar galvnicamente diferentes mdulos del sistema
Transformar, de forma general, las caractersticas iniciales de la
seal.
- La funcin de los sistemas de reproduccin de datos es la de

obtener una magnitud analgica de la representacin digital.
representacin digital
Conversin digital
POSTPROCESAMIENTO
analgica:
seal analgica
(filtro...)
(DAC)
- El bloque de postprocesamiento contiene filtros y circuitos similares a

los enunciados en el bloque de preproceso para acoplar la seal
analgica al dispositivo de actuacin o visualizacin.
Por qu no trabajar directamente con la seal analgica en vez de

convertirla a digital y tener despus que reconstruirla a analgica?
Ventajas del tratamiento digital: ms capacidad de almacenamiento,
repetibilidad, ms inmunidad al ruido, menor coste (normalmente), ms
capacidad de procesamiento...
Conversin A-D
seal analgica Preprocesam
S&H +
ADC
Conversin D-A
Sistema
DAC
seal analgica
reconstruida
y tratada
Postprocesam
digital
- El sistema digital, comunicado con conexin serie o paralelo con el

resto de bloques, controla y sincroniza los diferentes subsistemas para
realizar una correcta adquisicin o reproduccin de seales y recoge el
flujo de datos por el ADC o DAC (por sondeo o por interrupcin).
4 PUERTAS ANALGICAS
- Son interruptores cuya apertura y cierre se controla por una seal
exterior digital.
- Actualmente se suelen disear usando transistores FET o MOSFET.
- Comportamiento ideal:
A
Puerta ON
Puerta OFF
control
A
A
(R = 0 cortocircuito)
B (R = cir. abierto)
- Aplicaciones: multiplexores analgicos, circuitos S&H, DAC...

- Circuito equivalente real de una puerta analgica:
Efectos destacables:
Hay una cierta resistencia (Ron) entre el terminal A y B.
El comportamiento vara con la frecuencia.
Hay tiempos de propagacin...
5 CIRCUITOS DE MUESTREO Y RETENCIN (S&H)

- Los circuitos de muestreo y retencin, o, en ingls, sample and hold (S&H), son
circuitos en los que la salida (Vo) sigue a la entrada (Ve) durante intervalos de
tiempo que reciben el nombre de tiempo de muestreo, ts, y durante otros intervalos
de tiempo, que reciben el nombre de tiempo de retencin , th, la salida mantiene de
forma constante el ltimo valor presente en la entrada en el instante en que se
realiz la transicin de muestreo a retencin.
- Una seal de control VS/H fija los tiempos de muestreo ts y retencin th.
Interesa: ts 0 (tiempo muy corto) th pueda hacerse en tiempo ilimitado.
5.1 Estructura bsica del S&H

Si VS/H = S (interruptor cerrado) entonces Vo = Ve
Si VS/H = H (interruptor abierto) entonces Vo = V(CH)
- S&H en lazo abierto
- S&H en lazo cerrado (elimina errores acumulativos)
5.2 Parmetros reales de los S&H

El sample and hold real tiene unas caractersticas que lo alejan de su
comportamiento ideal. Entre ellas, destacamos:
-Tiempo de adquisicin (tadqu): tiempo que transcurre desde que se da

la orden de muestreo hasta que la salida se aproxima a la entrada con un
determinado grado de precisin (0.1%...)
ts > tadqu
Para un tadqu interesa que CH
- Velocidad mxima de cada de la tensin de salida en modo hold

(hold droop rate): Es la mxima variacin en la tensin de salida
durante el tiempo de retencin, debido a las corrientes de fugas que
descargan el condensador.
Se expresa como:
dVo dV (C H ) I F
=
=
dt
dt
CH
Para un hold droop rate interesa que CH
- Hold step (pedestal u offset en la transicin de modo sample a hold):

Es el escaln de tensin que aparece en la salida cuando conmuta de
sample a hold, causado por la transferencia de carga del condensador
3
CH cuando se abre la puerta analgica. VHS =
Q
CH
Para un hold step interesa que CH
Hay que elegir un valor de compromiso de CH (a travs de unas

grficas que suministra el fabricante en las hojas de caractersticas)
- Tiempo de apertura (tap): tiempo desde que se da la orden de

retencin hasta que el condensador queda aislado de la entrada.
Asociado con este tiempo existe una fluctuacin denominada
incertidumbre de apertura (Jtap).
- Tiempo de asentamiento o establecimiento en modo retencin (tas):

tiempo desde que se da la orden de retencin hasta que la salida se
mantiene dentro de una banda de error especificada. Puede incluir al
tiempo de apertura o no incluirlo.
- Acoplo de la seal de entrada a la salida durante la retencin

(feedthrough) debido a las capacidades parsitas:
vo
ve
feedthrough = 20log
ve
hold
10
5.3. Ejemplo de S&H comercial: circuito LF398

- La seal de entrada se aplica en el pin3. La salida se obtiene: pin 5
- La seal digital que determina el modo de trabajo, muestreo o
retencin, se aplica en el pin 8.
- El nico componente que es necesario conectar es el condensador
de hold (CH), que se elige mediante las grficas de tiempo de
adquisicin, droop rate y hold step que facilita el fabricante.
Estructura interna del LF398
Aplicacin tpica del LF398
11
12
6 CONVERSIN ANALGICO DIGITAL

6.1. Etapas de la conversin analgico digital:
Muestreo
Retencin
S&H
Cuantificacin
Codificacin
ADC
- La retencin es necesaria debido a que el ADC tarda un tiempo Tc

en realizar la conversin (cuantificacin + codificacin) y, durante
ese tiempo, es preciso que la seal de entrada no cambie.
- Si la seal de entrada es continua o cuasi-continua no se

necesitara S&H.
- Hay ADCs que incluyen internamente el S&H
- La cuantificacin acota los valores de la seal de entrada a un

nmero finito de valores.
- La codificacin asigna a cada valor cuantificado un cdigo digital.
13
MUESTREO
- Consiste en extraer el valor de la seal en un nmero finito de valores
(muestras), normalmente equiespaciados.
- Para que las muestras de la seal sean representativas (contengan
tericamente toda la informacin necesaria de la seal) ha de cumplirse
el teorema de Nyquist:
fs 2 femax
siendo, fs: frecuencia de muestreo

femax :la frecuencia mxima de la seal de entrada
En ocasiones la fs supera ampliamente a la de Nyquist para:

-
Disminuir el ruido efectivo introducido por el proceso de conversin
Reducir la complejidad del filtro antialising y de reconstruccin,

disminuyendo la distorsin.
Facilitar al sistema de procesamiento la extraccin de parmetros de

la seal analgica.
El aumento de fs puede repercutir en un mayor coste de ciertos circuitos
del sistema y exige ms velocidad de recogida de datos.
RETENCIN
- La seal muestreada habr de ser retenida antes de introducirla al
ADC que la transformar en un cdigo digital.
- La retencin es necesaria debido a que el ADC tarda un tiempo Tc en
realizar la conversin y, durante ese tiempo, es preciso que la seal de
entrada no cambie.
14
CUANTIFICACIN
- Es el proceso por medio del cual se transforma una seal de entrada
con infinitos valores de amplitud en una seal con un nmero finito de
valores N.
N = 2n (siendo n el nmero de bits del conversor ADC)
Ej: Con n = 3 bits, N = 23 posibles valores de amplitud.
Se define el escaln cuntico q (o diferencia entre las magnitudes de

dos valores digitales consecutivos) como:
q=
MDE Ve max Ve min

=
= LSB
N
2n
siendo:
MDE.- margen dinmico de entrada

Vemax y Vemin.- mximo y mnimo valor que toma la seal de entrada,
LSB.- Bit menos significativo (Least significative bit)
Si Vemax y Vemin tienen el mismo signo cuantificador unipolar

Si Vemax y Vemin tienen distinto signo cuantificador bipolar
15
- Las magnitudes que tomarn los cdigos digitales de salida de un

cuantificador unipolar sern:
0q, 1q, 2q..... (2n-1)q
siendo: 0q valor mnimo de la seal de entrada
1q valor mnimo de la seal de entrada ms q
2q valor mnimo de la seal de entrada ms 2q...
Ejercicio 1:
Qu valores digitales tomara una seal analgica de entrada,
comprendida entre 0 y 2 V, que se cuantifica con 2 bits?
Vo (V)
2
2
N = 2 = 4 posibles valores
q=
MDE Vemax Vemin 2 0

=
=
= 0.5V
N
4
2n
3q = 1,5
2q = 1
1q = 0,5
Ve
0q = 0
Valores digitales: 0q (0V), 1q (0,5V), 2q (1V), 3q (1,5V)
Ejercicio 2:
Qu valores digitales tomara una seal analgica de entrada,
comprendida entre 1 y 3 V, que se cuantifica con 2 bits?
Vo (V)
N = 22 = 4 posibles valores
q=
MDE Vemax Vemin 3 1

=
=
= 0.5V
N
4
2n
3q = 2,5
2q = 2
1q = 1,5
0q = 1
Ve
Valores digitales: 0q (1V), 1q (1,5V), 2q (2V), 3q (2,5V)
16
- Los niveles de entrada se referencian respecto a q. As, se define el

nmero de LSB correspondiente a un valor de la seal analgica Ve
como: n LSB =
Ve Vemin
q
Ejercicio 3.Con los datos del ejercicio 2:

a) qu n LSB le corresponde a un valor de Ve = 1,4V?
n LSB =
Ve Vemin 1,4 1
=
= 0,8 (0,8 unidades de q)
q
0,5
b) qu valor digital de salida (de entre los posibles valores 0q, 1q, 2q, 3q) se
asignara a la amplitud Ve = 1,4 V ( 0,8q)?
Vo (V)
3
3q = 2,5
2q = 1
1q = 1,5
0q = 1
Ve
- A Ve = 1,4V (0.8q) se le puede asignar 1,5V (1q) el valor digital ms

cercano (cuantificacin por redondeo)
- A Ve = 1,4V (0.8q) se le puede asignar 1 V (0q) el valor digital inferior

ms prximo (cuantificacin por truncamiento)
17
- Mtodos de cuantificacin:
POR REDONDEO
POR TRUNCAMIENTO
Vo
Vo
2q
2q
q
-3q/2 -q/2
q
-2q -q
Ve
Ve
q/2 3q/2
-q
q
-q
-2q
-2q
2n 1
2n + 1
A Ve entre
q,
q se asigna nq
2
2
2q
A Ve entre nq, (n + 1)q se asigna nq
- En ambos mtodos, haciendo un estudio estadstico, el ruido de cuantificacin

(error cometido al digitalizar) es el mismo:
q
2
- Para seales de entrada sinusoidales, la relacin (de potencia) seal a ruido de

cuantificacin es:
S
= 1,76 + 20 log 2 n
N
* A ms bits ms relacin seal a ruido.

* Si la seal de entrada no cubre el rango del cuantificador la relacin S/N
disminuye pues se desperdician bits del cuantificador.
Vo
HAY
Ve
QUE
ADECUAR
EL
MARGEN DE LA SEAL DE
ENTRADA AL MARGEN DEL
CONVERSOR A-D
18
Ejemplo.- ADC0804 Trabaja con seales analgicas de entrada

positivas con un margen dinmico mximo de 5V. Para adecuar el
margen de la seal de entrada al margen del conversor A-D:
- el rango de la seal de entrada se le introduce al conversor a travs del

pin 9 (VREF / 2 =
MDE Vemax Vemin

=
) donde se introduce el margen
2
2
dinmico de entrada dividido por dos.

- el valor mnimo de la seal de entrada se introduce a travs del pin 7
(Vin-)
As, si 0,5 V Ve 3,5 V:
- el pin 9 (VREF/2) se llevara a 1,5V =
MDE Vemax Vemin

=
,
2
2
- y el pin 7 (Vin-) a 0,5 V
Y de este modo se adecuara el par:

margen de la seal de entrada - margen del conversor.
19
CODIFICACIN
- Es el proceso de conversin de la seal digital (de magnitud en voltios
que puede tomar nicamente valores enteros de q) en un cdigo
numrico (ceros y unos) con el que pueda trabajar el sistema de
procesamiento digital.
- Cuando el cuantificador es unipolar se utilizan los cdigos binario
natural, BCD
- Cuando el cuantificador es bipolar se utilizan los cdigos C2, binario
desplazado etc.
Ej.
Nivel
C2
Binario desplazado
3q
011
111
2q
010
110
001
101
0q
000
100
-q
111
011
-2q
110
010
-3q
101
001
-4q
100
000
20
Ejercicio 4.
Dada una seal con un rango de entrada entre 0 y 4 V y suponiendo que
el nmero de bits del codificador son 2 y que trabaja en binario natural.
Se pide:
a) Hallar el valor de q (o bit menos significativo)
b) Dibujar la funcin de transferencia del cuantificador por redondeo
y por truncamiento
c) Cdigo digital que corresponde a una entrada de 1,4 V y 1,6 V,
con ambos tipos de cuantificadores
d) Valores entre los que ha de estar la entrada si el cdigo binario de
salida es el 10.
21
6.2. Diagrama de bloques de los ADC

NO UNIR LA
MASA
ANALGICA
Y LA DIGITAL
- Las tensiones de referencia fijan el margen dinmico de la seal

de entrada (MDE). Deben ser precisas pues fijan la equivalencia:
tensin de entrada bit de salida.
Hay que adecuar el margen de la seal de entrada al margen del ADC
- La fs aplicada en el terminal de inicio de conversin no deber ser
superior a la inversa del tiempo de conversin (Tc) del ADC.
- La salida digital puede ser serie o paralelo
- Los terminales de control: chip select (CS), output enable(OE),
lectura de datos (RD)... son para conexin a microprocesador (que
atender al ADC por sondeo o por interrupcin).
- Entrada de reloj: necesaria para circuitos secuenciales dentro del ADC
22
- Existen diversos conversores ADC (flash, flash cascada, contador,

aproximaciones sucesivas, integrador doble rampa, delta sigma...) que
se caracterizan por el n de bits de salida, Tc, exactitud, si tienen S&H...
Ejemplo ADC-FLASH
(tpico 8 bits, muy rpido, caro, alto consumo y tamao, sin S&H)
Si n = 8 bits, se necesitan:
28 -1 = 255 comparadores
R
- Elementos bsicos: divisor de tensin mltiple (en cada resistor R cae

una tensin de q voltios), comparadores, un codificador con prioridad.
- El valor de Vin se compara con las tensiones del divisor resistivo
activando diversas entradas del codificador, que generar a su salida el
cdigo x siendo x el n de comparadores activados.
Ejemplo ADC de 3 bits: si se activan 0001111 se generar el cdigo 4
23
7. CONVERSOR DIGITAL ANALGICO (DAC)

- La misin de un DAC es la de proporcionar una seal analgica de
salida que guarde una relacin determinada con el cdigo digital de
entrada. Normalmente la relacin es lineal.
Vo
Al cdigo de entrada 2 se le
2q
asigna la magnitud analgica 2q
q
-2
-1
Ve
1
-q
-2q
- Para que el DAC reproduzca correctamente la seal a su salida hay

que colocar normalmente a su salida:
1. un filtro paso bajo cuya frecuencia de corte sea menor o igual a la
frecuencia de muestreo partido por dos1: fc
fs
2
2. un filtro de compensacin de muestreo real para corregir el efecto

de interpolacin de orden cero que causa el DAC y que produce
una distorsin de amplitud en la seal.
El
DAC
proporciona
la
seal
analgica
correspondiente a un cdigo de entrada hasta el

instante en el que el nuevo cdigo es introducido. Es
decir: realiza una interpolacin de orden cero de las
Respuesta del DAC a una rampa.
muestras convertidas
De esta forma se eliminan las repeticiones del espectro de la seal analgica original debidas al muestreo. Este
filtro paso bajo no sera necesario si se muestrea muy por encima de la frecuencia de Nyquist de forma que las
repeticiones del espectro estn fuera del ancho de banda de los sistemas analgicos a los que el DAC aporta seal.
24
7.1. Diagrama de bloques de los DAC
- Las entradas de control suelen existir en aquellos DAC que intercalan

latches en las entradas de datos.
- La tensin de referencia VREF, integrada en algunos DAC, debe ser

muy precisa pues de ella depende la relacin de conversin:
bit entrada - seal analgica de salida.
- La salida analgica puede ser tensin o corriente. Cuando la salida es

corriente se puede convertir a tensin ayudndose de una resistencia.
25
7.2 Elementos de un DAC
Digital
Salida analgica
de corriente
Red
Conmutadores
...
Interface
...
...
Entradas
digitales
Fuente de referencia:
tensin o corriente
Electrnicos
resistiva de
Etapa de
salida
Salida analgica
de tensin
precisin
7.3 DAC con R-2R en escalera

- Muchos DAC comerciales estn basados en esta arquitectura
- La red resistiva de precisin se basa en un circuito similar al siguiente:
R
Vref
2R
2R
2R
2R
ANLISIS
Zeq = 2R
Zeq = R
Zeq = R
I/2
I/4
Vref
I
I/2
2R
I/4
2R
I/8
I/8
2R
2R
Vref
- La corriente de referencia Iref = I = R se divide en

factores de 2 a travs de las resistencias 2Rs
26
Vref
2R
I/4
I/2
Bn-2
Bn-1
2R ......
I/2n
2R
2R
B0
Ro
Io
Io
Vo
Io
Etapa de salida (incluida o no en el AO)
- Los conmutadores (hechos normalmente con transistores) permiten o

no el paso de corriente hacia el AO:
Si el bit Bx est a 1 el interruptor se conecta al operacional (entrando
la corriente que circula por la resistencia asociada 2R al operacional)
Si el bit Bx est a 0 el interruptor se conecta a masa (derivando la
corriente que circula por la resistencia asociada 2R a masa)
Iref = I =
Vo = Ro Io = Ro Ii
Vref
R
I
I
I
I
Vref
+ Bn 2 + ....+ B0 n = n ( Bn 1 2 n 1 + Bn 2 2 n 2 + ....+ B0 ) =
vdc
2
4
2
2
R 2n
I
I
I
I
Vref
Io = B n 1 + B n 2 + ....+ B 0 n = n ( B n 1 2 n 1 + B n 2 2 n 2 + ....+ B 0 ) =
vdc
2
4
2
2
R 2n
Io = Bn 1
siendo: vdc el valor decimal del cdigo (ejemplo: 131 para el

10000011)
y vdc = 255 vdc , el valor decimal del cdigo
complementado
- Hay picos no deseados a la salida debido a que no conmutan todos los
interruptores a la vez: se pueden eliminar mediante filtrado
27
Para convertir la salida del DAC unipolar en bipolar se puede usar el

circuito:
Ro
Io
-
DAC unipolar
Ioffset
Vo
+
Ejemplo de circuito integrado comercial DAC R-2R: DAC800, que

tiene una salida analgica de corriente (entrante al DAC) de valor:
1
(255 vdc) siendo :
n
2
1
Io corriente de salida del DAC. Io(max) = Iref 8 255 Iref
2
Io = Iref
1
vdc;
n
2
Io = Iref
n nmero de bits del conversor (8 en el DAC800)

vdc valor decimal del cdigo digital (desde 0 a 255)
Iref corriente que entra al pin 14
Ejercicio: Si el DAC800 tiene una Iref = 2mA , halle el valor mximo y
mnimo que puede valer tomar la corriente de salida cul sera el
escaln de conversin?
2mA
2mA
81
8 2
+
=
255 2mA
1
2
1
2
1
(
)
28
28
2mA
2mA
Im in = 8 (0 2 81 + 0 2 8 2 + + 0) = 8 0 = 0mA
2
2
2mA
q = bit _ menor _ peso = 8 (1) = 7,81A
2
Im ax =
28
7.4 Construccin de ADCs a partir de DACs.

7.4.1.- Conversor A/D mediante contador
Funcionamiento:
1. El contador se resetea
2. El DAC genera la seal analgica de comparacin Vb a partir
del cdigo del contador.
3. Se muestrea la seal de entrada (seal Va)
4. Mientras Va > Vb el contador se incrementa
5. Cuando Va = Vb el contador se para y queda listo el cdigo
binario a la salida (cdigo salida contador = salida digital).
Caractersticas
- Relativamente lento pues el tiempo de conversin puede llegar a
ser de 2n, siendo n el n de bits de resolucin del ADC
29
7.4.2.- Conversor A/D de aproximaciones sucesivas (Ej. ADC0804)
Funcionamiento:
- Inicialmente el registro da la salida correspondiente a la mitad del
rango (1000...0). Este valor es convertido a analgico y se compara
con la seal de entrada analgica de modo que:
- Si la entrada analgica es mayor, el bit de mayor peso del
registro se pone a 1 y si no a 0.
- Luego se compara el nuevo cdigo (convertido a analgico) con la
seal de entrada y si la entrada analgica es mayor, el siguiente bit en
peso del registro se pone a 1 y si no a 0 y as sucesivamente....
Caractersticas
- El tiempo de conversin requiere nicamente n pasos siendo n el
n de bits del ADC (Tc tpicos de s)
30
8 ESTRUCTURAS DE UN SAD
8.1 Sistema formado por un ADC
-
fsmax =
1
Tc
Adems fs 2 femax
- Al no haber S&H antes del ADC es necesario que mientras el

ADC est convirtiendo la seal de entrada permanezca estable o
con variaciones no detectables por el ADC:
Tc
dVe
1
q
dt max 2
!!!! frecuencia de Ve muy baja (Hz) !!!!
Ejemplo:
Si Ve = A sen t, particularizando para un conversor de 8 bits con un
Tc = 10s Cul sera fs mxima? Y la frecuencia de la seal de
entrada mxima?
Tc
fsmax
1
= =100KHz
Tc
dVe
1
q
dt max 2
1 2 A
Tc A 2 f cos t n
2 2
Caso peor cos t = 1
f
1
= 62 Hz
n +1
Tc 2
31
8.2 Sistema2 formado por un S&H y ADC
fs max =
t adqu
1
+ t ap + t as + Tc
Adems fs 2 femax
- Durante la conversin el S&H est en modo hold y tambin hay una
pequea variacin en la seal de salida debido al:
droop _ rate =
dVH dV (C H )
=
dt
dt
Ahora se ha de cumplir:
dV (C H ) 1
dV (C H )
q donde
= droop _ rate
2
dt
dt
q
droop _ rate
Eleccin de CH para este droop_rate
2 Tc
Tc
- Un S&H invierte un tiempo en ejecutar la orden a modo retencin

denominado tap.
o Este retraso, ya contemplado al calcular la fs, no es importante,
salvo en aplicaciones donde es fundamental que las muestras sean
perfectamente peridicas.
o El problema surge por la incertidumbre en el tiempo de apertura
Jtap, debiendo entonces cumplirse:
J tap
2
1
dVe
q
dt max 2
En lo sucesivo, se supondr que el tiempo de asentamiento tas del S&H no incluye el tiempo de apertura tap
32
8.3 Sistema formado por un multiplexor, S&H y ADC
ENTRADAS
MULT.
Ahora la frecuencia de seleccin de un canal mxima, sin solapamiento

de tareas es:
fsmax =
N (TMULT
1
+ tadqu + tap + tas + Tc)
Se pueden solapar tareas: durante el tiempo de hold, cuando se est

convirtiendo la seal, se hace el cambio de canal del multiplexor:
fsmax =
N (tadqu
1
+ tap + Tx )
Donde Tx es el tiempo mayor entre (tas + TC) y (TMULT)
33

Sadf 6

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Sadf 6

Cargado por

Copyright:

Formatos disponibles

Sistemas de adquisicin de datos

1 CLASIFICACIN DE LAS SEALES ELCTRICAS

* EN FUNCIN DEL TIEMPO:

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

2 ELEMENTOS DE UN SISTEMA DE ADQUISICIN Y

- PUERTAS ANALGICAS. MULTIPLEXORES ANALGICOS.

- AMPLIFICADORES, DESPLAZADORES DE NIVEL, FILTROS...

- CIRCUITOS DE MUESTREO Y RETENCIN (SAMPLE AND

ANALGICO (ADC Y DAC RESPECTIVAMENTE)

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

3 SISTEMAS DE ADQUISICIN Y REPRODUCCIN DE

- El subsistema de preproceso acondiciona las seales analgicas de

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

- La funcin de los sistemas de reproduccin de datos es la de

- El bloque de postprocesamiento contiene filtros y circuitos similares a

Por qu no trabajar directamente con la seal analgica en vez de

seal analgica Preprocesam

- El sistema digital, comunicado con conexin serie o paralelo con el

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

- Aplicaciones: multiplexores analgicos, circuitos S&H, DAC...

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

5 CIRCUITOS DE MUESTREO Y RETENCIN (S&H)

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

5.1 Estructura bsica del S&H

- S&H en lazo abierto

- S&H en lazo cerrado (elimina errores acumulativos)

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

5.2 Parmetros reales de los S&H

-Tiempo de adquisicin (tadqu): tiempo que transcurre desde que se da

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

- Velocidad mxima de cada de la tensin de salida en modo hold

Para un hold droop rate interesa que CH

- Hold step (pedestal u offset en la transicin de modo sample a hold):

CH cuando se abre la puerta analgica. VHS =

Para un hold step interesa que CH

Hay que elegir un valor de compromiso de CH (a travs de unas

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

- Tiempo de apertura (tap): tiempo desde que se da la orden de

- Tiempo de asentamiento o establecimiento en modo retencin (tas):

- Acoplo de la seal de entrada a la salida durante la retencin

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

5.3. Ejemplo de S&H comercial: circuito LF398

Estructura interna del LF398

Aplicacin tpica del LF398

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

M Soledad Escudero Hernanz

Sistemas de adquisicin de datos

6 CONVERSIN ANALGICO DIGITAL

- La retencin es necesaria debido a que el ADC tarda un tiempo Tc

- Si la seal de entrada es continua o cuasi-continua no se

- Hay ADCs que incluyen internamente el S&H

- La cuantificacin acota los valores de la seal de entrada a un