Manual en PDF DIGITALES PDF

INSTITUTO TECNOLGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY
CAMPUS MONTERREY
DIVISIN DE INGENIERA Y ARQUITECTURA
DEPARTAMENTO DE MECATRNICA Y AUTOMATIZACIN
LABORATORIO DE DISEO DE SISTEMAS LGICOS

(MR00-034)
MANUAL DEL CURSO
Dr. Jorge Limn Robles

Francisco Calleja Bernal M.
Colaborador: Luis Rosas Cobos
Revisin 01 (Diciembre 2002)
ITESM
Departamento de Mecatrnica y Automotizacin
Contenido
Planeacin del curso
Normas del laboratorio
Evaluacin del laboratorio
Rbrica
Prctica 1: Compuertas Digitales bsicas TTL
Prctica 2: Otros Circuitos Combinatorios comunes
Prctica 3: Otros Circuitos Combinatorios comunes
Prctica 4: Sntesis de circuitos combinatorios y construccin con lgica alambrada
Prctica 5: Construccin de circuitos combinatorios con PLDs
Prctica 6: Memorias y Flip-flops
Prctica 7: Circuitos de tiempo y otros circuitos secuenciales comunes.
Prctica 8: Aplicaciones de los FFs
Prctica 9: Sntesis de circuitos secuenciales sncronos
Prctica 10: Control Lgico Neumtico
Prctica 11: Control Lgico Elctrico
Prctica 12: Diseo e implementacin de circuitos lgicos mediante PLC
Prctica 13: Diseo e implementacin de circuitos lgicos en PLC mediante Grafcet
Laboratorio de Diseo de Sistemas Lgicos
ITESM
Programa tentativo para el curso y el laboratorio de Diseo de Sistemas Lgicos

Profesor:
Instructores de laboratorio:
Semana
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16

M. Sc. Armando Cspedes
M. Sc. Ral Estrada
Diseo Sistemas Lgicos

Introduccin
Funciones lgicas
Sistemas Numricos
Sistemas Numricos
Algebra Booleana
Mapas de Karnaugh
Mapas de Karnaugh
Sntesis de circuitos combinatorios
Construccin con NANDs
Primer examen parcial
Constr. de circuitos comb con PLDs
Constr. de circuitos comb con PLDs (Sol Ex)
Constr. de circuitos comb con PLDs
Conceptos Bsicos de Circ. Secuenciales
Memorias y flip-flops
Otros dispositivos secuenciales
Anlisis de circuitos secuenciales
Anlisis de circuitos secuenciales
Segundo examen parcial
Sntesis de circ. secuenciales
Sntesis de circ. Secuenciales (Sol Ex)
Sntesis de circ. secuenciales
Circuitos Lgicos Neumticos
Circuitos lgicos elctricos
Circuitos lgicos elctricos
PLC`s
Tercer examen parcial
PLCs
PLCs (Sol Ex)
PLCs
Tpicos Avanzados
Tpicos Avanzados
Laboratorio de Diseo Sistemas Lgicos

Presentacin
P1: Compuertas Digitales bsicas TTL
P2: Otros Circuitos Combinatorios comunes
P3: Otros Circuitos Combinatorios comunes
P4: Sntesis de circuitos combinatorios y construccin
con lgica alambrada ( incluyendo transductores de
entrada y salida)
P5: Construccin de circuitos combinatorios con PLDs
Proyecto 1: Circuito Digital combinatorio
P6: Memorias y Flip-flops
P7: Circuitos de tiempo y otros circuitos secuenciales
comunes.
P8: Aplicaciones de los FFs
P9: Sntesis de circuitos secuenciales sncronos con
PLDs.
Proyecto 2: Circuito digital secuencial
P10: Circuitos Lgicos neumticos
P11: Circuitos Lgicos Elctricos
P12: Programacin Bsica de PLCs
P13: Programacin Avanzada de PLCs
ITESM
Normas para el laboratorio

1.
Sobre puntualidad y asistencia
2.
Sobre el cuidado del equipo
3.
Se tomar lista 5 minutos despus de la hora de entrada

Se considera retardo el llegar despus de haber sido nombrado por primera vez en la lista
Acumular 2 retardos es equivalente a una falta
30 minutos despus de la hora de entrada ya no se permitir la entrada al laboratorio
El nmero mximo permitido de faltas es el equivalente a 2 semanas.
A la prctica que no se asista no se permitir entregar el reporte y la calificacin ser cero en dicha
prctica
Es responsabilidad de los alumnos y su instructor pactar una fecha de reposicin en caso de no tener
sesin por causa de un asueto.
Todos los alumnos debern cuidar el equipo de trabajo

Cualquier dao a los equipos, por un mal uso, ser pagado por los alumnos responsables
Sobre los reportes
El alumno deber entregar un reporte de cada prctica bajo los siguientes lineamientos:
Los reportes sern entregados en hojas blancas tamao carta (pueden ser en papel usado previamente)
La totalidad o una parte de stos pueden ser hechos a mano siempre y cuando se haga con claridad y
limpieza, cuando se hagan dibujos se deber utilizar regla
Los reportes debern incluir:
o Encabezado (no hay portada)
o Objetivo (expresado con sus propias palabras)
o Breve descripcin de la prctica (expresada con sus propias palabras)
o Desarrollo (datos, clculos, figuras, tablas, etc)
o Conclusiones individuales
Los reportes sern desarrollados en equipos de dos o tres personas. La calidad y entrega a tiempo del
escrito es responsabilidad de todo el equipo.
Los reportes debern ser entregados por escrito al instructor, una sesin despus de haber sido
realizada la prctica, en el da y la hora en que se cursa el laboratorio
El alumno que se retrase en entregar su reporte podr hacerlo a la semana siguiente y su calificacin se
asignar con base en un mximo de 70 sobre 100. Despus de una semana de retraso ya no se
aceptar.
Cualquier indicio de copia en los reportes, prcticas, etc., y/o actos de deshonestidad acadmica se
manejarn de acuerdo al reglamento acadmico del ITESM.
Si un alumno desea revisin de la evaluacin de su reporte deber manifestarlo al instructor en un periodo
mximo de 1 semana despus de haber recibido su reporte calificado.
4.
Sobre responsabilidades generales
Cada equipo tiene la obligacin de llevar a cada sesin una impresin del desarrollo de la prctica
De ser indicado por su instructor, los equipos de trabajo se rotarn.
De ser necesario los proyectos podrn ser revisados fuera de clase.
ITESM
Evaluacin del laboratorio de diseo de sistemas lgicos

Calificacin de la prctica
Exmen rpido y puntualidad

Trabajo individual (ver rbrica)
Cumplimiento del equipo con lo programado (ver rbrica)
Reporte (en equipo, excepto donde se indica)
o Presentacin y ortografa
o Contenido
o Conclusiones individuales
20 puntos
10 puntos
10 puntos
10 puntos
30 puntos
20 puntos
100 puntos
Calificacin del laboratorio
Promedio de las prcticas

Proyectos
75 puntos
25 puntos
100 puntos
ITESM
Rbrica para evaluacin de la participacin del alumno en el laboratorio

PARMETROS Y CRITERIOS DE EVALUACION
Trabajo individual
Cumplimiento del
equipo con los
objetivos
programados
0 pts
No Trabaja.
Se cumpli menos de
la mitad de lo
programado
6 pts
Trabaja pero requiere
presin del instructor
Se cumpli la mayora
de lo programado
10 pts
Cumple por iniciativa
propia
Se cumpli lo
programado
Formato de observacin en el laboratorio

Grupo
Instructor
Alumno
____________
____________
Matrcula
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
Prctica #
TI CE Tot.
ITESM
PRCTICA #1
COMPUERTAS DIGITALES BSICAS TTL
Objetivos:
- Uso del protoboard.
- Polarizacin de un LED.
- Elaborar un detector de seal lgica con un LED.
- Generacin de estados lgicos para compuertas digitales.
- Obtencin experimental de las tablas de verdad para las compuertas
lgicas bsicas: AND, OR y NOT.
- Aplicar las compuertas lgicas digitales bsicas en la simulacin de
sistemas de control lgico.
DESARROLLO
Su instructor describir las partes de un protoboard para ser utilizado en la
implantacin de sistemas lgicos digitales. Para ms detalles del protoboard
ver anexo A.
Fig. 1: Protoboard
LISTA DE MATERIAL
- LEDs
- Resistencias de 330
- Dip switch
- 7400
- 7402
- 7404
- 7408
- 7432

1) Construir en su protoboard un circuito elctrico, como se muestra en la

figura 2, para polarizar adecuadamente un LED (Light Emmiting Diode).
Para un mejor funcionamiento de un LED es necesario limitar la corriente
If que provoca la luminiscencia del LED.
Considere que de acuerdo a datos tcnicos de un LED se tiene que: Vf =
1.5 VCD, e If = 0.015 A. Si el voltaje de polarizacin, Vs = 5 VCD, realice
lo siguiente:
a) Identifique las terminales nodo y ctodo del LED para realizar una
polaridad correcta.
b) Calcule el valor de Rs. El valor calculado corresponde a un valor
comercial? Explique.
c) Observe qu sucede a la intensidad luminosa del LED al utilizar una
resistencia de un valor menor o mayor al valor calculado. Explique.
d) Vuelva a conectar la resistencia R de mayor valor y mida la cada de
voltaje en el LED, Vm, as como el valor de If. Mida el valor del
voltaje y su polaridad a travs de la resistencia elctrica del circuito.
ITESM
If
Vs = 5 VCD;
Rs = 330 ;
Vf = 1.5 VCD;
If = 0.015 A;
Medir: Vm = _________
If = _________
Fig. 2: Circuito de polarizacin para un LED.

Fig. 3: Prueba para obtener la tabla de verdad a una compuerta AND, SN74LS08
2) Realice las modificaciones al circuito anterior para que dicho circuito sea
utilizado durante su prctica como verificador de voltaje.
Compuertas Lgicas Digitales
3) Construya un circuito elctrico en su protoboard para comprobar la tabla
de verdad de las compuertas digitales AND, OR y NOT. Consulte la tabla
de especificaciones (data sheet, apndice D) para identificar los pines que
corresponden a: entradas, salidas y polarizacin (Vcc, Gnd).
El circuito debe generar dos entradas de voltaje (1: uno lgico) que
debern ser mostrados por dos LEDs, y la salida de la compuerta ser
mostrada en otro LED, como se ilustra en la Figura 3.
Qu sucede a la salida de las compuertas cuando a las entradas no se
conecta voltaje (entradas flotadas)? Explique.

4) Implante la funcin lgica Booleana: F = A.B + A.B

utilizando
compuertas lgicas bsicas y obtenga su tabla de verdad de manera
experimental.
Aplicacin
5) El consejo directivo de una empresa se encuentra integrado por tres
personas. En una de sus juntas se acord que las votaciones se hicieran de
forma secreta; sin embargo, existe el problema de que una persona ajena
contara los votos para mantener el secreto del voto. Para evitar este
problema se decide hacer lo siguiente:
Se instalar un botn debajo de la mesa de cada directivo. Al centro de la
sala de juntas se colocarn dos lmparas, una de color roja y una de color
verde. Al momento de votar, si el directivo est a favor presionar el
botn, si est en contra no lo presionar. La lmpara color verde deber
encenderse si la mayora vota a favor. La lmpara de color rojo deber
encenderse si la mayora est en contra.
a) Elabore la tabla de verdad para obtener la solucin a este
problema
b) Implante con compuertas lgicas bsicas la solucin encontrada.
ITESM
REPORTE DE LA PRCTICA
a)
b)
c)
d)
e)
f)
Breve resumen de la prctica.

Descripcin y resultados obtenidos.
Esquemas o circuitos que se indiquen
Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob y
por qu).
Bibliografa
Anexar la informacin solicitada por el instructor
ANEXOS
A) Partes de un protoboard.
Investigar:
1. Una pgina de internet donde estn los datos tcnicos y
diagramas de las compuertas digitales bsicas.
2. El funcionamiento y composicin de un LED, incluya
especificaciones elctricas.
Fig. 6: Partes de un protoboard.

Para la explicacin del protoboard se considera la posicin mostrada en la Fig.
6.
Los orificios verticales (columnas) de la zona A estn conectados entre s, al
igual que los de la zona B. Existe una ranura que asla los orificios verticales de
las zonas A y B. Los orificios horizontales de las zonas A y B estn aislados entre
s. Los buses de alimentacin de voltaje corresponden a las barras marcadas con
las lneas roja (+) y azul (-). Los orificios se encuentran numerados para facilitar la
identificacin de los pines de un chip a ser utilizado.

ITESM
B) Circuito elctrico para generar los niveles lgicos 0 y 1.

D) Datos para las compuertas lgicas digitales, familia 74XX (data_sheet)
C) Identificacin de los pines de compuertas digitales

ITESM

NOTAS:

ITESM
PRCTICA #2
OTROS CIRCUITOS COMBINATORIOS COMUNES
Objetivos:
- Conocer el uso y funcionamiento del display de 7 segmentos
- Conocer el uso y funcionamiento de un decoder
- Utilizar el decoder para desplegar nmeros decimales en el display
de 7 segmentos
- Conocer el uso y funcionamiento de un multiplexor (MUX)
- Utilizar el MUX para generar funciones lgicas.
DESARROLLO
1) EL DISPLAY DE 7 SEGMENTOS
El display de siete segmentos es un dispositivo de salida en un circuito de control
lgico. Este display est conformado por un conjunto de siete LED`s (Light
Emitting Diode) acomodados de la siguiente manera:
Led
Fig. 1: Display de siete segmentos
LISTA DE MATERIAL
- LEDs
- Dip switch
- Display de 7 segmentos (nodo comn)
- Display de 7 segmentos (ctodo comun)
- 7447
- 74151
Cada uno de los leds o segmentos tienen una letra que los identifica que es la
siguiente:
A
F
B
G
C
D
Fig.2: Denominacin de los segmentos

Existen dos tipos de display:
nodo comn
Ctodo comn
Los display de nodo comn tienen la siguiente configuracin:

ITESM

Como se puede observar en la figura, el display de ctodo comn tiene la conexin
de tierra como punto comn entre los LEDs.
5 VDC
Nota:
La lnea continua
representa lo que
est dentro del
dispositivo y
la lnea punteada
lo que usted
debe conectar
DA05
R
Seales de activacin (conectar a 0 VDC)
Ejercicio1
En el protoboard coloque y compruebe el funcionamiento del display de 7
segmentos de nodo comn. Se sugiere utilizar un resistor de 470 como
limitador de corriente.
2) DECODER
El decoder es un dispositivo que se encarga de recibir un cdigo y traducirlo a una
salida deseada. Este dispositivo puede ser utilizado para traducir el sistema binario
(por ejemplo, en formato BCD) y tener una salida en el sistema decimal de la
siguiente forma:
Fig.3: Configuracin nodo comn

Como se puede apreciar en la figura todos los LED tienen como punto comn
la alimentacin de 5V y debern ser conectados a tierra por medio de un
resistor R para limitar la corriente a travs del LED.
Sistema binario
(en formato BCD)
Ae
Be
Ce
De
Decoder
0
1
2
3
4
5
6
7
8
9
El estado de las
salidas cambiar a un
uno lgico dependiendo
del cdigo de entrada
Fig.5: Decoder BCD a decimal
Los display de ctodo comn tienen la siguiente configuracin:
Por ejemplo este decoder encender la salida 9 si el cdigo de entrada es 1001.

R
A
A su vez para poder tener un nmero en el display de 7 segmentos se necesitara

un circuito combinatorio que recibiera el cdigo binario del nmero que se quiera
desplegar y ste lo tradujera a las salidas correctas, para esto se requerira una
funcin lgica para cada segmento.
Ejercicio 2
DC05
Obtenga la funcin lgica para encender el segmento A en los dgitos

del sistema decimal si tuviera un display de 7 segmentos con nodo
comn
Ejercicio 3
GND
Fig.4: Configuracin ctodo comn

Obtenga la funcin lgica para encender el segmento A en los dgitos

del sistema decimal si tuviera un display de 7 segmentos con ctodo
comn
2
ITESM
Dado que es muy comn requerir este tipo de aplicaciones tambin existen
decoders que traducen del sistema binario (en formato BCD) a las seales
necesarias para tener un nmero decimal en el display de 7 segmentos.
Los decoders ms comunes son:
Funcin
BCD a Decimal
Tipo
7445
BCD a siete segmentos
7446, 7447, 7449
BCD a siete segmentos
7448
Caractersticas
Salidas de colector
abierto
Salidas de colector
abierto
No requiere
resistencias externas
Ejercicio 4
Muestre los dgitos en el display de 7 segmentos utilizando el decoder.
Enve las seales de entrada conectando y desconectando cables o utilice
dip switches
Se podra obtener la salida del multiplexor por medio de una funcin lgica que
dependa del cdigo que entra al circuito de control.
Ejercicio 5
Obtenga la funcin lgica de la salida con base en la variables de
entrada (Ae, Be, y Ce) y las entradas (I0...I7) (recuerde que la entrada
I0 se conectar a la salida cuando tenga el cdigo binario equivalente
al cero decimal en las variables de entrada).
Afortunadamente no es necesario implantar la funcin lgica porque existen
diversos multiplexores comerciales como lo son:
Funcin
MUX 16 a 1
Tipo
74150
MUX 8 a 1
74151
MUX 8 a 1
74152
MUX Doble 4 a 1
74153
3) MULTIPLEXOR
El multiplexor se puede definir como un selector de datos. Este dispositivo tiene
varias lneas de entrada y una sola salida, mediante un circuito de control y un
cdigo binario se selecciona cual de las entradas se conectar a la salida. Esto se
puede observar en el siguiente diagrama:
I1
I2
I3
Salida
I4
I5
I6
I7
Circuito
de
control
Ae Be Ce
Fig. 6: Funcionamiento de un multiplexor

Adems de usarlo como selector es comn el usarlo para construir funciones

lgicas. Esto se lograra si se coloca la tabla de verdad resultante como entrada al
multiplexor e introducimos al circuito de control los valores de las variables que
originaron la tabla.
Ejercicio 6
I0
Valores de uno o
cero lgico
Caractersticas
Slo tiene disponible
la salida negada
Tiene disponible la
salida postiva y negada
Slo tiene disponible
la salida negada
Convierte de paralelo a
serial
El consejo directivo de una empresa se encuentra integrado por tres

personas. En una de sus juntas se acord que las votaciones se
hicieran de forma secreta; sin embargo, existe el problema de que
una persona ajena contara los votos para mantener el secreto del
voto. Para evitar este problema se decide hacer lo siguiente:
Se instalar un botn debajo de la mesa de cada directivo. Al centro
de la sala de juntas se colocarn dos lmparas, una de color roja y
una de color verde. Al momento de votar, si el directivo est a favor
presionar el botn, si est en contra no lo presionar. La lmpara
color verde deber encenderse si la mayora vota a favor. La
lmpara de color rojo deber encenderse si la mayora est en contra.
3
ITESM

Elabore la tabla de verdad para obtener la solucin a este
problema
b. Implante con un multiplexor la solucin encontrada.
ANEXOS
A) Identificacin de los pines del display de 7 segmentos
Ejercicio 7 (Opcional)
G F
comn
a.
A B
Resuelva el ejercicio 6 suponiendo que el consejo directivo se

encuentra conformado por 4 personas (A, B, C y D) y que la
persona A tiene el voto de calidad en caso de empate.
a) Elabore la tabla de verdad para obtener la solucin a este
problema
b) Implante con un multiplexor la solucin encontrada.
Breve resumen de la prctica
Descripcin y resultados obtenidos
por qu).
e) Bibliografa
f) Anexar informacin solicitada.
Investigar:
1. Las caractersticas (hojas de datos) de al menos un decoder o
de un multiplexor que no se mencione en la prctica.
2. Un circuito de aplicacin del multiplexor
E D
comn
a)
b)
c)
d)
C PD
B) Identificacin de los pines del decoder 7447
Entradas
Salidas al display
Entradas

ITESM
C) Identificacin de los pines del multiplexor 74151
Entradas
Salida
Salida negada
Habilitacin
(a GND)
NOTAS:
Entradas
Cdigo
NOTAS:

ITESM

DESARROLLO
1) SENSOR FOTOELCTRICO DE BARRERA
PRCTICA #3
OTROS CIRCUITOS COMBINATORIOS COMUNES
(PARTE 2)
Objetivos:
-
Conocer el uso y funcionamiento interno del sensor fotoelctrico de

barrera
Aplicar los conocimientos obtenidos en las dos ltimas prcticas en
un problema prctico
LISTA DE MATERIAL
- LEDs
- Dip switch
- Sensor fotoelctrico de barrera
- Relevador con bobina de 5 V.
- Relevador con bobina de 6 V.
- Display de 7 segmentos (nodo comn)
- 7447
- 74151
Uno de los dispositivos ms usado para detectar objetos sin contacto es el sensor
fotoelctrico de barrera. Este instrumento ya se utiliz en el Laboratorio de
Instrumentacin y Mediciones y en esta prctica tendr la oportunidad de conocer
su funcionamiento interno. La configuracin de este sensor es la siguiente.
Emisor de
Receptor
luz
infrarroja
Fig. 1: Sensor fotoelctrico de barrera

Recuerde que este sensor se basa en la deteccin de luz infrarroja en el receptor.
La estructura interna simplificada del sensor se muestra en la siguiente figura:
Diodo emisor de luz Fototransistor que funciona
como un interruptor activado
infrarroja (LED)
por la luz infrarroja
5 VDC
GND
GND
Fig.2: Estructura interna de un sensor fotoelctrico

Nota: Cuando el fototransistor detecta la luz infrarroja la terminal A queda
conectada a tierra a travs de la resistencia. Si no detecta la luz infrarroja la
terminal queda flotada.
ITESM
Una conexin tpica de este sensor sera:
Diodo emisor de luz

infrarroja (LED)
5 VDC
5 VDC
R1
Diodo emisor de luz

infrarroja (LED)
R2
L (Seal TTL)
5 VDC
R1
Objeto
GND
GND
Fig.4: Conexin a un circuito TTL del sensor fotoelctrico

GND
GND
GND
Fig.3: Conexin tpica del sensor fotoelctrico
Si no hay interferencia el transistor est

ACTIVO y la entrada de la compuerta
est conectada a 0 VDC (0 lgico) y
L=1
Ejercicio 2
Ejercicio 1
Conecte el circuito que se muestra en la figura 4. Utilice un LED para

conocer el estado de la salida L. Note que el emisor trae una letra E
en la parte superior, el nodo trae un signo +.
Conecte el circuito que se muestra en la figura 3. Estime R2 para que

el LED de salida encienda y apague con la presencia o ausencia de
luz.
Cuando la seal del sensor fotoelctrico se utilice como entrada de un circuito TTL
no es necesario incluir la conexin del circuito de la figura 3 (recuerde que en la
prctica anterior se coment que una terminal TTL de entrada que no est
conectada se considera como un 1 lgico, es decir, est alimentada con 5 VDC).
Por lo anterior el sensor fotoelctrico en un circuito TTL se conectara de la
siguiente forma:
Si un objeto interrumpe la luz el

transistor est ABIERTO, la entrada a
la compuerta est desconectada y es
vista como 5 VDC (1 lgico) L = 0
2) TRANSDUCTORES DE POTENCIA
En ocasiones es necesario activar una salida de mayor potencia a la proporcionada
por una compuerta o circuito TTL. Para realizar esto es necesario un dispositivo
que traduzca seales de baja potencia a seales de potencia mayor. Los
dispositivos que nos ayudan a realizar la conversin o traduccin de potencia son
llamados transductores. Algunos dispositivos que realizan la funcin de
transductores son:
a)
Transistor. Este dispositivo se usa para circuitos con cargas de DC
Seal TTL

ITESM
b) TRIAC. Este dispositivo se usa para circuitos con cargas de AC
Realice el diseo del circuito de control y constryalo

Despliegue del
cdigo de la
tarjeta
Seal TTL
Tarjeta
c)
Relevador con bobina de 5 VDC. Se usa para circuitos con cargas de

cualquier tipo (se debe tener cuidado con la capacidad de corriente del
contacto)
Circuito
Combinatorio
Cdigo binario
Sistema de
deteccin del
cdigo de tres
perforaciones
Transductor
Permiso de
acceso
(TTL)
Buzzer
Fig.5: Esquemtico del sistema de acceso
GND
Ejercicio 3
En una compaa metalrgica, se desea controlar el acceso a ciertas
reas mediante una credencial codificada, pertenecientes a todos los
empleados. El cdigo de acceso se grabar en la credencial mediante
tres perforaciones. El sistema de control obtendr dicho cdigo
revisando mediante sensores fotoelctricos, desplegar el cdigo de la
tarjeta que se esta verificando y permitir el acceso activando una
indicacin luminosa y un buzzer de 12 VDC.
reas a las que se permitir el
acceso
Gerencia
Mantenimiento
Ingenieros encargados de hornos
Operadores

Cdigo
1
4
5
6
ITESM
a)
b)
c)
d)
e)
f)

por qu).
Bibliografa
ANEXOS
A) Identificacin de los pines del display de 7 segmentos
G F
comn
A B
Investigar:
1. El principio de operacin y un ejemplo de circuito de conexin del
TRIAC.
comn
E D
C PD
Entradas
Salidas al display
Entradas

ITESM
C) Identificacin de los pines del multiplexor 74151
Entradas
Salida
Salida negada
NOTAS:
Entradas
Cdigo
D) Identificacin de los pines del sensor fotoelctrico
+
+
E
NOTA

ITESM

DESARROLLO
1) LA COMPUERTA NAND
PRCTICA #4
SNTESIS DE CIRCUITOS COMBINATORIOS Y CONSTRUCCIN
CON LGICA ALAMBRADA
La compuerta NAND es una compuerta que equivale a una compuerta AND

con su salida negada. El smbolo de esta compuerta y su tabla de verdad son
las siguientes:
Objetivos:
-
Poner en prctica los conocimientos de sntesis de circuitos

combinatorios adquiridos en la clase terica
Construir circuitos lgicos combinatorios:
Slo con compuertas NAND
Con decoders de propsito general
A
0
0
1
1
B
0
1
0
1
F
1
1
1
0
F es 0 slo si A y B son 1
Fig. 1: Compuerta NAND

Ejercicio 1
Verifique la tabla de verdad de la compuerta NAND de 2 entradas
(7400).
Nota: Revise la composicin interna de la compuerta 7410, 7420 y
7430
LISTA DE MATERIAL
- LEDs
- Dip switch
- 7400
- 7408
- 7432
- 74154
2) CONSTRUCCIN DE FUNCIONES EXCLUSIVAMENTE CON NAND

La compuerta NAND tiene la propiedad que a partir de ella se pueden
construir las 3 funciones lgicas bsicas (AND, OR y NOT) y en
consecuencia cualquier otra funcin lgica. Por esta razn la compuerta
NAND (al igual que la compuerta NOR) se dice que es una compuerta
funcionalmente completa.
La forma o formas de construir las 3 funciones bsicas se muestran a
continuacin:
a)

Funcin NOT
ITESM

Opcin 1: Entradas puenteadas
Ejercicio 2
Construya las 3 funciones bsicas utilizando slo compuertas NAND
F = A A = A
Cabe mencionar que cuando se va a construir una funcin en forma de suma de

productos como:
F = ABC + ABC + D
Opcin 2: Una entrada en 1
La funcin, construida con NANDs, quedara:
F = A 1 = A
A
B
C
A
B
C
Nota: Recuerde que una entrada no conectada en una compuerta

NAND TTL es vista como un 1 lgico, por lo que para fines de prueba
puede dejarla desconectada.
b) Funcin AND
c)
Note que se eliminan compuertas NAND al construir la funcin y esto permite

utilizar un menor nmero de componentes.
F
A
B
F = A B = A B
Otra forma de construir la funcin sera negando dos veces de la siguiente

manera:
F = ABC + ABC + D
Funcin OR
F = ABC + ABC + D
A
Por lo tanto, si distribuimos la primera negacin la funcin quedara:
F = A B = A+ B
F = ( ABC ) (ABC ) D
NAND
Observe que las 3 formas son generalizables a NANDs de n entradas

NAND
NAND
ITESM
Observe que la funcin est conformada por varios NAND.

Ejercicio 3
Se desea disear un bastn especial para personas invidentes. El
bastn deber contar con tres sensores:
1. Un sensor de proximidad N (normal) que detecta la
presencia de algn objeto o persona en el cono grande de
la figura 2
2. Un sensor de proximidad A (angosto) que detecta la
presencia de algn objeto en el cono angosto de la figura
2.
3. Un sensor de proximidad P (pequeo) que detecta la
presencia de un objeto en el cono pequeo de la figura 2.
invidente cuando haya un objeto (o persona) en el cono

normal N (el cono ms grande)
b) Si el botn B est presionado (usado por el invidente
para enfocar) el vibrador deber de vibrar en forma
suave cuando haya un objeto en el cono angosto A.
c) En cualquier momento que haya un objeto en el cono
pequeo P, el vibrador deber vibrar fuerte
independientemente de cmo est el botn B.
Construya las funciones booleanas utilizando compuertas NAND
3) DECODER DE USO GENERAL
Un decodificador de n a 2n es un circuito combinatorio con n entradas y 2n salidas
como se muestra en la siguiente en la figura:
N
Sistema binario
Ae
Be
Ce
De
Decoder
A
n= 4 entradas
0
1
2
3
.
.
12
13
14
15
El estado de las
2n =24= 16 salidas
Fig.3: Decoder 4 a 16
Fig.2: Zonas de sensado del bastn

Adems, el bastn contar con:
- Un botn pulsador B y
- Un vibrador de dos intensidades, para que el bastn avise a
la persona la presencia del objeto. El vibrador recibe 2
seales: V (vibrar) y F (vibrar fuerte). Si el vibrador recibe
la seal V vibrar. Esta vibracin ser fuerte si la seal de
intensidad de vibracin F est activa y suave si no est
activa.
Para cada codigo binario de entrada se encender (dar un 1 lgico) slo con la
salida correspondiente.
Ejercicio 4
Obtenga la ecuacin boolena para encender la tres primeras salidas
En general, el decoder se puede usar para activar un canal de salida en funcin del
codigo binario recibido. En nuestro caso se puede usar para construir funciones
lgicas binarias de n variables de entradas.
Obtenga las expresiones booleanas para las seales V y F del vibrador

bajo las siguientes consideraciones:
a) Si el botn B no est presionado (operacin normal) el
vibrador deber vibrar en forma suave, para avisar al
ITESM
Si se quisiera implantar la funcin:
ANEXOS
F = ABC + ABC + A BC D
A) Identificacin de los pines del NAND 7400
Se hara de la siguiente manera:

0
Sistema binario
Ae
Be
Ce
De
Decoder
Fig.4: Implantacin de funciones lgicas con decoders

Nota: La entrada A es el bit menos significativo
Repita el ejercicio 3 utilizando el decoder 74154 (recuerde que las

salidas de este decoder son activo bajo)
a)
b)
c)
d)
e)
f)

por qu).
Bibliografa
Investigar:
1. Como obtener las funciones AND, OR y NOT con la compuerta
NOR.

Seales de activacin
(a GND)
ITESM
NOTAS:


NOTAS:
ITESM

DESARROLLO
1) LA COMPUERTA NAND
PRCTICA #4
SNTESIS DE CIRCUITOS COMBINATORIOS Y CONSTRUCCIN
CON LGICA ALAMBRADA
La compuerta NAND es una compuerta que equivale a una compuerta AND

con su salida negada. El smbolo de esta compuerta y su tabla de verdad son
las siguientes:
Objetivos:
-
Poner en prctica los conocimientos de sntesis de circuitos

combinatorios adquiridos en la clase terica
Construir circuitos lgicos combinatorios:
Slo con compuertas NAND
Con decoders de propsito general
A
0
0
1
1
B
0
1
0
1
F
1
1
1
0
F es 0 slo si A y B son 1
Fig. 1: Compuerta NAND

Ejercicio 1
Verifique la tabla de verdad de la compuerta NAND de 2 entradas
(7400).
Nota: Revise la composicin interna de la compuerta 7410, 7420 y
7430
LISTA DE MATERIAL
- LEDs
- Dip switch
- 7400
- 7408
- 7432
- 74154
2) CONSTRUCCIN DE FUNCIONES EXCLUSIVAMENTE CON NAND

La compuerta NAND tiene la propiedad que a partir de ella se pueden
construir las 3 funciones lgicas bsicas (AND, OR y NOT) y en
consecuencia cualquier otra funcin lgica. Por esta razn la compuerta
NAND (al igual que la compuerta NOR) se dice que es una compuerta
funcionalmente completa.
La forma o formas de construir las 3 funciones bsicas se muestran a
continuacin:
a)

Funcin NOT
ITESM

Opcin 1: Entradas puenteadas
Ejercicio 2
Construya las 3 funciones bsicas utilizando slo compuertas NAND
F = A A = A
Cabe mencionar que cuando se va a construir una funcin en forma de suma de

productos como:
F = ABC + ABC + D
Opcin 2: Una entrada en 1
La funcin, construida con NANDs, quedara:
F = A 1 = A
A
B
C
A
B
C
Nota: Recuerde que una entrada no conectada en una compuerta

NAND TTL es vista como un 1 lgico, por lo que para fines de prueba
puede dejarla desconectada.
b) Funcin AND
c)
Note que se eliminan compuertas NAND al construir la funcin y esto permite

utilizar un menor nmero de componentes.
F
A
B
F = A B = A B
Otra forma de construir la funcin sera negando dos veces de la siguiente

manera:
F = ABC + ABC + D
Funcin OR
F = ABC + ABC + D
A
Por lo tanto, si distribuimos la primera negacin la funcin quedara:
F = A B = A+ B
F = ( ABC ) (ABC ) D
NAND
Observe que las 3 formas son generalizables a NANDs de n entradas

NAND
NAND
ITESM
Observe que la funcin est conformada por varios NAND.

Ejercicio 3
Se desea disear un bastn especial para personas invidentes. El
bastn deber contar con tres sensores:
1. Un sensor de proximidad N (normal) que detecta la
presencia de algn objeto o persona en el cono grande de
la figura 2
2. Un sensor de proximidad A (angosto) que detecta la
presencia de algn objeto en el cono angosto de la figura
2.
3. Un sensor de proximidad P (pequeo) que detecta la
presencia de un objeto en el cono pequeo de la figura 2.
invidente cuando haya un objeto (o persona) en el cono

normal N (el cono ms grande)
b) Si el botn B est presionado (usado por el invidente
para enfocar) el vibrador deber de vibrar en forma
suave cuando haya un objeto en el cono angosto A.
c) En cualquier momento que haya un objeto en el cono
pequeo P, el vibrador deber vibrar fuerte
independientemente de cmo est el botn B.
Construya las funciones booleanas utilizando compuertas NAND
3) DECODER DE USO GENERAL
Un decodificador de n a 2n es un circuito combinatorio con n entradas y 2n salidas
como se muestra en la siguiente en la figura:
N
Sistema binario
Ae
Be
Ce
De
Decoder
A
n= 4 entradas
0
1
2
3
.
.
12
13
14
15
El estado de las
2n =24= 16 salidas
Fig.3: Decoder 4 a 16
Fig.2: Zonas de sensado del bastn

Adems, el bastn contar con:
- Un botn pulsador B y
- Un vibrador de dos intensidades, para que el bastn avise a
la persona la presencia del objeto. El vibrador recibe 2
seales: V (vibrar) y F (vibrar fuerte). Si el vibrador recibe
la seal V vibrar. Esta vibracin ser fuerte si la seal de
intensidad de vibracin F est activa y suave si no est
activa.
Para cada codigo binario de entrada se encender (dar un 1 lgico) slo con la
salida correspondiente.
Ejercicio 4
Obtenga la ecuacin boolena para encender la tres primeras salidas
En general, el decoder se puede usar para activar un canal de salida en funcin del
codigo binario recibido. En nuestro caso se puede usar para construir funciones
lgicas binarias de n variables de entradas.
Obtenga las expresiones booleanas para las seales V y F del vibrador

bajo las siguientes consideraciones:
a) Si el botn B no est presionado (operacin normal) el
vibrador deber vibrar en forma suave, para avisar al
ITESM
Si se quisiera implantar la funcin:
ANEXOS
F = ABC + ABC + A BC D
A) Identificacin de los pines del NAND 7400
Se hara de la siguiente manera:

0
Sistema binario
Ae
Be
Ce
De
Decoder
Fig.4: Implantacin de funciones lgicas con decoders

Nota: La entrada A es el bit menos significativo
Repita el ejercicio 3 utilizando el decoder 74154 (recuerde que las

salidas de este decoder son activo bajo)
a)
b)
c)
d)
e)
f)

por qu).
Bibliografa
Investigar:
1. Como obtener las funciones AND, OR y NOT con la compuerta
NOR.

Seales de activacin
(a GND)
ITESM
NOTAS:


NOTAS:
ITESM

INTRODUCCIN
PLD
PRCTICA #5
CONSTRUCCIN DE CIRCUITOS COMBINATORIOS CON PLDS
Objetivos:
-
Poner en prctica los conocimientos referentes al funcionamiento y

uso de los PLD (Programable Logic Devices)
Construir circuitos lgicos combinatorios apoyados en la
programacin del GAL 16V8
En las prcticas anteriores nos hemos concentrado en la construccin del

controlador lgico deseado a partir de la interconexin de componentes
estndar (compuertas digitales o circuitos especficos), esto conduce a un
circuito con varios chips y una cantidad amplia de conexiones entre ellos.
Sin embargo, cuando un controlador lgico va a ser producido en grandes
cantidades (reloj digital, juguete, etc) es conveniente disear un circuito
integrado especfico para la aplicacin, es decir, un diseo a la medida.
Esto reduce el nmero de chips y las conexiones externas pero requiere la
participacin del fabricante en el diseo y fabricacin de ste.
Una alternativa intermedia, es el uso de dispositivos lgicos programables
(PLD por sus siglas en ingles) que si bien son estndares, pueden ser
personalizados hasta cierto nivel mediante programacin.
LISTA DE MATERIAL
- LEDs
- Dip switch
- Display de 7 segmentos (ctodo comn)
- GAL 16V8
La figura muestra una configuracin tpica simplificada de un PLD que

permite construir funciones en suma de productos y producto de sumas,
tambin se incluyen algunas conexiones como ejemplo.
Fig. 1: Configuracin interna de un PLD

ITESM
En la figura se pueden observar los siguientes aspectos:
Formacin de trminos producto

En la parte superior izquierda estn los pines de entrada. Los valores
de las entradas son alimentados en forma normal y complementada
mediante las lneas horizontales.
Las lneas horizontales de las entradas se cruzan formando una malla
con lneas verticales que conectan a funciones AND.
Cada compuerta AND formar un trmino producto incluyendo a las
entradas (o sus complementos) que hallan sido conectadas a ella.
Esta conexin la lleva a cabo el usuario mediante programacin.
(ver trmino AB en el ejemplo)
Formacin de sumas de productos.
En la parte inferior al centro existen varias funciones OR. Cada una
formar la suma de los trminos producto que se conecten a ella
mediante programacin (ver AB + AC en ejemplo)
Seleccin de polaridad de salida
La salida de cada OR (suma de productos) es alimentada a una de las
terminales de un OR exclusivo (XOR)
La otra terminal del XOR puede estar o no conectada a tierra por
programacin.
Si se conecta a tierra (0 lgico), la salida del XOR ser igual a
la del OR y por tanto la suma de productos construida saldr
directamente hacia el pin de salida correspondiente (ver la
conexin al PIN 1 de la figura)
Si no se conecta a tierra (1 lgico), la salida del XOR ser el
complemento de la salida del OR (el complemento de la suma de
productos) y representar por tanto un producto de sumas, el
Teorema de Morgan le permite obtener el producto de sumas
correspondiente (ver la funcin AB + AD en la figura 1).
Nota: Observe que para tener en producto de sumas una funcin
determinada deber introducir las variables negadas.
Pines bidireccionales.
En la figura, la salida del primer XOR es conectado a un buffer de
3 estados que puede ser o no habilitado por la compuerta AND
correspondiente.
Si se habilita, la salida del XOR es enviada hacia al pin
bidireccional y este funciona como una salida convencional,
adems de ser retroalimentado hacia la malla de entrada por si se

requiere (esto permite obtener resultados parciales que son

alimentadas como entradas otra vez).
Si no se habilita, el XOR es desconectado del pin bidireccional
y este funciona como una entrada ms.
Forma de hacer las conexiones.
En un PLD de programacin nica, inicialmente todos los puntos de
una malla estn conectados mediante fusibles y para lograr la(s)
funcin(es) deseada(s) se queman los fusibles de las conexiones
no necesarias. El mapa de fusibles a quemar se especifica al
quemador mediante un archivo (usualmente .jed).
En un PLD reprogramable las conexiones pueden ser habilitadas y
deshabilitadas tantas veces como sea necesario.
Forma de hacer el mapa de conexiones (.jed)
Existen lenguajes de programacin (ABEL: Advanced Boolean
Expression Language, CUPL, etc) que permiten especificar el
comportamiento deseado del circuito mediante instrucciones. A
partir del comportamiento especificado y las caractersticas del PLD
el software puede simplificar las funciones y generar el mapa de
fusibles.
Otros softwares (como el que usaremos en esta prctica) permite
dibujar el diagrama lgico, y ste en forma automtica lo traduce a
alguno de los lenguajes anteriores para su procesamiento posterior.
Notas:
1. Variedades de PLDs
a. A la combinacin de un arreglo AND programable con uno OR
programable como el mostrado se le conoce como Arreglo lgico
programable mediante campos, (FPLA, por siglas en ingles) o
simplemente PLA (Programable Logic Array).
b. Cuando el arreglo AND es programable pero el OR es fijo (los
ANDs vienen preconectados a los OR por grupos (ejemplo 4 a cada
uno) se le conoce como PAL.
c. Cuando el arreglo AND es fijo y el OR es programable se les conoce
como memorias exclusivas de solo lectura, PROM.
d. Recuerde que al construir circuitos secuenciales (no cubiertos en
este curso) puede ser necesario que la salida de los OR pasen por
memorias (o registros) y retornen a la malla principal. Cuando un
dispositivo tambien incluye estas memorias se le conoce como
secuenciador lgico programable mediante campos: FPLS o
simplemente PLS.
ITESM
FORMAS DE PROGRAMACIN DE UN GAL

Existen otras formas de programar las funciones lgicas que se quieran grabar en el
GAL. A continuacin se muestran tres formas utilizando como ejemplo el ejercicio
6 de la prctica #2, que plantea lo siguiente:
El consejo directivo de una empresa se encuentra integrado por tres
personas. En una de sus juntas se acord que las votaciones se
hicieran de forma secreta; sin embargo, existe el problema de que una
persona ajena contara los votos para mantener el secreto del voto.
Para evitar este problema se decide hacer lo siguiente:
Se instalar un botn debajo de la mesa de cada directivo. Al centro
de la sala de juntas se colocarn dos lmparas, una de color roja y
una de color verde. Al momento de votar, si el directivo est a favor
presionar el botn, si est en contra no lo presionar. La lmpara
color verde deber encenderse si la mayora vota a favor. La
lmpara de color rojo deber encenderse si la mayora est en contra.
a) Programacin con ecuaciones booleanas utilizando el lenguaje

ABEL-HDL
-
Siga los primeros 6 pasos indicados en el anexo A)

De la ventana Source-New crear de un nuevo archivo fuente. Seleccione
ABEL-HDL Module.
La siguiente pantalla aparecer:
Los 3 pasos bsicos a seguir incluyen:
Programacin
Compilacin
Aplicacin.
Fig. 3: Pantalla de colocacin de nombres
La programacin puede resumirse con el siguiente diagrama:

Especificaciones
del PLD
Descripcin del
comportamiento
Editor de
texto
o
grfico
Archivo
ABEL
Mapa de
fusibles
(.jed)
Compilador
Fig. 2: Pasos para programar un PLD

Quemador
Escriba los nombres que se le solicitan y de un click en OK. Aparecer la

siguiente pantalla:
Chip
grabado
Diagrama
esquemtico
de conexiones
ITESM

b) Programacin con tabla de verdad utilizando el lenguaje ABEL-HDL
-
Siga los primeros 6 pasos indicados en el anexo A)

De la ventana Source-New crear de un nuevo archivo fuente. Seleccione
ABEL-HDL Module.
La siguiente pantalla aparecer:
Fig. 4: Pantalla de edicin

-
Introduzca su programa, que para el ejemplo mencionado sera el

siguiente:
Fig. 6: Pantalla de colocacin de nombres

-
Escriba los nombres que se le solicitan y de un click en OK. Aparecer la

siguiente pantalla:
Fig. 5: Problema resuelto con ecuaciones booleanas

-
Observe que no es necesario tener Title, y observe la nomenclatura para

la declaracin de variables y para las funciones lgicas.
Posteriormente deber seguir los pasos 12 a 14 descritos en el anexo
A) y grabar el GAL conforme al anexo B).

ITESM

c)
Programacin con esquemtico
Los pasos para esta programacin se describen en el anexo A)
Fig. 7: Pantalla de edicin

-
Introduzca su programa, que para el ejemplo mencionado sera el

siguiente:
Fig. 9: Problema resuelto con esquemtico
Ejercicio 1
Realice la programacin de un GAL para la solucin del problema de
la prctica #2 (planteado al inicio de esta seccin) con cada uno de los
tres mtodos de programacin presentados.
Fig. 8: Problema resuelto con tabla de verdad
-
Observe que no es necesario tener Title, y observe la nomenclatura para

la declaracin de variables y para la tabla de verdad.
Posteriormente deber seguir los pasos 12 a 14 descritos en el anexo
A) y grabar el GAL conforme al anexo B).

ITESM

Ejercicio 2 (opcional)
ANEXOS
Programar la lgica de control necesaria para controlar un display de

7 segmentos de ctodo comn.
A) Programacin esquemtica de un GAL utilizando el programa ISP de

Lattice
1.
2.
3.
4.
A continuacin se describe el procedimiento para utilizar el software ISP:
5.
Encuentre las ecuaciones Booleanas que resuelven el problema.

Simplifique las funciones utilizando el lgebra Booleana
Realice un diseo esquemtico de la estrategia de control lgico
Grabe en un GAL la lgica de control para el control de los 7
segmentos del display.
Comprobar el correcto funcionamiento del circuito utilizando un
protoboard y dems elementos requeridos (LEDs, resistencias,...)
a)
b)
c)
d)
e)
f)

por qu).
Bibliografa
1.
2.
3.
4.
5.
Encender la computadora y esperar hasta que se normalicen los conos en

su pantalla.
Buscar el cono de ISP System Starter para inicializar el programa.
Seleccionar la opcin File-New-Project, como se muestra en la figura
A.1.
Asignar un nombre al proyecto que no exceda de ocho caracteres. La
extensin que identifica a un archivo tipo proyecto ser .SYN.
Dar doble click a ispLSI1032E-125LT100 de la ventana Source in
Project, como en la figura A.2.
Investigar:
1. Las caractersticas de los GALs 20V8 y 22V10, incluya las hojas
de datos y comente los aspectos ms importantes de stas.
2. Las caractersticas y aplicaciones del PAL y la EEPROM.
Fig. A.1: Pantalla para iniciar un proyecto en ISP

ITESM

Elaboracin del diagrama y del archivo esquemtico
8.
9.
Definir el nombre del archivo con el que se trabajar y ste ser

relacionado con la extensin .sch. La pantalla de captura esquemtica es
para definir las compuertas lgicas (AND, OR, NOT,) requeridas para
implementar una funcin booleana, como en la figura A.4.
Seleccionar el cono de la parte superior izquierda del men Drawing
10. Luego seleccionar la librera denominada GATES.LIB, y dibujar las

compuertas requeridas para su proyecto, como se muestra en la figura
A.5.
Fig. A.2: Inicializacin de un proyecto

6.
7.
Seleccionar (para esta prctica) el GAL16LV8/ZD con empaquetado de

20 pines. Le preguntar si desea cambiar el juego de informacin del
dispositivo (change device kits) presionar OK.
De la ventana Source-New crear de un nuevo archivo fuente (ver la figura
A.3). Seleccione Schematic
Fig. A.4: Herramientas de dibujo (drawing)
Fig. A.3: Seleccin de un archivo fuente

ITESM

Conectores
si desea
De la caja de herramientas de dibujo (drawing) seleccione el cono
realizar una conexin entre compuertas o entre un punto de entrada o salida y una
compuerta.
Para trazar un conector en lnea recta desde un punto hacia la terminal de un
componente se requiere de un clic del ratn para iniciar y otro para terminar el
conector.
Etiquetas
Para obtener las etiquetas seleccione de la caja de herramientas de dibujo
(drawing) el cono
y aparecer en la parte inferior de la pantalla Net Name
Enter Net Name. Escribir el nombre de la variable y posteriormente oprima el
ENTER y con el cursor posicione la variable al final del conector deseado y dar un
click al ratn.
Fig. A.5: Seleccin de compuertas lgicas
Puertos de Entrada o Salida

.
- Seleccionar de la caja de herramientas de dibujo (drawing) el cono
Aparecer un men de opciones titulado I/O en donde debe elegir el tipo de puerto
a usarse ( None, Input, Ouput y Bidirection), como en la figura A.7.
Fig. A.7: Asignacin de puertos de entrada/salida a una compuerta lgica.
Fig. A.6: Seleccin de las compuertas requeridas

ITESM

Link Design
Aqu verifica si el o los archivos contienen un cdigo vlido , en caso de
que no sea aceptado aparecer un mensaje que incluye una explicacin y
un cdigo de error.
Fit Design
En algunas ocasiones los requerimientos de nuestro diseo sobrepasan la
capacidad del dispositivo seleccionado. Esta rutina verifica si el diseo
cabe en el dispositivo seleccionado, en caso de que no sea lo
suficientemente se sugiere seleccionar un dispositivo de mayor capacidad
como el GAL20V8 o el GAL22V10.
Fig. A.8: Esquemtico terminado.

Se puede observar que en la figura A.8 se muestra el ejemplo de un diagrama
esquemtico completo, que incluye las compuertas AND, OR, NOR y NAND.
Se debe guardar el archivo esquemtico y se debe continuar con la creacin del
programa a grabar en el GAL siguiendo el siguiente proceso:
11. Regresar a la ventana de ISP System Starter y asegurarse de la presencia
en el recuadro izquierdo (Sources in Project igual al del dispositivo
definido (GAL16V8ZD), y en el mismo recuadro la presencia del archivo
con extensin .SCH
12. Iniciar el proceso de compilacin ejecutando las siguientes rutinas que
aparecern en el recuadro derecho ( Processes for Current Source).
13. Dar doble click al archivo creado, y ejecutar las funciones: Compile,
Check, and Reduce. Si no hubo problemas aparecer una paloma en color
verde.
Create Fuse Map

En este proceso se obtienen dos archivos:
El archivo reporte con extensin .rep que contiene la informacin de las
ecuaciones, la distribucin de terminales PIN OUT, el porcentaje de
utilizacin del dispositivo , etc.
En el archivo .rep (Chip report) se presenta la lgica que ha sido generada
as como un PINOUT del GAL programado. Un ejemplo de esto se
muestra en la figura A.9 y en la figura A.10.
Consultar el archivo schematic.report para observar la asignacin de las
entradas y salidas dentro del GAL, como en la figura A.9 y en la figura
A.10.
14. Posicionarse en GAL 16LV8/ZD y ejecutar las funciones: Link, Fit, y

Create Fuse. El significado de cada funcin se explica a continuacin:
Update all schematic Files
En esta parte del proceso se actualizan los archivos que sern tomados en
cuenta para la compilacin (no ejecutar para esta prctica).
ITESM

B) Procedimiento para grabar el programa en el GAL
Una vez generados los archivos anteriores proceder a grabar el programa en el
GAL. Para esto de debe utilizar el programador universal que se encuentra
conectado al puerto paralelo de la PC, como se muestra en la Fig. B.1.
Fig. A.9: Vista del archivo reporte.
Fig. B.1: Programador Universal conectado a un sistema PC.

La secuencia de programacin es la siguiente :
1.
Fig. A.10: Vista de la asignacin de entradas y salidas programadas en el GAL

(PINOUT)

2.
3.
Acceder al archivo ejecutable del programa de grabacin. (CHIPMAX for

Windows). Aparecer la pantalla de la aplicacin como se muestra en
figura B.2.
Seleccionar el dispositivo a programar (LATTICE GAL16V8D).
Cargar el archivo JEDEC que previamente fue diseado utilizando la
opcin FILE-LOAD.
10
ITESM
Fig. B.3: Seleccin del archivo ejecutable

Fig. B.2: Pantalla del men del programa del programador CHIPMAX.
4.
5.
6.
7.
Colocar el GAL en la base del programador y sujetarlo con la palanca.

Borrar el contenido previo del GAL seleccionando el cono ERASE. Al
terminar de borrarse el estado indicar OK, si es que se puede proseguir.
Verificar el estado de limpieza del GAL con BLANK. Nuevamente si la
operacin es correcta aparecer el estado OK.
Seleccionar el cono PROG.
Si aparece un mensaje de que la tarea de programacin se realiz con xito

entonces el dispositivo estar listo para probarse.
Se puede verificar que el grabado se realiz correctamente utilizando el cono
Verify.

11
ITESM
C) Configuracin del display de siete segmentos de ctodo comn
D)
Hojas de especificaciones del GAL 16V8

R
A
DC05
GND

12
ITESM

13
ITESM

14
ITESM
NOTAS:


NOTAS:
15
ITESM

INTRODUCCIN
PRCTICA #6
MEMORIAS Y FLIP-FLOPS
Objetivos:
-
Conocer la diferencia entre control lgico secuencial y control

lgico combinatorio
Conocer las memorias, su construccin y los circuitos integrados que
realizan esta funcin
Conocer las memorias, su construccin y los circuitos integrados que
realizan esta funcin
LISTA DE MATERIAL
- LEDs
- Dip switch
- 7400
- 7402
- 7404
- 7408
- 7432
- 7474
- 74107A
- 74249
Hasta este momento, en las prcticas anteriores se ha trabajado con circuitos

lgicos combinatorios; es decir, circuitos que para cada combinacin de
entradas el circuito dar siempre la misma combinacin de salidas.
La propiedad antes mencionada permite que el comportamiento de los
circuitos lgicos combinatorios pueda ser descrito completamente con una
tabla de verdad.
Entradas
Circuito
Combinatorio
Salidas
Fig. 1: Configuracin de un circuito combinatorio

Hay otro tipo de circuitos en los cuales para una misma combinacin de
entradas pueden existir diferentes combinaciones de salidas en diferentes
momentos. La razn de lo anterior es que ese tipo de circuitos va pasando por
diferentes estados a travs del tiempo y la salida, en un momento dado,
depende de la combinacin de entradas y del estado actual.
A este tipo de circuitos se les conoce como circuitos secuenciales. Los
circuitos secuenciales para poder generar las salidas deseadas o correctas
deben tener la capacidad de recordar el estado actual y cambiarlo en los
momentos adecuados.
Entradas
Informacin
sobre el
estado actual
Circuito
Combinatorio
Elementos
de
memoria
Salidas
Seal para
cambiar de
estado
Fig. 2: Configuracin de un circuito secuencial

Existen varios dispositivos de memoria como los contadores,
secuenciadores, etc; todos ellos estn formados y pueden ser construidos
con elementos de memoria bsicos que se conocern en esta prctica.

ITESM

Existen varias formas de construir esta memoria como:
MEMORIA SET-RESET
Una de las memorias de mayor aplicacin es la memoria SET-RESET
(latch SET-RESET).
S
1) Construccin con base en compuertas bsicas

Para construir esta memoria con compuertas bsicas es necesario
conocer la funcin lgica que la describe. La funcin se obtiene a
partir de una tabla de verdad con las definiciones a), b) y c)
mencionadas en la seccin anterior.
R
Fig. 3: Esquema de una memoria SET-RESET
S
0
0
1
1
Esta memoria tiene las siguientes caractersticas:

a)
Se activa (prende la salida Q) cuando recibe un pulso en la

seal S (SET)
b) Se desactiva (apaga la salida Q) cuando recibe un pulso en la
seal R (RESET)
c) Si no recibe ninguna de las dos seales (ni S ni R) mantiene
su estado actual
En la figura 4 se muestra un diagrama de tiempos del funcionamiento de esta
memoria.
S
R
Q
R
0
1
0
1
Debido a la situacin mostrada en la tabla de verdad se construye una

nueva tabla de verdad de la siguiente forma:
S
0
0
0
0
1
1
1
1
R
0
0
1
1
0
0
1
1
Qactual
0
1
0
1
0
1
0
1
Q
0
1
0
0
1
1
n
n
Construyendo el mapa de Karnaugh tenemos:
Fig. 4: Diagrama de tiempos de una memoria SET-RESET
Nota: Si se activan simultneamente la seal SET y la seal RESET la

salida depender del tipo de construccin interna de la memoria e incluso
puede llegar a tener una salida inestable, por lo cual no se recomienda
activar al mismo tiempo la seal SET y la seal RESET.
R

Para poder
generar la salida
necesita saber el
valor actual de
ella misma
Q
Q
0
1
n
0
1
0
0
1
1
n
n
Qactual
ITESM

En suma de productos la funcin sera:
2)
Q = S + QR
La funcin lgica en formato de NOR se obtiene de la siguiente

manera:
0
1
0
0
1
1
n
n
Construccin con base en NORs
Q = (S + Q )R = (S + Q )R = R + (S + Q )
Qactual
Por lo que el diagrama es:
S
R
En producto de sumas la funcin sera:
Q = (S + Q )R
- En la primera ecuacin en caso de presentarse la seal de SET
RESET simultneos la salida Q se enciende.
- En la segunda ecuacin en caso de presentarse la seal de SET y
RESET simultneos la salida Q se apaga. Esto es deseable en
muchas aplicaciones reales y se usar mucho esta ecuacin por lo
que se le pide que la MEMORICE.
Fig. 6: Diagrama de una memoria SET-RESET con NORs

Tambin puede requerirse Q y Q , para esto el diagrama es
de la siguiente forma:
El diagrama de la funcin en producto de sumas con compuertas

bsicas es el siguiente:
S
R
Fig. 5: Diagrama de una memoria SET-RESET

Ejercicio 1
Construya la memoria SET-RESET con compuertas bsicas y
verifique su comportamiento conectando la salida a un LED.

Fig. 7: Diagrama de una memoria SET-RESET con NORs

Ejercicio 2
Construya la memoria SET-RESET con NORs para obtener Q y Q
Verifique su comportamiento conectando las salidas a un LED.
ITESM
3)
Construccin con base en NANDs
Entradas
El circuito para tener Q y Q con NAND`s es:
Informacin
sobre el
estado actual
Circuito
Combinatorio
Elementos
de
memoria
Salidas
Seal para
cambiar de
estado
Reloj (clock)
Fig. 8: Diagrama de una memoria SET-RESET con NANDs

4)
El circuito 74279
Este circuito incluye cuatro memorias SET-RESET con entradas
activas bajas (es decir, como la figura 8 pero sin los negadores). Para
activarlas se debe hacer S=0 y para desactivarlas R=0.
Fig. 9: Configuracin del circuito secuencial con reloj (clock)

La seal de reloj (clock) se activar para permitir el cambio de estado,
luego se desactivar durante un periodo de tiempo pequeo (para permitir
la estabilizacin del circuito combinatorio) y se activar nuevamente
repitiendo el ciclo en forma indefinida
Un circuito de memoria SET-RESET que se actualiza slo cuando est
activa la seal de reloj es:
Ejercicio 3
Verifique el comportamiento del circuito 74279 conectando la(s)
salida(s) a un LED.
MEMORIAS CON RETRASO
Al disear circuitos secuenciales pueden existir problemas de carreras
crticas. Observe en la figura 2 que al momento de cambiar de estado, si
varias seales de la informacin del estado actual deben cambiar a la vez
(por ejemplo, de estado 00 a 11), las seales de cambio al propagarse por
la red combinatoria llegarn con retrasos diferentes (quiz por
nanosegundos, pero diferentes) provocando que durante un pequeo
intervalo de tiempo aparezca una informacin de estado errnea (por
ejemplo 01 10). Este estado errneo puede disparar a su vez otros
estados que alteren el comportamiento deseado del circuito o incluso que
lo hagan inestable. Para evitar esto sera deseable que las memorias slo
ejecutaran los cambios de estado despus de que las seales de la red
combinatoria se hubiesen estabilizado. Para esto se podra usar un
esquema como el siguiente:
S
Q
C
Q
R
Fig. 10: Diagrama de una memoria SET-RESET con retardo

Observe que si la seal de C (clock) est en 0 la memoria SET-RESET no
cambiar independientemente de los valores de S y R. Cuando C=1 las
seales S y R podrn pasar. Este arreglo se conoce como una memoria
SET-RESET con retardo (Observe que ahora S y R si son entradas activas
altas).
En ocasiones slo se desea retrasar una seal hasta que el reloj lo permita.
Para esto la memoria de la figura 9 se debe conectar de la siguiente
manera:
4
ITESM

FLIP-FLOPs MS COMUNES
D
Q
C
Q
a) FLIP FLOP D (Delay)

El flip-flop D es muy utilizado en el almacenamiento de datos, ya que
posee la caracterstica de retener el dato que recibe de entrada
almacenndolo hasta que ste cambie de estado. El nombre de este flipflop proviene del retraso que sufre la seal de entrada (D, delay)
D
0
1
Fig. 11: Diagrama de una memoria D

Este arreglo es conocido como memoria D (Delay) con retraso y est
disponible en el circuito TTL 7475.
MEMORIAS SNCRONAS (FLIP-FLOPs)
La restriccin del cambio de estado por nivel de reloj, comentado en el
apartado anterior, requerira que el pulso de reloj dure lo suficiente para
que cambie la memoria una vez, pero que no fuera tan largo como para
que el circuito combinatorio alcance a reaccionar de nuevo, lo cual es
difcil de obtener. Para resolver este problema se han diseado arreglos de
memorias (conocidas como memorias sncronas o Flip-Flops) que para
ejecutar cada cambio de su salida requieren alguna de las siguientes
condiciones:
FLIP-FLOP disparado por pulso. En este tipo de arreglos,
cuando el reloj est en el valor alto, se reciben entradas, pero la
salida se cambia hasta que el reloj est en el valor bajo; es decir,
se requiere el pulso completo (ascenso y descenso de la seal de
reloj) para ejecutar un cambio de estado, pero ya no hay riesgo
alguno de inestabilidad.
FLIP-FLOP disparado por transicin positiva. En este tipo de
arreglos al momento de la transicin positiva se leen las entrads y
se ejecuta el cambio de estado una sola vez.
FLIP-FLOP disparado por transicin negativa. En este tipo de
arreglos al momento de la transicin negativa se leen las entradas
y se ejecuta el cambio de estado una sola vez.
Q
0
1
Q
Fig. 12: Diagrama y tabla de verdad de un flip-flop D
El circuito 7474 es una memoria D activada por flanco positivo y con dos
seales ms que se conocen como preset y clear, donde el preset
mantiene en 1 la salida independientemente de lo que pase en la entrada,
mientras el clear mantiene en 0 la salida independientemente de la
entrada.
Ejercicio 4
Verifique el comportamiento del flip-flop D 7474 conectando la(s)
salida(s) a un LED.
b) FLIP-FLOP T
El flip-flop T se utiliza con frecuencia en la elaboracin de mdulos
contadores, la funcin de este dispositivo consiste en cambiar su estado
actual al opuesto (inverso), con base en una transicin negativa en la
entrada T. El nombre de este flip-flop proviene del disparo o alternacia
que sufre la seal (T-Trigger o Toggle)
T
0
Fig. 13: Diagrama y tabla de verdad de un flip-flop T

ITESM

D
c) FLIP-FLOP JK
El flip-flop JK es uno de los ms utilizados en la elaboracin de circuitos
lgicos secuenciales, y es bsicamente una extensin del flip-flop SR, la
nica diferencia radica en que la combinacin de entrada J=K=1, que en la
memoria SR no est permitida, aqu se manda de salida el estado de
memoria Q negada.
J K Q
0 0 Q
0
1
1
1
0
1
0
1
Fig. 17: Diagrama de un flip-flop JK usado como T

Ejercicio 5
Verifique el comportamiento del flip-flop JK 74107A conectando la(s)
salida(s) a un LED.
Ejercicio 6
Fig. 15: Diagrama de un flip-flop JK usado como SR

La construccin del flip-flop D con JKs se realiza conectando la entrada a
J directamente, y la entrada K debe ser el inverso de la entrada J, esto se
puede realizar simplemente utilizando un inversor como se muestra en la
figura.

Para obtener un flip-flop T utilizando JKs se debe conectar la misma

entrada T a ambas entradas de la memoria JK como se muestra en la
figura.
Fig. 14: Tabla de verdad de un flip-flop JK
Fig. 16: Diagrama de un flip-flop JK usado como D
Como se dijo, la construccin del flip-flop SR con el flip-flop JK slo

debe ignorarse la salida de la combinacin de entrada no permitida en el
flip-flop SR, ya que las salidas en las dems combinaciones son las
mismas.
Una de las grandes ventajas del flip-flop JK es que con ste se pueden
construir los tres flip-flops ms comunes mencionados anteriormente
como lo son el SR, D y T.
Realice los flip-flops SS, D y T utilizando el flip-flop JK 74107A

Ejercicio 7 (opcional)
Se desea controlar el arranque y paro de una bomba que suministra
agua a una cisterna que se vaca constantemente. La bomba deber
arrancar cuando el nivel del agua se encuentre por debajo del
electrodo de nivel bajo B, y deber detenerse cuando el nivel del agua
alcance al electrodo de nivel alto A.
Los electrodos de nivel, tomarn el estado lgico uno cuando entren
en contacto con el nivel del agua.
ITESM
a)
b)
c)
d)
e)
f)

por qu).
Bibliografa
ANEXOS
A) Identificacin de los pines del OR 7432
Investigar:
1. Una aplicacin de cada uno de los FFs SR, JK, D y T
B) Identificacin de los pines del AND 7408

ITESM
C) Identificacin de los pines del NOR 7402
D) Identificacin de los pines de la memoria S-R 74279

E) Identificacin de los pines de la memoria D 7474
ITESM
F) Identificacin de los pines de la memoria J-K 74107A


NOTAS:
ITESM

INTRODUCCIN
PRCTICA #7
CIRCUITOS DE TIEMPO
En la prctica anterior, se entendi la necesidad de utilizar una seal de reloj

que sincronice el cambio de estado de los dispositivos de memoria en los
circuitos secuenciales.
Y OTROS CIRCUITOS SECUENCIALES COMUNES

Entradas
Objetivos:
-
Conocer el circuito LM555 y sus diferentes usos

Conocer los circuitos de corrimiento de registros
Conocer los contadores sncronos
Informacin
sobre el
estado actual
Circuito
Combinatorio
Elementos
de
memoria
Salidas
Seal para
cambiar de
estado
Reloj (clock)
T
Fig. 1: Configuracin del circuito secuencial con reloj (clock)

LISTA DE MATERIAL
- LEDs
- Capacitores de 1 F
- LM 555
- 7474
- 74163A

En la figura 1, el periodo T debe ser lo suficientemente grande para que el

circuito combinatorio estabilice sus salidas entre cada instante de
actualizacin. En los siguientes apartados se mostrar como generar esta y
otras seales de tiempo.
CIRCUITOS DE TIEMPO
Mdulo temporizador 555
Este mdulo consiste de una memoria SET-RESET disparada por las
seales de salida de dos comparadores anlogos, como se muestra en
la figura 2.
ITESM

Vcc
Reset
Ejercicio 1
La memoria se
apaga (RESET)
cuando:
Vthreshold > 2/3Vcc
+
-
La memoria se
prende (SET)
cuando:
Vtrigger < 1/3Vcc
Conecte el circuito 555 como temporizador de un pulso (one

shot). Verifique el funcionamiento de las dos opciones de
conexin de salida con un LED y enve la seal de entrada con un
interruptor.
Nota: Se sugiere un pulso de alrededor de 6 segundos. Se sabe que
R0
Umbral (threshold)
+
-
Salida
t 1.1Ra C
Disparador (trigger)
Descarga
Cada vez que la
memoria se apaga la
descarga se conecta
a tierra.
GND
Fig. 2: Configuracin del temporizador 555

Conexin como temporizador de un pulso (one shot)
Esta configuracin permite generar un pulso de salida con duracin fija
cada vez que se recibe una seal de disparo.
Conexin para generar un pulso peridico de reloj (multivibrador

aestable)
La estrategia bsica para conectar el circuito 555 como un generador
peridico de pulsos es utilizar la seal de salida y la descarga para
cargar y descargar un circuito RC. El voltaje variable del capacitor es
introducido a los comparadores por medio del umbral y el disparador,
generando alternativamente seales de SET y RESET.
Vcc
Disparo
Salida
Umbral (threshold)
+
-
Fig. 3: Diagrama de tiempos del temporizador 555 como one shot

La duracin del pulso de salida es ajustable mediante un circuito RC
(resistor-capacitor).
+
-
R0
R
Salida
RA
Disparador (trigger)
GND
Salida
Entrada
o
disparo
Entrada
o
disparo
Salida
RB
Fig. 5: Conexin del temporizador 555 como multivibrador aestable
Fig. 4: Conexin del temporizador 555 como one shot

ITESM

REGISTRO DE CORRIMIENTO
Inicio. El voltaje del capacitor Vc =0, por lo que se dispara el SET,
Q se activa y el capacitor se carga a travs de RA y RB.
b) Estado 1. Cuando Vc > 2/3 Vcc, entonces el RESET se dispara, Q
a)
c)
se desactiva y Q conecta la terminal de descarga a tierra. El

capacitor se descarga a travs de RB.
Estado 2. Cuando Vc < 1/3 Vcc, se dispara el SET, Q se activa y el
capacitor se carga de nuevo.
El circuito OSCILAR entre los estados 1 y 2. Podemos saber el tiempo

del pulso generado por este circuito analizando los circuitos RC que se
forman en los diferentes estados de funcionamiento. Por lo que:
El registro de corrimiento consiste en un dispositivo que almacena n bits

de informacin binaria y retarda n pulsos de reloj la salida de un bit
determinado. El nmero n depende de las compuertas que se utilicen
para realizar el arreglo o del dispositivo comercial que se use. El registro
de corrimiento tiene varios arreglos como paralelo-paralelo, paraleloserial y serial-serial que es el que utilizaremos en esta prctica. El registro
de corrimiento se puede construir con un arreglo de memorias D, cabe
recordar que la memoria D se puede realizar con un memoria S-R o J-K.
El funcionamiento del registro de corrimiento serial-serial se muestra de
manera esquemtica en la figura 6.
thigh = 0.693(RA + RB )C
tlow = 0.693RBC
Entrada
0 1 0 0 1 0
Salida
1 0 1 0 0 1
Salida
T = thigh + tlow
T = 0.693(RA + 2 RB )C
T
Salida
Despus del pulso

de reloj la informacin
se recorre un bit
Fig. 6: Diagrama del funcionamiento de registro de corrimiento

El arreglo con memorias D se muestra en la figura 7.
Entrada
Vc
Salida
2/3 Vcc
1/3 Vcc
Reloj
Fig. 7: Diagrama del funcionamiento de registro de corrimiento

Fig. 6: Diagrama de tiempos del temporizador 555 como multivibrador
aestable
Ejercicio 2
Conecte el circuito 555 como multivibrador aestable. Verifique el
funcionamiento de la salida con un LED.
Nota: Se sugiere un pulso de alrededor de 0.2 segundos. Las
resistencias debern ser mayores a 1k
Ejercicio 3
Construya un registro de corrimiento de al menos 4 bits con el
circuito 7474. Verifique el funcionamiento de cada etapa y de la
salida con un LED.
Nota: Como reloj utilice el pulso del circuito de tiempo armado en el
ejercicio 2.
ITESM
CONTADOR
Existen circuitos comerciales que tienen las funciones de contador tal

como el 74160, el 74162 el 74163A. En esta prctica se utilizar el
circuito 74163A que es un contador binario sincrnico de 4 bits que cuenta
los pulsos de reloj. Este contador tiene las siguientes caractersticas:
a)
b)
c)
d)
Clear asncrono: Esta entrada al circuito hace la cuenta cero y domina

sobre todas las dems entradas. Note que el contador
puede trabajar con lgica negativa, es decir, se habilita
con 0 lgico.
e)
f)
Load sncrono: Al instante del pulso de reloj posiciona la cuenta en el

valor dado por las entradas ABCD.

Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob
y por qu).
Bibliografa
Investigar:
1. El funcionamiento de los multivibradores monoestables como
circuitos de tiempo. Incluir un ejemplo de uno de stos.
RCO (Ripple Carry Out): Este punto da una salida de 1 lgico cada vez
que la cuenta llegue al final.
Enable T: Detiene la cuenta y deshabilita la salida RCO.
Enable P: Detiene la cuenta
Ejercicio 4
Verifique el funcionamiento del contador 74163A colocando LEDs a
la salida y en el RCO. Verifique el funcionamiento del clear, load,
enable T y enable P.
Nota: Como reloj utilice el pulso del circuito de tiempo armado en el
ejercicio 2.

ITESM
ANEXOS

C) Identificacin de los pines de l contador 74163A
A) Identificacin de los pines del circuito 555
B) Identificacin de los pines de la memoria D 7474

ITESM
NOTAS:


NOTAS:
ITESM

CONTADOR DE PULSOS DE RELOJ
PRCTICA #8
APLICACIONES DE FLIP FLOPS
a) Diseo intuitivo de un contador de pulsos de reloj asncrono con flip

flop JK
Observe la siguiente numeracin binaria para tres variables de salida:
Q2
0
0
0
0
1
1
1
1
Objetivos:
-
Conocer el funcionamiento y la construccin de un contador

asncrono y sncrono utilizando flip flops JK
Construir un contador de eventos
Aplicar los conocimientos de circuitos de tiempo y de flip flops en
un problema prctico
LISTA DE MATERIAL
- LEDs
- Dip switches
- LM 555
- 74107A
Q1
0
0
1
1
0
0
1
1
Q0
0
1
0
1
0
1
0
1
Analizando la numeracin binaria se pueden generar las siguientes

ideas claves, pensando en que cada cambio de los valores est dado
por el pulso de reloj:
1) El bit Q0 se invierte en cada pulso de reloj. Este bit se puede
generar con un flip flop JK (JKFF) conectado como flip flop T
(TFF) con la entrada T=1. Esto se muestra en la figura 1.
Q0
J
C
Fig. 1: Generacin del bit Q0

2) El bit Q1 se invierte cada que el bit Q0 cambia de 1 a 0; es decir,
en una transicin negativa. Este bit se puede generar con un JKFF
conectado como TFF con T=1 y su seal de reloj sera Q0 .
Nota: Si los flip flops tienen seal de reloj por transicin
negativa y se desean contar las transiciones positivas se
deber introducir un negador como se muestra en la figura 2.
ITESM

Q1
Q0
J
C
largo, porque es la suma del tiempo que tarda cada flip flop en su
transicin positva (25 ns) y lo que tarda en su transicin negativa (40
ns).
Debido a que la transicin no es simultnea, se presentan estados
transitorios, que en el caso de estar utilizando el contador como
informacin o entrada a otro sistema, pueden generar inestabilidad o
situaciones indeseadas. La transicin que de 011 a 111 se realizara de
la siguiente manera:
Significa FF con
transicin negativa
011
010
000
100
Fig. 2: Configuracin de un contador asncrono

3) En general, el bit Qn se invierte cada vez que el bit Qn-1 cambia de
1a0
Si se usan JKFF disparados por transicin negativa y tambin con clear
activo bajo, se tendra la configuracin que se muestra en la figura 3.
Q1
Q0
J
C
Estados
transitorios
indeseados
Ejercicio 1
Construya el contador asncrono de cuatro bits y muestre la
cuenta utilizando LEDs.
b) Diseo intuitivo de un contador de pulsos de reloj sncrono con
JKFF
Las ideas clave del funcionamiento de este contador son:
Clear
Poner en 0 para limpiar
Poner en 1 para habilitar
Fig. 3: Configuracin de un contador asncrono

Como se podr observar el circuito mostrado en la figura 2 y 3 realiza
los cambios de valores necesarios para avanzar secuencialmente en la
tabla de numeracin binaria mostrada al inicio. Por lo anterior, este
circuito se le conoce como contador asncrono, esto es porque los flip
flop no cambian sus estados de forma sincronizada por un reloj.
- El bit Q0 se invierte en cada pulso de reloj como en el caso anterior.

- El bit Q1 se prende un pulso despus de que Q0 tiene una transicin
negativa. Por lo que se puede usar Q0 como T de Q1 para que el
cambio se de al momento del pulso de reloj.
- El bit Q2 se prende un instante despus de que los bits Q1 y Q0 se
hacen 1, por lo que T2=Q1Q0.
- En general, el bit Qn se prende un pulso de reloj despus de que los
bits anteriores estn en 1; es decir,
Tn = Q0 Q1 Q2 LQn
Tn = Tn 1 Qn
La configuracin de conexiones de este contador con un JKFF de reloj

activado por transiciones negativas se muestra en la figura 4.
Observe por ejemplo que al pasar del valor 011 al 100, los flip flop se
dispararn en cascada, y el tiempo de actualizacin de la cuenta es
ITESM

Q0
Q2
Q1
Q0
Con esta configuracin se puede tener el problema de que el evento

mande un 1 lgico por ms tiempo que un pulso de reloj, por lo que se
tiene que introducir una correccin como la que se muestra en la
figura 6.
J
C
Fig. 4: Esquema del contador sncrono con flip flops
Evento
Ejercicio 2
Construya el contador sncrono de cuatro bits y muestre la cuenta
utilizando LEDs.
CONTADOR DE EVENTOS
En los anteriores incisos se mostr el funcionamiento de contadores que
cuentan pulsos de reloj, pero muchas aplicaciones reales lo que requieren
contar son eventos. Un evento puede ser considerado el cambio de estado
de un interruptor, ya sea botn pulsador, selector o, ms comnmente, un
sensor.
Para realizar un contador de eventos se tienen dos opciones:
1.
Utilizando el circuito contador de pulsos de reloj se alimenta la

seal del evento al primer JKFF en forma de TFF como se muestra
en la figura 5.
Q0
Evento
J
C
Fig. 6: Contador de eventos ms largos que un pulso de reloj

El nico requerimiento de este contador es que los pulsos de reloj
debern ser ms largo que los rebotes causados por el elemento de
entrada.
Ejercicio 3
Construya un contador de eventos de cuatro bits, utilizando como
evento los dip switches o el sensor fotoelctrico para comprobar su
funcionamiento, muestre la cuenta utilizando LEDs.
Ejercicio 4
Se tiene un cruce de calles, en el que se encuentran funcionando
dos semforos sincronizados. La duracin de las luces ser la
siguiente:
Verde:
25 segundos
Amarillo:
5 segundos
Rojo:
30 segundos
Se sugiere utilizar un pulso de reloj de 5 segundos.
A continuacin se muestra el esquema de construccin:
Fig. 5: Contador de eventos

ITESM

Circuito
de
Contador
tiempo
Circuito
a)
b)
c)
d)
Combinatorio
e)
f)

Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob
y por qu).
Bibliografa
Investigar:
1. Como se realiza un contador de dcadas asncrono con JKs
Fig. 8: Esquema para la construccin de un semforo

ITESM
ANEXOS

NOTAS:
A) Identificacin de los pines del circuito 555
B) Identificacin de los pines de la memoria J-K 74107A

ITESM

Ejercicio 1
PRCTICA #9
SNTESIS DE CIRCUITOS SECUENCIALES SNCRONOS
Disee un detector de direccin de giro para un encoder

incremental de 2 fases (A y B). Tome en cuenta que los sensores
fotoelctricos estn en modo light on. El giro en sentido horario
se denomina con la letra D por directa y en sentido contrario a las
manecillas del reloj se denomina con la letra R por reversa.
Objetivos:
-
Poner en prctica las herramientas de sntesis para circuitos

secuenciales sncronos
Utilizar dispositivos lgicos programables para generar circuitos
secuenciales sncronos
LISTA DE MATERIAL
- LEDs
- Dip switches
-GAL 16V8

Fase A
Fase B
Fig. 1: Esquemtico de la estructura de un encoder
ITESM
a)
b)
c)
d)
e)
f)

por qu).
Bibliografa
Investigar:
1. Como se realiza la programacin con el lenguaje ABEL, del
GAL16V8, para circuitos secuenciales utilizando tabla de verdad.
ANEXOS
A) PROGRAMACIN DE CIRCUITOS LGICOS SECUENCIALES UTILIZANDO PLDS
1.
En la declaracin de variables se deber asignar el atributo reg a la

variable secuencial (recuerde que en la parte combinatoria de este
laboratorio se utilizaba com).
Q0 PIN 23 ISTYPE reg
2.
Para tener a la salida la salida invertida se utiliza el atributo invert o si

se requiere la salida no invertida se utilizar buffer
Q0 PIN 23 ISTYPE reg,buffer
3.
La expresin := y :> se utilizan para indicar los valores que tomarn las
salidas secuenciales, en el caso combinatorio se utilizaba = y ->
respectivamente.
Q0 := D0;
En este caso Q0 tomar el valor de D0 con el pulso de reloj y lo
mantendr hasta el siguiente pulso.
4.
La extensin .CLK se utilizar cuando la variable que se est utilizando

este sincronizada por el reloj. En el ejemplo anterior, faltara escribir la
lnea:
Q0.CLK=Reloj;
donde reloj es una variable de entrada definida al inicio del programa.
5.

La extensin .AR es utilizada como reset asncrono (salidas a cero sin

importar el reloj) y la extensin .SP es utilizada como inicializacin
sncrona (se tiene la salida deseada cada pulso de reloj).
ITESM
B) PROGRAMA DE EJEMPLO
La programacin de un contador ascendente y descendente en cdigo Gray de
tres bits
Module
Title
Contador en cdigo Gray de tres bits

Contador en cdigo Gray
Declaracin de pines
Clk, Clear
Y
Q0,Q1,Q2
El nmero de pin
puede dejarse en
pin 1,2;
blanco
pin 3;
pin 21,22,23 ISTYPE reg,buffer;
Equations
Q0 := Q2 & Q1 & Y # !Q2 & !Q1 & Y # Q2 & !Q1 & !Y # !Q2 & Q1 & !Y;
Q1 := Q2 & Q0 & !Y # !Q2 & Q0 & Y # Q1 & !Q0;
Q2 := !Q1 & !Q0 & !Y # Q1 & !Q0 & Y # Q2 & Q0;
[Q0,Q1,Q2].CLK=Clk;
[Q0,Q1,Q2].AR=!Clear;
Esto es suficiente para obtener el funcionamiento deseado, se puede incluir
una seccin de Test_Vectors si as se desea.
Nota: Cuando se utilice tabla de verdad se deber declarar en el pin 11 la
habilitacin de las salidas (OE, output enable) , dependiendo si es
declarada como negada o positiva, se conectar a tierra o a 5 V,
respectivamente

ITESM
NOTAS:


NOTAS:
ITESM

ELEMENTOS DE UN SISTEMA DE CONTROL LGICO NEUMTICO
PRCTICA #10
CONTROL LGICO NEUMTICO
Un sistema de control lgico neumtico se encuentra integrado, al igual

que cualquier sistema automtico, por los siguientes elementos:
Transductores
Transductores
Objetivos:
PLANTA
- Que el alumno se familiarizarse con los dispositivos neumticos de

mayor aplicacin en la automatizacin de procesos industriales.
- Que el alumno aprenda a disear e implantar sistemas lgicos de
control en su versin todo neumtico.
Actuadores
Sensores
CONTROLADOR
INTRODUCCIN
En esta parte del laboratorio, se involucrar con otros elementos de gran
importancia en el tpico de control lgico, como son las componentes neumticas.
La gran cantidad de actuadores neumticos instalados actualmente en las
industrias es prueba suficiente de su importancia dentro de la automatizacin de
procesos, ya que cuando se trata de movimientos lineales simples, son
generalmente la opcin ms adecuada por su sencillez y economa.
Sin embargo, aunque los actuadores mencionados son muy conocidos, existe
otro tipo de componentes neumticas, como son las celdas lgicas neumticas
(AND, OR y NOT), sensores, temporizadores y secuenciadores neumticos, que en
conjunto con los actuadores nos permiten construir sistemas automticos de bajo
costo, que utilizan exclusivamente aire comprimido como fuente de energa,
constituyendo lo que se conoce como automatizacin totalmente neumtica.
Transductores
Transductores
USUARIO
Fig. 1: Esquemtico de un sistema de control lgico neumtico

Planta:
Sensores:
Controlador:
Actuadores:
Transductores:
Sistema fsico que se desea controlar.

Dispositivos que evalan el estado del proceso y presentan la
informacin al controlador.
Evala la informacin recibida del proceso y del usuario para
tomar decisiones sobre las acciones a seguir.
Son los dispositivos que reciben la seal del controlador y actan
directamente sobre la planta para modificar su estado.
Dispositivos que traducen la informacin entre el circuito de
control, los sensores y los actuadores.
Se debe mencionar que la automatizacin en su versin todo neumtico ha

visto restringido su campo de accin a sistemas automticos pequeos y de bajo
costo, ya que los nuevos controladores lgicos programables (PLCs) con su gran
versatilidad, sus nuevas funciones, su sencillez y el descenso de sus precios
comienzan a acaparar rpidamente el mercado de los sistemas automticos de
complejidad mediana y alta. Sin embargo, el terreno que han perdido slo se refiere
esencialmente al circuito de control, ya que los actuadores neumticos siguen y
seguirn siendo el pilar fundamental de los sistemas lgicos de control.
ITESM
ACTUADORES NEUMTICOS
Los actuadores neumticos aprovechan la energa almacenada en el aire
comprimido, en forma de presin, para convertirla en movimiento. Su mayor aplicacin
la encuentran en movimientos lineales. Sin embargo existen tambin actuadores que
producen movimiento rotatorio. A continuacin se presenta los ms comunes, para
ambos casos.
A) Actuadores Lineales
1) Cilindros de simple efecto.
Slo poseen una entrada, en la que es inyectado el aire comprimido a

presin para extender el pistn. El retroceso del cilindro se lleva a cabo por medio
de un resorte o una fuerza externa, cuando la presin inyectada desaparece.
2) Cilindros de doble efecto.
- Cilindros telescpicos.
Son varios vstagos de diferentes dimetros, introducidos unos dentro
de otros. Reducen considerablemente la longitud del cilindro cuando
est retrado.
- Cilindros tndem.
Son dos cilindros acoplados por sus vstagos. Aumentan la fuerza
al doble para un mismo dimetro de pistn.
- Unidades lineales de avance sin vstago.
Cilindro sin vstago. El mbolo se desplaza por dentro del cilindro
y transmite el movimiento por acoplamiento magntico a una
corredera que se desplaza externamente al cilindro, utilizndolo
como gua. Reduce el espacio de instalacin del cilindro para una
carrera dada y proporciona en forma natural una gua para el
movimiento de la corredera.
- Otras realizaciones.
Existen muchas otras realizaciones como los minicilindros,
cilindros con vstago hueco para conduccin de vaco, cilindros
con mbolo cuadrado antigiro, etc. Se recomienda consultar el
catlogo del fabricante cuando se desee una aplicacin especfica.
B) A c tu a d o r e s g ir a to r io s
Se les llama de doble efecto porque requieren de aire comprimido para

ambos movimientos, el de avance y el de retroceso.
3) Cilindros especiales.
Existe una gran variedad de cilindros especiales, los cuales no son ms que
modificaciones y/o asociaciones de los anteriores. Algunos de los ms populares se
mencionan a continuacin:
1) Actuadores de giro restringido

Convierten la energa almacenada en el aire comprimido, en un movimiento
giratorio, restringido a cierto nmero de grados usualmente no mayor de 360. Se
fabrican en diferentes presentaciones segn su requerimiento de par. Por ejemplo,
los de aleta para pares pequeos y los de pin-cremallera para pares grandes
(cilindro lineal acoplado a un sistema pin-cremallera).
- Cilindros de doble vstago.

El vstago se extiende hacia ambos lados. Posee mayor resistencia
a cargas perpendiculares al movimiento.
- Cilindros multiposicionales.
Son dos cilindros de diferente longitud acoplados mecnicamente por la
carcaza. Proporcionan 4 posiciones fijas en lugar de las dos de un
cilindro normal.
ITESM

2) Motor neumtico
Proporcionan movimiento giratorio continuo. Pueden ser unidireccionales o

bidireccionales. Al igual que el mencionado anteriormente, se fabrican en diferentes
presentaciones. Como ejemplo, los de aletas para pares pequeos y velocidades altas,
mientras que los de pistones para pares grandes y velocidades bajas. En ambos casos, es
importante sealar que la velocidad de trabajo se controla en forma muy sencilla
regulando el flujo de aire comprimido de entrada.
Fig. 2: Motor unidireccional (izq.) y bidireccional (der.)

TRANSDUCTORES DE POTENCIA
Los transductores ms usuales en los circuitos neumticos se localizan
entre el circuito de control y los actuadores. Estos reciben la informacin del
circuito de control (usualmente seales elctricas o neumticas de baja intensidad),
para convertirla en las seales neumticas de fuerza necesarias para que el actuador
realice la accin deseada.
En la posicin trada en la figura, la salida hacia el cilindro B queda conectada a la

atmsfera a travs del orificio C, provocando que el cilindro se encuentre retrado.
Al operarse manualmente esta vlvula oprimiendo el botn negro, se desplaza el
bloque gris dentro del sistema, bloqueando la salida a la atmsfera y comunicando
la toma A con la B. De esta manera se permite el paso del aire comprimido al
cilindro para que pueda extenderse. Luego, al quitarse la accin manual sobre la
vlvula, y debido a la accin del resorte, el bloque gris regresar a su posicin
original, quedando B nuevamente conectada a la atmsfera y el cilindro se
retraer.
A la vlvula descrita se le conoce como vlvula de 3 vas/2 posiciones
normalmente cerrada (3/2 NC), porque conecta tres vas (A, B y C) en dos formas
diferentes, dependiendo de la posicin del vstago. En su posicin normal, cuando
el botn no se encuentra presionado, la entrada de aire comprimido A se encuentra
cerrada.
La figura anterior muestra detalladamente el comportamiento de la
vlvula, sin embargo, al hacer los diagramas de instrumentacin no sera prctico
dibujar cada vlvula con tanto detalle, por lo que se utiliza una simbologa ms
sencilla que ilustra de otra forma el comportamiento de la vlvula. La simbologa
para la vlvula anterior, conectada a un cilindro de simple efecto, ser la siguiente:
Dado que su funcin es controlar la direccin del flujo de aire comprimido

hacia ambos lados del actuador, tambin se les conoce como vlvulas direccionales
o simplemente como distribuidores. Para entender mejor su funcionamiento, se
presenta un esquema en la figura 3.
B
C
Fig. 3: Esquemtico de una vlvula direccional

Esta vlvula se utiliza para controlar el movimiento de cilindros de simple
efecto. El aire del compresor se conecta a la entrada A. El cilindro a la salida B y el
orificio C constituye un escape a la atmsfera.
Fig. 4: Vlvula 3/2 NC (Vlvula de tres vas, dos posiciones, normalmente

cerrada)
Como se observa en este diagrama, en la posicin normal, la vlvula
permite el paso del aire del cilindro, conectado a la va B, hacia la atmsfera a
travs de la va C, mientras que la entrada de aire en la va A queda bloqueada.
ITESM
Al presionar el botn pulsador, todo el rectngulo se desplaza hacia la izquierda,

colocando la flecha vertical entre A y B, lo que representa que permite el paso de aire comprimido
de A hacia B, mientras que la salida a la atmsfera C se bloquea. Cuando el botn pulsador se
suelta, la vlvula regresa nuevamente a su posicin normal debido a la accin del resorte.
SIMBOLOGA PARA VLVULAS DIRECCIONALES
Del smbolo anterior, se pueden entender fcilmente las reglas que se
siguen para elaborar los smbolos de las vlvulas direccionales:
1) Las posiciones que puede tomar la vlvula se representan por cuadros.
2) Las conexiones al exterior (vas) se representan en uno de los cuadros (el de
posicin normal o reposo) de la manera siguiente:
- Un tringulo entrante si es conexin al suministro de presin.
- Un tringulo saliente si es escape a la atmsfera.
- Una lnea recta si es conexin a otro dispositivo.
3) La direccin del flujo del aire en cada posicin se representa por:
- Flechas (
).
- Puntos de bloqueo (T).
- Puntos ( ) para indicar conexiones internas entre lneas que se
cruzan.
4) El tipo de seal que provoca el cambio de estado de la vlvula, definida como seal de
accionamiento o piloteo, pueden ser de diferentes tipos: manual, elctrica (a travs de un
solenoide), neumtica, mecnica, por resorte, etc. Estas seales de accionamiento se
indican en la parte exterior de la vlvula mediante smbolos como los trados en la figura 5.
3/2 NC Monoestable
Control de cilindros de simple efecto
5/2 Monoestable
Control de cilindros de doble efecto
5/2 Biestable
Control de cilindros de doble efecto.
Si no existe seal permanece en la
ltima posicin ordenada
5/3 Con posicin central de bloqueo

Control de cilindros de doble efecto.
Si no existe seal se detendr en la
posicin intermedia
Fig. 5: Seales de accionamiento

Adems de la vlvula mencionada anteriormente, existen otras que se
utilizan como interfaces de potencia de actuadores neumticos. A continuacin, se
presentan algunas de las ms comunes y sus aplicaciones ms usuales:

Para conocer otros tipos de seales de accionamiento y su simbologa, se

recomienda consultar algn catalogo comercial de componentes neumticos.
Nota:
a) Se usa el trmino monoestable, para indicar una vlvula que en ausencia
de seal tiene solo una posicin de estado estable. Por el contrario, una
vlvula biestable, en ausencia de seal puede tomar cualquiera de dos
estados posibles. Esto puede interpretarse como que recuerda la ltima
posicin ordenada. Por esta razn a las vlvulas biestables se les conoce
como vlvulas con memoria.
4
ITESM
b) Para conocer otros tipos de vlvulas consulte un catlogo de

componentes neumticos.
REGULADORES DE FUERZA Y VELOCIDAD
Con las vlvulas vistas en la seccin anterior, se ha logrado controlar la
direccin del movimiento del cilindro, avance o retroceso. Sin embargo, en muchas
aplicaciones esto no es suficiente, pues se requiere adems regular la velocidad o la
fuerza del cilindro. Para esto se utilizan dos tipos de vlvulas, las cuales al
incorporarse al circuito de fuerza de aire comprimido, nos permiten regular estas
variables.
b) Regulacin de fuerza
La regulacin de fuerza se logra controlando la presin mxima que se
aplica al cilindro. Para ello, se utiliza una vlvula reguladora de presin. Esta
vlvula permite el paso de aire, mientras la presin de salida no alcance un valor
determinado, denominada presin de corte. Cuando esto sucede la vlvula cierra el
paso del aire evitando que la presin aumente.
A) REGULACIN DE VELOCIDAD
La regulacin de la velocidad se logra restringiendo el flujo de aire que
sale del cilindro mediante una vlvula de estrangulamiento. La ms usual es la
restriccin unidireccional. Esta, adems de la vlvula de estrangulamiento,
incorpora una vlvula check. Esto le permite restringir el flujo del aire solo en una
direccin (cuando el aire intenta circular en sentido contrario, fluye libremente a
travs de la check). En la figura 6 se muestra su smbolo y la forma en que se
incorporara a un circuito de fuerza neumtico para regular la velocidad de su
avance.
Fig. 7: Regulador de velocidad

Para entender su funcionamiento, piense en la flecha interior como
un conducto entrada - salida (ver en la figura anterior) que puede desplazarse
hacia abajo empujado por la presin neumtica de salida. Si dicha presin es
menor a la presin de corte, el resorte mantendr el conducto en la posicin
indicada, permitiendo de esa manera el paso del aire. Pero cuando la presin
de salida alcanza la presin de corte, sta vencer la oposicin que ofrece el
resorte, desplazando el conducto hacia abajo, cerrando el paso del aire y
evitando que la presin aumente. La presin de corte se ajusta regulando la
presin del resorte.
SENSORES
Fig. 6: Regulador de velocidad

Existe una gran variedad de sensores que detectan la posicin de los

cilindros y/u otras variables importantes. Esta informacin es aprovechada por
ejemplo, para enviarla al controlador, ya sea en forma neumtica o elctrica,
dependiendo del tipo de circuito de control empleado. Slo mencionare que
cuando el circuito es todo neumtico, es usual que para detectar la posicin del
cilindro, se utilicen vlvulas 3/2 NC como las vistas anteriormente, pero
accionadas por rodillos, de tal manera que cuando el cilindro toca el rodillo, este
ltimo activa la vlvula y una seal neumtica es enviada al controlador.
ITESM

a) CELDA NEUMATICA AND
La celda neumtica AND posee dos entradas A y B, y una salida C. Esta
salida enviar una seal neumtica si en A y B existen seales neumticas
simultneamente. Su smbolo es el siguiente:
A
B
Fig. 8: Sensores
&
AB
La funcin AND tambin es conocida como vlvula de doble

simultaneidad, y utiliza la siguiente simbologa:
CIRCUITOS DE CONTROL NEUMTICO

Como ya menciona, el circuito de control para actuadores neumticos
puede ser elctrico, neumtico o electrnico (ste ltimo a travs de PLCs). En la
presente seccin nos centrare en los circuitos de control neumticos, es decir,
circuitos de control que reciben, procesan y envan las seales en forma totalmente
neumtica.
Estos circuitos de control consisten, al igual que todos los dems circuitos
lgicos, de una interconexin de celdas lgicas neumticas bsicas (AND, OR y
NOT). Estas celdas reconocen los valores lgicos como niveles de presin.
Si se poseen este tipo de celdas, cualquier circuito de control lgico diseado
con compuertas digitales, podr ser igualmente implantado con celdas neumticas. Esto
es especialmente til cuando se trabaja con circuitos lgicos combinatorios, en los que
para cada combinacin de entradas existe una y slo una salida.
Existe otro tipo de circuitos conocidos como circuitos lgicos
secuenciales. Estos evolucionan secuencialmente por etapas, y para cada
combinacin de entradas puede haber varias salidas distintas, dependiendo de la
etapa en la que se encuentre. El diseo de un circuito de este tipo utilizando
exclusivamente celdas lgicas puede tornarse bastante complejo. Para resolver este
tipo de problemas se ha desarrollado el secuenciador neumtico, el cual permite
automatizar secuencias complejas en forma rpida, y permitiendo obtener
resultados altamente satisfactorios.
En los apartados siguientes se analizar con detalle las celdas lgicas
neumticas y el secuenciador neumtico.

En muchas ocasiones el uso de vlvulas AND, puede evitarse utilizando

una conexin de vlvulas en serie, como se muestra en la figura 9.
Fig. 9: Conexin en serie
ITESM

Si no se tiene esta vlvula, la misma funcin se puede implantar con una vlvula
3/2 normalmente abierta con accionamiento neumtico.
b) CELDA NEUMATICA OR
La celda OR neumtica posee dos entradas A y B, y una salida C. Esta salida
enviar una seal neumtica si en A o B existen seales neumticas. Su smbolo es el
siguiente:
A +B
A
B
La celda neumtica OR tambin es conocida como vlvula doble

unidireccional, y utiliza la siguiente simbologa:
A+B
d) SECUENCIADOR NEUMTICO
c) CELDA NEUMATICA NOT

En la celda neumtica NOT neumtica se desea tener una salida opuesta a
la entrada, es decir que si hay presin en la entrada, no haya presin en la salida; y
que si no hay presin en la entrada, si haya presin en la salida. Para lograr esto
ltimo, es necesario que la vlvula NOT posea, adems de la entrada que se desea
negar, una entrada de suministro de presin adicional para poder suministrar la
seal cuando sta no exista en la entrada.
El secuenciador neumtico es una poderosa herramienta para automatizar

secuencias en forma neumtica. Su conexin es muy sencilla y no requiere de
conocimientos avanzados, sino tan slo comprender su funcionamiento interno.
Bsicamente, consiste de un conjunto de mdulos apilados, que
representan cada uno, una etapa de la secuencia deseada. Si la secuencia a
automatizar involucra seis etapas, el secuenciador estar formado por seis mdulos
y un par de mdulos adicionales que representarn los extremos del secuenciador.
El smbolo de la celda NOT, es de la celda AND con una entrada negada.

La otra entrada es conectada a la fuente de presin de aire comprimido.
Fig. 10: Secuenciador neumtico

Cuando se desea iniciar la secuencia, se enva una seal de arranque a la
entrada A del extremo izquierdo, lo cual provocar que el secuenciador active la
etapa uno (X1=1). Esta seal se enva a la vlvula direccional correspondiente para
dar movimiento a el/los actuador/es deseado/s. Cuando la accin ha sido
concluida, se enva desde el proceso una seal indicadora de fin de etapa uno (C1),
logrando as activar la etapa dos y desactivar la etapa uno. Este ciclo se repetir en
ITESM
cada una de las etapas, enviando la orden al actuador mediante la seal de etapa
correspondiente (X#). Cuando la accin ha sido terminada, se recibir la seal de
retroalimentacin correspondiente (C#) para pasar a la etapa siguiente.
Slo resta explicar para qu se utilizan las seales A y B de los mdulos
extremos. Para entender su uso, necesitamos primero comprender las operaciones
que se realizan en cada transicin de una etapa a la siguiente.
Para evitar activaciones de las etapas en momentos no deseados, el
secuenciador requiere, para activar cualquier etapa, que se encuentre activa la etapa
anterior y que su seal de fin de etapa se presente. Es decir, es imposible que el
secuenciador active la etapa tres si no se encuentra activa en ese mismo momento
la etapa dos. Igualmente, la etapa dos no ser desactivada hasta cerciorase que la
etapa siguiente, la etapa tres, se encuentre activa.
Para garantizar esta operacin, en cada cambio de etapa, ocurre un
intercambio de informacin interna entre los mdulos involucrados. Este
intercambio, es ilustrado en la figura anterior entre los mdulos tres y cuatro.
Cuando se active la etapa tres, y se presente la seal de fin etapa C3, el tercer
mdulo enva una seal A hacia el mdulo cuatro, para indicarle que se active. A
su vez, el mdulo cuatro al recibir la seal, se activa y enva una seal de
retroalimentacin B al mdulo tres para que proceda a su desactivacin, pues l ya
asumi el control de la tarea.
Este intercambio de informacin se lleva a cabo automticamente entre
todos los mdulos en cada transicin. Sin embargo, el ltimo mdulo, mdulo
seis en nuestro caso, no tiene a nadie despus de l, y cuando aparece la seal
de compuerta C6, este mismo mdulo necesita enviar su seal A, para que se
active la siguiente etapa. Como l no sabe quin es la siguiente etapa, la seal
A se pone a disposicin del usuario en el mdulo del extremo derecho, para que
pueda ser conectada a donde sea requerida. Esta conexin puede dirigirse a la
etapa inicial de otro secuenciador, a la etapa inicial del mismo secuenciador si
se trata de un proceso cclico, o bien puede no haber ninguna etapa siguiente y
el secuenciador se restablecer a cero.

El comportamiento anterior se interpreta mejor, analizando las
conexiones ms comunes:
a)
Secuencia iniciada con arranque y repetida continuamente hasta presionar

paro.
P a ro
R e se t
P re si n
X2
X1
X3
X4
X5
X6
A rra n q u e
C2
C1
C3
C4
C5
C6
1
En este esquema, es probable que se utilice la seal de Paro, o bien otra
seal diferente, para restablecer a los cilindros a su posicin de reposo al
terminar el ciclo.
b) La secuencia se ejecuta una sola vez, cada que se presiona el pulsador de
arranque. Al terminar la secuencia automticamente el secuenciador de
apaga. El pulsador de paro se utiliza para detener la secuencia antes de
terminar en casos de emergencia.
Paro
X2
X1
X3
Reset
Presin
Arranque
X4
X5
X6
A
C1
C2
C3
C4
C5
C6
De la misma manera que el mdulo seis enva esa seal A hacia la

siguiente etapa, requiere la seal de retroalimentacin B, que informa que
dicha etapa siguiente se encuentra activa para poder apagarse. Esta seal B es
recibida a travs de la terminal B de la extrema derecha. Finalmente el mdulo
uno cuando es activado enva una seal de retroalimentacin B, disponible en
el mdulo del extremo izquierdo, para la etapa anterior a el. La seal Reset del
extremo izquierdo apaga todas las etapas del secuenciador
ITESM
DESARROLLO DE LA PRCTICA
El instructor describir la seccin neumtica del tablero de control lgico (ver
figura)

1) Ejercicios para familiarizarse con el equipo y reafirmar los conceptos
bsicos
a) Conecte un botn pulsador y un botn selector a dos indicadores
pticos. Observe la diferencia en su funcionamiento.
b) Conecte su circuito de modo que al presionar el botn A, el cilindro
uno avance, y al presionar el botn P, retroceda.
c) Regule a su gusto la velocidad de avance del cilindro uno.
d) Conecte su circuito para que el cilindro comience un movimiento
continuo avance - retroceso.
2) Problemas prcticos.
a) Problema prctico combinatorio
Disee e implante el sistema de control neumtico para que el cilindro
uno haga lo siguiente:
1) Si se acciona manualmente el botn selector B, el cilindro deber
iniciar un movimiento continuo de avance - retroceso.
2) Si se deja de accionar el botn selector B, el cilindro deber
retroceder y permanecer en reposo.
3) La funcin AND de la salida de dos vlvulas, puede construirse
conectando las vlvulas en serie, en lugar de utilizar una celda AND.
Cmo conectara el circuito anterior si no tuviera celdas AND?.
Conctelo
4) Se desea que adems de las condiciones anteriores al apagar el botn
selector B se pueda hacer avanzar el cilindro en manual; es decir, que
avance presionando el botn A y retroceda con el botn P.
5) Aada al problema anterior lo necesario para que el cilindro se
mantenga extendido cinco segundos antes de retroceder.
b) Problemas prcticos secuenciales
1) Se desea realizar el corte y estampado de una moneda con un mtodo
innovador que consiste en realizar ambas acciones con un solo
cilindro con un troquel de tungsteno. La mquina se muestra en la
siguiente figura donde el cilindro 1 (despus de presionar un
pulsador) alimenta con piezas al cilindro 2 para que posteriormente
ste realice tanto el corte como el estampado, despus la moneda
sigue su proceso transportada por una banda que no es de inters para

ITESM

nuestro proceso. Analice, diseo e implante el control de este proceso
con componentes neumticas .
ii)
Se requiere ahora que el cilindro de corte se encuentre en la

parte baja, al menos cinco segundos. Para ello deber
realizar ajustes a su diseo incorporando un temporizador.
2) Para el siguiente problema haga el anlisis, diseo e implantacin en

la parte del tablero correspondiente a control lgico neumtico.
Utilice el secuenciador neumtico para resolver este problema.
En una fbrica de donas se desea aumentar la produccin, para lo cual
se automatizar la segmentacin o el corte de la masa en los trozos
que despus de horneados sern las donas.
El proceso que se desea implantar es el siguiente:
i)
En una banda continua, se depositarn los trozos de masa

que debern ser cortados. Luego, un cilindro c2 se activar
para sujetar la banda. As, otro cilindro c1 empujar al
cilindro c2 para colocar la masa bajo un molde sujetado a un
cilindro c3 que cortar perfectamente y con rapidez los
bolillos. Una vez realizado el corte, el cilindro c2 se
retraer, dejando de sujetar la banda y lo mismo suceder
con el cilindro c1. De sta manera, la banda recorrer una
longitud determinada colocando un trozo de masa cada vez
que los dos cilindros realicen la secuencia anteriormente
descrita. En la siguiente figura se muestra la disposicin de
los cilindros. Suponga para este problema, que el cilindro c3
es de doble efecto.

10
ITESM
NOTAS:
a) Breve resumen de la prctica.

b) Diagramas de fuerza de los problemas resueltos (con simbologa
neumtica)
c) Tablas de verdad y mapas de Karnaugh
d) Ecuaciones boolenas obtenidas
e) Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob y
por qu).
f) Bibliografa
g) Anexar la informacin solicitada por el instructor
Investigar:
1. El funcionamiento de la vlvulas proporcionales e investigue un
proveedor de stas.

11
ITESM

El foco F se encender si A y B se encuentran cerrados, lo cual puede ser
expresado con una funcin booleana de la siguiente manera: F= A B.
PRCTICA #11
CONTROL LGICO ELCTRICO
Objetivos:
- Que el alumno conozca el funcionamiento del relevador
electromecnico, y aprenda sobre su aplicacin en la construccin de
funciones lgicas.
- Que el alumno se familiarice con el diseo y construccin de
circuitos combinatorios y secuenciales mediante relevadores.
INTRODUCCIN
En esta prctica se utilizar al relevador electromecnico como otro elemento
para construir funciones lgicas.
Los relevadores fueron durante muchos aos la principal herramienta para la
construccin de controladores lgicos industriales. En la actualidad, cuando se trata
de circuitos de complejidad media o alta, se encuentran siendo desplazados por los
controladores lgicos programables (PLCs). Sin embargo, dado que en la industria
existe an una gran cantidad de tableros de relevadores, que la programacin
prctica de los PLCs modernos se encuentra basada en ellos, y que cuando se trata
de circuitos sencillos continan siendo la opcin robusta ms econmica, es
importante familiarizarse con el diseo y comportamiento de estos dispositivos.
CIRCUITOS ELCTRICOS
Cuando analizamos el comportamiento de los circuitos elctricos serie y
paralelo, visualizamos fcilmente su semejanza con las funciones lgicas bsicas.
a) Circuito Serie
Un circuito elctrico con interruptores conectados en serie entre s, y su vez,
luego son conectados en serie a una lamparilla, representa en forma natural la
funcin lgica AND.
b) Circuito paralelo
Un circuito que posea interruptores conectados en paralelo, y luego a su vez
estos se encuentren conectados en serie a una lamparilla, representan en
forma natural la funcin lgica OR.
El foco F se encender si A o B se encuentran cerrados, lo cual puede ser
expresado con una funcin booleana de la siguiente manera: F = A + B.
c) Circuitos serie-paralelo de interruptores

Ahora bien, si la combinacin serie de interruptores reproduce la funcin lgica
AND, y la combinacin paralelo de interruptores produce la funcin lgica OR,
entonces una combinacin de estos circuitos serie y paralelo reproducir una
combinacin de funciones lgicas AND y OR. Esto es, una funcin lgica ms
compleja.
Por ejemplo la funcin lgica F = ( A B + C D) E , se construira:
ITESM
Este tipo de arreglos de interruptores nos da gran flexibilidad en la construccin de

funciones booleanas. Sin embargo presenta dos problemas importantes a tener en cuenta:
a)
b)
Cada interruptor puede usarse solo una vez. Esto representa una
restriccin al construir funciones donde cada variable solo debe
aparecer una vez en la funcin boolena. Las funciones que requieren
usar dos veces la misma variable no podran construirse simplemente
con interruptores. Por ejemplo F = ( A B + C) F + ( A D C) .
No se pueden construir las funciones NOT usando slo interruptores, ya
que requeriramos que el foco se encontrara encendido, cuando el
interruptor se encontrara abierto. Por ejemplo F = A , en la que la
lamparilla deber estar encendida con el interruptor A abierto. Sin
embargo, algunos interruptores s incluyen, adems del contacto normal
(contacto abierto mientras no se active el interruptor), un contacto
invertido (contacto cerrado mientras no se active el interruptor); por lo
que esta situacin puede ser obviada.
RELEVADOR ELECTROMECNICO
Para resolver los problemas mencionados, se desarroll un dispositivo
electromecnico conocido como relevador, que realiza dos funciones bsicas:
- Reproduce un contacto A varias veces. Esto significa que posee varios
contactos que reproducen el comportamiento del contacto A. Si A se abre,
todos esos contactos tambin se abren, si A se cierra todos esos contactos
tambin se cierran.
El relevador consiste de una placa pivoteada en uno de sus extremos, con una
terminal platinada en el otro. Al moverse la barra, hace que esta terminal, que
llamaremos comn C, entre en contacto con una de las dos terminales fijas que
llamamos NA (normalmente abierto), y NC (normalmente cerrado).
Cuando el interruptor A se encuentra abierto, el resorte jala la barra hacia
arriba y mantiene la terminal comn C en contacto con la terminal superior NC
como se muestra en la figura. Al cerrarse el interruptor A, un electroimn atrae la
placa pivoteada hacia abajo, venciendo la fuerza del resorte, abriendo el contacto
entre C y NC, cerrando el contacto entre C y NA.
Al contacto formado entre C y NC le llamamos normalmente cerrado porque
se encuentra cerrado cuando el relevador se encuentra sin energa, y al contacto
formado entre C y NA le llamaremos normalmente abierto, porque se encuentra
cerrado cuando el relevador se encuentra sin energa, siendo el estado sin energa
del relevador su estado normal.
Como se puede observar, el contacto normalmente abierto NA reproducir el
comportamiento de A, y el contacto normalmente cerrado NC, invertir el
comportamiento de A. Lo anterior es simbolizado de la siguiente manera:
- Produce varios contactos A . Posee contactos que se comportan opuesto al

contacto A. Segn se describi anteriormente, si A se abre, todos sus contactos se
cierran, mientras que si A se cierra todos sus contactos se abren.
La siguiente figura muestra el diagrama esquemtico de operacin de un
relevador, que es energizado mediante un interruptor A y una fuente de voltaje.
ITESM
Este conjunto de contactos, es usual que agrupe a otros, a travs de un
acoplamiento mecnico, cuyos movimientos son iguales a los descritos. De esta
forma manera, a travs del relevador con solo un interruptor A, pueden producirse
varios contactos NA ( A ) y varios contactos NC ( A ) elctricamente aislados
entre s, simbolizados como en la figura siguiente:

por su similitud con stas. En estas representaciones de diagrama escalera el dibujo
de la fuente de energa se omite y slo se dibujan las lneas paralelas entre las que
se sostienen los peldaos de las conexiones.
La siguiente figura muestra un diagrama de escalera en el que se construyen
dos funciones: F = A B + C y G = A D + E . Observamos all que el
relevador A se utiliz para reproducir el contacto A dos veces, mientras que el
relevador B se utiliz para negar el contacto B.
FUNCIN NOT
Utilizando el relevador es muy fcil construir la funcin NOT.
TIPOS DE INTERRUPTORES
En muchas ocasiones, el interruptor que se adquiere en el comercio, no viene solo
con un contacto normalmente abierto, sino que adems puede traer uno
normalmente cerrado.
El foco se encender slo si A se encuentra abierto.

DIAGRAMAS DE ESCALERA
Cuando se construyen funciones lgicas complejas mediante interruptores y
relevadores, al diagrama elctrico obtenido se le denomina diagrama de escalera
ITESM
Observe que en el interruptor de tres terminales, los contactos NA y NC no
son elctricamente independientes, pues poseen una terminal comn. Si desea
emplear ambos en un diagrama de escalera, debe verificar que las posiciones de los
contactos en el diagrama, posean tambin una terminal comn.
En el caso de los de cuatro terminales, esto no es necesario porque los
contactos son elctricamente independientes.
Por ejemplo Cmo quedara el diagrama de la funcin F = A si el
interruptor A fuera de tres terminales con un contacto NA y un contacto NC?

S R Ma Mf
0 0 0
S = R = 0 dejarla como est
Mf = Ma = 0
0 0 1
S = R = 0 dejarla como est
Mf = Ma = 1
0 1 0
S = 0, R = 1 apagarla Mf = 0
0 1 1
S = 0, R = 1 apagarla Mf = 0
1 0 0
S = 1, R = 0 prenderla Mf = 1
1 0 1
S = 1, R = 0 prenderla Mf = 1
1 1 0
S = 1, R = 1 no permisible ( trmino no importa)
1 1 1
S = 1, R = 1 no permisible ( trmino no importa)

Mf
S
MEMORIAS CON RELEVADORES ELECTROMECNICOS

Al disear un circuito lgico, es usual que se encuentren casos en los que,
para una misma combinacin de entradas se requieren diferentes estados en sus
salidas, dependiendo de la etapa en la que se encuentra el circuito. A este tipo de
circuitos les llama circuitos secuenciales.
Para estos circuitos secuenciales, una herramienta muy til es la construccin
de la memoria.
Una memoria es un arreglo lgico con una salida F, una entrada SET y otra
entrada RESET. La memoria producir un estado de encendido en su salida F
cuando la seal de entrada SET se presente al menos durante un breve lapso de
tiempo, para permanecer as hasta que aparezca una seal RESET. Se le llama
memoria porque en ausencia de seal, cuando SET = 0 y RESET = 0, el circuito
recuerda la ltima orden.
Diseemos el circuito de una memoria con relevadores:
Ma
M =S+ R M
En suma de productos
M = (S + M) R
En productode sumas
Se indica Ma y Mf para clarificar la tabla de verdad, sin embargo Ma y Mf

son la misma variable M.
Cualquiera de las dos ecuaciones obtenidas es vlida. Nosotros utilizaremos
slo la de producto de sumas.
Asumiendo que SET y RESET son botones pulsadores de tres terminales con
un contacto NA y uno NC, construya el siguiente circuito.

ITESM
Notas:
a) Observe que para poder usar un contacto de M, necesitamos que la salida
del peldao sea un relevador M.
b) Si se desea activar alguna otra salida (por ejemplo una lamparilla) junto
con M, puede usarse un contacto NA del relevador M para alimentarlo o
simplemente colocarlo en paralelo con el relevador.
La metodologa para construir un secuenciador elctrico es la siguiente:

a) Se asigna un relevador a cada etapa En
b) El relevador de cada etapa se conecta como una memoria SET-RESET
respetando el proceso mencionado anteriormente.
1. La memoria se enciende cuando la etapa anterior est activa y aparece su fin de
etapa, ms cualquier condicin de encendido adicional que el usuario considere
conveniente.
Condiciones
= En 1 Fn 1 + opcionales
adicionales
EnSET
c)
Razone el comportamiento del circuito y verifique que se comporta de

acuerdo a lo establecido.
Observe que al aplicar la frmula anterior a la etapa En+1, automticamente

En+1 se encender cuando se alcance el fin de etapa n y por tanto slo nos resta
apagar En.
MTODO PARA CONSTRUIR UN SECUENCIADOR ELCTRICO

Recordemos la forma de operar del secuenciador neumtico:
2. Se apaga En con En+1 o con el botn de paro o con cualquier otra condicin
adicional que el usuario considere conveniente).
E2
E1
E3
E4RST
E4
E1SET
E nRST
F1
F2
F3
F4
Una vez definidas EnSET y EnRST se obtiene la ecuacin para En usando la

ecuacin de la memoria SET-RESET
Cuando aparece la seal E1SET se enciende la etapa 1 y permanece as aunque

desaparezca E1SET.
Al aparecer la seal F1 (fin de etapa 1):
- Se enciende E2
- Una vez que E2 se encendi se apaga E1
El proceso se repite en cada etapa.

Condiciones
= E n +1 + P + opcionales
adicionales
En = EnRST (EnSET + En )
Notas:
- Un circuito combinatorio no requiere memorias, debido a que tiene
slo una etapa y obviamente no necesita secuenciador
- Cuando hay 2 etapas pueden presentarse dos casos:
ITESM
E2 SET = E1 F1
i) Sistema no cclico
E2 RST = E1
Reposo
A
E1
F1
E2
F2
En este caso se puede usar el mtodo anterior, pero:
E1 es requisito para prender y apagar!

Y la ecuacin de la memoria quedara:
E2 = E1 (E1 F1 + E2 )
= E1E1F1 + E1E2
E2 = E1E2
Lo que es absurdo porque es necesario E2 para prender E2.
En este caso existen dos opciones:
E1SET = A
- Crear una secuencia de 3 etapas. en las cuales este problema no se

presenta.
- Si slo existen dos etapas con un solo relevador es suficiente para
distinguir entre ellas y utilice un diseo intuitivo
E2 RST = F2
ii) Sistema cclico
- Cuando hay 3 o ms etapas el mtodo aplica sin problemas
Reposo
A
E1
F1
E2
F2
En este caso aparece ambigedad en algunas ecuaciones. Observe:

ITESM
SIMBOLOGA PARA DIAGRAMAS DE ESCALERA

1.
Ejercicios de familiarizacin
a) El instructor describir la seccin de relevadores del tablero de control

lgico.
b) Utilice el voltaje de la fuente para probar el funcionamiento de los
focos, relevadores e interruptores.
c) Construya la funcin booleana AND ( F = A B ), con interruptores y
verifique su tabla de verdad.
A
d) Construya la funcin booleana OR ( F = A + B ) y verifique su tabla

de verdad.
A
F
e) Construya la funcin booleana NOT. Hgalo con interruptores y con

relevadores.
A
A
A
F
f) Disee e construya el circuito de relevacin para la funcin booelana
(F = A B + A B) .

ITESM

activar para sujetar la banda. As, otro cilindro c1
empujar al cilindro c2 para colocar la masa bajo un
molde sujetado a un cilindro c3 que cortar
perfectamente y con rapidez los bolillos. Una vez
realizado el corte, el cilindro c2 se retraer, dejando de
sujetar la banda y lo mismo suceder con el cilindro c1.
De sta manera, la banda recorrer una longitud
determinada colocando un trozo de masa cada vez que
los dos cilindros realicen la secuencia anteriormente
descrita. En la siguiente figura se muestra la disposicin
de los cilindros. Suponga para este problema, que el
cilindro c3 es de doble efecto.
g) Disee un circuito de control de modo que al oprimir el botn pulsador

A, un motor se encienda, (simulado con una lamparilla de color), y que
permanezca en ese estado hasta que se oprima el botn pulsador P.
Recuerde el esquema de un circuito de SET y RESET.
2.
Problemas prcticos
a) Problema prctico combinatorio.

En una compaa metalrgica, se desea controlar el acceso a ciertas reas
mediante una credencial codificada, pertenecientes a todos los empleados. El
cdigo de acceso se grabar en la credencial mediante diez perforaciones. El
sistema de control obtendr dicho cdigo revisando mediante celdas
fotoelctricas slo tres de las diez perforaciones, y permitir el acceso
activando un solenoide, dependiendo del cdigo binario obtenido.
Slo se permitir acceso a:
Cdigo
Ingenieros encargados de hornos

Operadores
Gerencia
Mantenimiento
ii)
Se requiere ahora que el cilindro de corte se encuentre

en la parte baja, al menos cinco segundos. Para ello
deber realizar ajustes a su diseo incorporando un
temporizador.
5
6
1
4
Realice el diseo del circuito de control y constryalo

Suponga que los sensores son de dos terminales con un contacto NA.
b) Problemas prctico secuencial
1) Para el siguiente problema haga el anlisis, diseo e implantacin en
la parte del tablero correspondiente a control lgico elctrico. Utilice
el mtodo cascada para resolver este problema.
En una fbrica de donas se desea aumentar la produccin, para lo cual
se automatizar la segmentacin o el corte de la masa en los trozos
que despus de horneados sern las donas.
El proceso que se desea implantar es el siguiente:
i)
En una banda continua, se depositarn los trozos de

masa que debern ser cortados. Luego, un cilindro c2 se

ITESM
NOTAS:

b) Diagramas de fuerza de los problemas resueltos (con simbologa
elctrica)
e) Diagramas de escalera con nomenclatura elctrica
f) Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob y
por qu).
g) Bibliografa
h) Anexar la informacin solicitada por el instructor
Investigar:
1. La marca y las caractersticas tcnicas de un arrancador de motor

ITESM
PRCTICA #12
DISEO E IMPLEMENTACIN DE CIRCUITOS LGICOS
MEDIANTE CONTROLADORES LGICOS PROGRAMABLES (PLC)
Objetivo:
- Que el alumno se familiarice con el funcionamiento, programacin
y capacidades del Controlador Lgico Programable (PLC, por sus
siglas en ingls) para utilizarlo en la automatizacin de sistemas
lgicos de control.
INTRODUCCIN
CONFIGURACIN DE UN SISTEMA DE CONTROL BASADO EN PLC

Actualmente existen varias alternativas de marcas y modelos de PLCs en
el mercado, si se analiza en trminos generales los componentes son los mismos
(configuracin externa), lo que cambia es su forma fsica, el tipo de montaje,
instalacin, operacin y configuracin interna.
Configuracin externa
Los sistemas de control basados en PLC se compone de los siguientes
elementos:
Procesador
Fuente de poder
Chasis o rack
Mdulos de entrada/salida (E/S)
Terminal de programacin o interfase
En esta prctica se abordar una de las herramientas clave en trminos de

automatizacin por la complejidad de los algoritmos de control que se pueden
implementar y la gran interconectividad entre dispositivos que el PLC ofrece.
Bsicamente, este dispositivo es una computadora de propsito particular
que controla actuadores binarios (cilindros, vlvulas solenoides, focos, bombas,
etc.) o analgicos (variador de frecuencia, servovlvula, etc.) en funcin de sus
entradas (discretas o analgicas) y de la lgica que haya sido programada por el
usuario.
Cabe mencionar que el PLC fue desarrollado en primera instancia para
satisfacer las necesidades de productividad de la industria automotriz; con este
dispositivo se sustituiran grandes tableros de relevadores de control, tambores
mecnicos, secuenciadores neumticos, etc.; ya que el uso de esa tecnologa
representaba grandes costos y tiempo perdido en produccin. En la actualidad, por
sus caractersticas de costo, espacio reducido, flexibilidad, sencillez de
mantenimiento y algunas otras, ha superado a los otros sistemas de control lgico,
abriendo un campo de nuevas posibilidades dentro de la automatizacin, al grado
de que buena parte de las tareas de automatizacin modernas seran inconcebibles
sin los PLCs, como se les conoce en el argot industrial.

Fig. 1: Arquitectura bsica de un PLC

Estos dispositivos podemos encontrarlos en forma modular o fija.
Sistema fijo: en una misma base se tiene el procesador, fuente de poder y una
cantidad predeterminada de entradas y salidas (digitales o analgicas).
Sistema modular: requiere de un chasis que es una estructura con ranuras(slots)
para colocar la fuente de poder, procesador, mdulos de E/S y/o mdulos
especiales. Para este sistema existe una serie de modalidades segn la marca:
Chasis con procesador y fuente de poder integrada, ranuras

disponibles para mdulos de E/S (digital o anlogo) y mdulos
especiales (comunicacin).
1
ITESM
Chasis con ranuras exclusivas para ubicar la fuente y el

procesador, en las ranuras restantes disponibles se puede colocar
mdulos de E/S (digital o anlogo) y mdulos especiales
(comunicacin), segn la aplicacin.
Chasis con ranura exclusiva para ubicar el procesador con fuente
de poder externa o integrada, en las ranuras restantes disponibles
se puede colocar mdulos de E/S (digital o anlogo) y mdulos
especiales (comunicacin), segn la aplicacin.
Chasis con ranura exclusiva para ubicar la fuente, en las ranuras
restantes disponibles se puede colocar el procesador(es), mdulos
de E/S (digital o anlogo) y mdulos especiales (comunicacin),
segn la aplicacin.
Configuracin interna
En trminos de la configuracin interna, es donde existe mayor
discrepancia en las marcas y modelos de los PLCs, por lo tanto solo se har
mencin en forma especfica al tipo de PLC que cuenta el laboratorio TSX Micro
de Modicom Telemecanique.
ARQUITECTURA DEL PROCESADOR CON PLATAFORMA TSX MICRO
Fig. 2 a): Arquitectura del procesador

Fig. 2 b): Estructura de la memoria
Datos
Objetos de memoria internos: palabras internas destinadas a almacenar valores en
el curso del programa. Se almacenan dentro del espacio de datos en una misma
rea de memoria.
%Mi -- EBOOL (bit), i es el nmero de bit que puede ser del 0 al 255.
%MBi -- BYTE (8 bits), i es el nmero de byte del 0 al 1022.
%MWi -- WORD (16 bits), i es el nmero de palabra del 0 al 511.
%MDi -- DWORD (32 bits), i es el nmero de doble palabra del 0 al 510.
%MFi -- REAL (real 32 bits), i es el nmero de flotante del 0 al 510.
Objetos del sistema:
%Si -- EBOOL (bit), i es el nmero de bit del 0 al 128.
%SWi -- WORD (16 bits), i es el nmero de palabra del 0 al 162.
%SDi -- DWORD (32 bits), i es el nmero de doble palabra del 0 al 510.
BF Definidos: son formatos de datos asignados como localidades de memoria para
el manejo de informacin de algunas instrucciones en especifico.
%TMi -- TM (temporizador, 3 palabras de 16 bits)
%MNi -- MN (Monoestables, 3 palabras 16 bits)
%Ci -- C (Contadores, 3 palabras de 16 bits)
%Ri -- R (Registro, 255 palabras de 16 bits)
%DRi -- DR (Drums, 16 palabras de 16 bits)
%Xi -- X (etapa de grafcet)
Entradas/Salidas: depende de la configuracin de hardware declarado o instalado.
%Ix.i EBOOL (bit), posicin (x) y nmero de va (i) del mdulo de
entradas discretas.
%Qx.i EBOOL (bit), posicin (x) y nmero de va (i) del mdulo de
salidas discretas.
%IWx.i WORD (16 bit), posicin (x) y nmero de va (i) del mdulo
de entradas analgicas.
%QWx.i WORD (16 bit), posicin (x) y nmero de va (i) del mdulo
de salidas analgicas.
Las posiciones en el TSX Micro se direccionan como 2 mdulos con un
tamao equivalente a media ranura, por ejemplo:
Memoria RAM integrada en el mdulo procesador que contiene la imagen de

1280 objetos bits. Como se muestra la memoria RAM se compone de:
Fig. 3: Posiciones del TSX Micro
ITESM

Si en la posicin 1 est instalado un mdulo de medio formato de 16
entradas (E) discretas, las cuales se direccionan como: %I1.0, %I1.1...
hasta %I1.15.
Si en la posicin 2 esta instalado un mdulo de medio formato de 12
salidas (S) discretas, las cuales se direccionan como: %Q2.0, %Q2.1...
hasta %Q2.11.
Si en la posicin 3 y 4 est instalado un mdulo de formato estndar de 28
E/S discretas, las cuales se direccionan como: %I3.0, %I3.1... hasta
%I3.15; %Q4.0, %Q4.1... hasta %Q4.11.
Programa: son las actividades o tareas definidas por el usuario (programador) que
ejecutar el procesador cuando este en actividad (modo RUN).
Tarea maestra (ciclo de operacin principal del procesador o scan)
Este tipo de funcionamiento corresponde a la ejecucin normal del ciclo
de un PLC (funcionamiento predeterminado). Consiste en encadenar los
ciclos de la tarea maestra (MAST) uno tras otro. Despus de actualizar las
salidas, el sistema realiza sus propios tratamientos y luego pasa a otro
ciclo de la tarea.
Procesamiento del programa: ejecucin del programa de aplicacin,

escrito por el usuario.
%Q Actualizacin de las salidas: escritura de bits o palabras de salida
asociados a los mdulos TON y de funciones especficas, segn el estado
definido por el programa de aplicacin.
PLC en RUN: el procesador efecta el procesamiento interno, la
adquisicin de las entradas, el tratamiento del programa de aplicacin y la
actualizacin de las salidas, en este orden.
PLC en STOP: el procesador efecta nicamente el tratamiento interno y
la adquisicin de las entradas. Las salidas se posicionan a retorno o
conservacin segn los parmetros definidos en la configuracin.
Tarea peridica
En este tipo de funcionamiento, la adquisicin de las entradas, el
tratamiento del programa de aplicacin y la actualizacin de las salidas se
efectan de forma peridica segn el tiempo definido en la configuracin
(de 1 a 255 ms). Al inicio del ciclo de autmata, un temporizador cuyo
valor actual se inicializa al alcanzar el perodo definido en la
configuracin, empieza a descontar. El ciclo de autmata debe terminarse
antes de que expire el temporizador que activa un nuevo ciclo.
Fig. 4: Ciclo de operacin del PLC

Procesamiento interno: el sistema realiza implcitamente la supervisin
del PLC (gestin de bits y palabras sistema, actualizacin de valores
actuales del reloj-calendario, actualizacin de los indicadores de estado,
deteccin de pasos RUN/STOP, etc.) y el tratamiento de las peticiones que
provienen de la terminal de interfase.
%I Lectura de las entradas: escritura en la memoria del estado de las
informaciones presentes en las entradas.
Fig. 5: Tareas peridicas del PLC
ITESM

%KDi -- DWORD (32 bits), i es el nmero de doble palabra del
0 al 510.
%KFi -- REAL (real 32 bits), i es el nmero de flotante del 0 al
510.
Procesamiento interno: el sistema realiza implcitamente la surpervisin

del autmata (gestin de bits y palabras sistema, actualizacin de valores
actuales del reloj-calendario, actualizacin de indicadores de estado,
deteccin de pasos RUN/STOP...) y el tratamiento de las peticiones que
provienen de la terminal de interfase.
%I Lectura de las entradas: escritura en la memoria del estado de las
informaciones presentes en las entradas.
Procesamiento del programa: ejecucin del programa de aplicacin
escrito por el usuario,
%Q Actualizacin de las salidas: escritura de bits o de palabras de salida
asociados a los mdulos TON o de funciones especficas, segn el estado
definido por el programa de aplicacin.
PLC en RUN: el procesador efecta el tratamiento interno, la adquisicin
de las entradas, el tratamiento del programa de aplicacin y la
actualizacin de las salidas, en este orden.
Memoria FLASH EPROM, es un chip de proteccin o respaldo de

informacin de la memoria RAM (aplicacin programada en el PLC) ya
que esta puede perderse ante fallas de energa o bien si se borra
intencionalmente. La aplicacin se transfiere automticamente desde la
memoria FLASH EPROM o desde el dispositivo de programacin hacia
la memoria RAM cuando ocurre una prdida de la aplicacin en la RAM
(falla al guardar o ausencia de batera).
INSTALACIN
La instalacin del PLC es muy sencilla y slo consiste en alimentarlo
elctricamente y conectar las entradas y salidas en los bornes correspondientes. La
figura 6 muestra una forma de conexin de entradas y salidas binarias (discretas)
de un PLC con formato fijo.
Si todava no se ha terminado el perodo, el procesador completa el ciclo

de funcionamiento hasta el fin del perodo de tratamiento interno.
Si el tiempo de funcionamiento llega a ser superior al tiempo asignado al
perodo, el autmata seala un rebasamiento de perodo poniendo al estado
1 el bit sistema %S19 de la tarea. El tratamiento contina y se ejecuta en
su totalidad (sin embargo, no debe exceder el tiempo lmite del watchdog).
El ciclo siguiente se activa despus de la escritura implcita de las salidas
del ciclo en curso.
PLC en STOP: el procesador efecta nicamente el tratamiento interno y
la adquisicin de las entradas. Las salidas se posicionan a retorno o
conservacin segn los parmetros definidos en configuracin.
Constantes: que son localidades de memoria que almacenan

valores constantes o mensajes alfanumricos. Slo la consola
permite escribir o modificar su contenido. Pueden tener como
soporte la memoria EPROM. Estas localidades las podemos
encontrar con los siguientes formatos:
Fig. 6: Conexin de un PLC

En el diagrama anterior, al cerrarse cualquiera de los sensores de entrada
el PLC detectar una seal de voltaje y la reconocer. Para activar la salida, slo
cierra un contacto entre la terminar comn y la salida deseada de tal manera que el
dispositivo quede energizado al voltaje deseado.
Los mdulos discretos de entradas usualmente pueden ser seleccionables
para diferentes niveles de voltaje, tanto en CA como en CD. Si hablamos de
mdulos analgicos pueden ser 4-20 mA, 0-20 mA, 0-10 V -10 a 10 V.
%KBi -- BYTE (8 bits), i es el nmero de byte del 0 al 1022.

%KWi -- WORD (16 bits), i es el nmero de palabra del 0 al
511.
ITESM
Las salidas discretas a su vez pueden seleccionarse para emitir un de

voltaje dado (CA o CD) o simplemente para cerrar un contacto. En trminos
analgicas podemos tener como salida: 4-20 mA, 0-20 mA, 0-10 V -10 a 10 V.
el A) o temperatura (como el C). En el PLC se dibujan todos iguales para

simplificar la programacin.
TIPOS DE PROGRAMACIN
En un diagrama de escalera, todo contacto o elemento de salida representa

el estado de un dispositivo externo (sensor o actuador) o bien una variable
auxiliar (que no representa ningn dispositivo fsico como B).
Originalmente los PLCs surgieron como una herramienta muy verstil para
remplazar a los diagramas escalera construidos con relevadores, razn por la cual
su programacin se estandariz inicialmente en forma de diagramas de escalera.
De esta forma, el usuario que tuviera un sistema automatizado con relevadores
podra fcilmente cambiarlo a un PLC o bien si estaba familiarizado con los
sistemas de relevacin fcilmente podra interpretar lgica programada en un PLC.
Existen bsicamente 4 formas de programar al PLC TSX Micro:
Programacin en lenguaje escalera (LD) o programacin grfica
Un programa escrito en LD se compone de una serie de redes ejecutadas
secuencialmente por el PLC.
Para entender mejor esta forma de programar consideremos un ejemplo.
Suponga que se desea programar el diagrama de escalera de la figura 7 en
el PLC.
Para el PLC, no es importante si ese contacto pertenece a un sensor de

temperatura o de presin, sino lo que importa es saber dnde est ubicado
dentro del PLC (si es entrada, salida o variable interna y en el caso de las
dos primeras en que terminal esta conectado) para poder recibir o enviarle
la informacin necesaria.
Para facilitar esta informacin en el PLC se asigna un nombre a la
variable el cual indica su posicin en el PLC. La convencin puede
cambiar de un PLC a otro. Para este PLC se usa la que se indica a
continuacin, ya que adems de ser muy representativa, ser la que se
usar en las prcticas con equipo industrial.
%Ix.i Sensor externo conectado a la entrada i (I : Input)
%Ox.i Dispositivo externo conectado a la salida i (O: Output)
%Mi
Variable interna i ( M:Bit )
Supongamos que conectamos el sensor A a la entrada 1, el C a la entrada
2 y que B es una variable auxiliar interna %M0 y la salida ser la nmero
3, y el diagrama de la figura 7 quedara como se muestra en la figura 8.
Fig. 7: Diagrama de escalera elctrico

La forma ms comn y amigable de programarlo es mediante editores
grficos. Se dibuja el diagrama de escalera casi tal como semuestra. Slo
se introducen dos cambios:
1.
2.
Todos los contactos se dibujan como contactos de relevador ( _| |_ )

Los nombres de los contactos.
En el diagrama, se hace distincin entre los smbolos de los contactos A, B

y C para indicarle al tcnico que instala el tablero cul contacto es de un
relevador (como el B) y cules contactos son de sensores de presin (como
Fig. 8: Diagrama de escalera para PLC de la Fig. 7

Programacin en lenguaje en lista de instrucciones (IL)
Un programa escrito en lenguaje Lista de instrucciones (IL) se compone
de una serie de instrucciones ejecutadas secuencialmente por el autmata.
Las instrucciones estn organizadas en sentencias (equivalentes a una red
de contactos). Cada sentencia de instrucciones se compone de una o
varias instrucciones. Una instruccin ocupa al mximo una lnea. Cada
5
ITESM

sentencia de instrucciones empieza con un signo de admiracin generado
automticamente. Puede contener un comentario y estar marcada de una
etiqueta.
Programacin en lenguaje GRAFCET (GR7)
Ejemplo:
! (* Espera secado*)
%L2:
LD
AND
ST
Una sentencia contiene un mximo de 128 lneas de 300 caracteres

(instrucciones, comentarios, etiqueta).
%I1.0
%M10
%Q2.5
Comentario entre (* *)
Etiqueta de la sentencia
Instruccin
Instruccin/ Sentencia
Instruccin
Una sentencia contiene 128 lneas mximas (instruccin, comentario,

etiqueta).
Programacin en lenguaje estructurado (ST)
El lenguaje Grafcet (GR7) permite representar grficamente y de forma

estructurada el funcionamiento de un automatismo secuencial. Esta forma
de programacin se abordar de una forma ms detallada en la prctica
siguiente.
INSTRUCCIONES DE PROGRAMACIN DEL PLC TSX MICRO
Funciones booleanas
Funciones de carga (condicin)

Estas instrucciones corresponden a:
Un mdulo escrito en lenguaje Literal estructurado (ST) se compone de

una serie de sentencias ejecutadas secuencialmente por el autmata.
El primer elemento de cada sentencia es un signo de admiracin (generado
automticamente). La sentencia puede contener uno o varios comentarios,
una o varias instrucciones y estar marcada de una etiqueta.
- Contactos de cierre: el contacto se cierra cuando el objeto bit que

controla el contacto est en el estado 1.
Ejemplo:
- Contactos de apertura: el contacto se cierra cuando el objeto bit que

controla el contacto est en el estado 0.
! (* Inicializacin*)
%L2:
(* inic. ndice *)
%MW0:=0;
%MW2:=%MW9:2; (* longitud de la tabla *)
IF (%MW2 REM 2=0) THEN
DEC %MW0;
END_IF;
(* mientras el ndice es < a la longitud de la tabla, efectuar los
desplazamientos *)
WHILE(%MW0<%MW2)
DO
%MW100[%MW0]:=(SHR(%MW100[%MW0],8))OR(SHL(%
MW101[%MW0],8));
INC %MW0;
END_WHILE;
- Contactos de flanco ascendente: deteccin del paso de 0 a 1 del objeto bit

que lo controla.
- Contactos de flanco descendente: deteccin del paso de 1 a 0 del objeto
bit que lo controla.
Ejemplo de programacin:
ITESM
Funciones de asignacin (accin)

Estas instrucciones corresponden a:
- Bobinas directas: el objeto bit asociado toma el valor del resultado de la

ecuacin,
- Bobinas inversas: el objeto bit asociado toma el valor inverso del
resultado de la ecuacin,
- Bobinas de SET: el objeto bit asociado se memoriza cuando el
resultado de la ecuacin es 1.
- Bobinas de RESET: el objeto bit asociado se pone a desmemoriza
cuando el resultado de la ecuacin es 1.
Nmero de
temporizador
Modo
Base de tiempo
Valor actual
Valor de
preseleccin
(Preset)
Ajuste desde el
terminal (MODIF)
Funciones tipo temporizador

El temporizador propone 3 modos de funcionamiento:
Entrada
"Activacin"
Salida
"Temporizador"
%TMi
De 0 a 63
TON
TOFF
TP
TB
- retardo al encendido (valor predeterminado)

- retardo al apagado
- monoestable
1 mn (valor predeterminado), 1 s, 100 ms, 10 ms.
16 es el tiempo. mx. con TB = 10 ms.
%TMi.V Palabra que aumenta desde 0 hacia %TMi.P en el
transcurso de la cuenta del temporizador. Puede
ser leda, pero no escrita por el programa.
%TMi.P 0<%TMi.P<9999. Palabra que puede ser leda y
escrita por el programa. Por definicin se pone a
9999. La duracin del retardo es igual a
%TMi.P x TB.
Y/N
Y: posibilidad de modificar el valor de
preseleccin %TMi.P en modo de ajuste.
N: sin acceso en modo de ajuste.
IN
Activa el temporizador en el flanco ascendente
(modo TON o TP) o descendente (modo TOF).
Q
Bit asociado %TMi.Q. Su puesta a 1 depende de
la funcin realizada:TON,TOF o TP.
Ejemplo de programacin
TON: este modo permite efectuar la gestin de retardos con conexin. El

retardo es programable y puede modificarse desde el terminal o no.
TOFF: este modo permite efectuar la gestin de retardos con desconexin. El
retardo es programable y puede modificarse desde el terminal o no.
TP: este modo permite elaborar un impulso de duracin precisa. La duracin es
programable y puede modificarse desde el terminal o no.

ITESM
Para entender mejor la forma de operacin del timer se muestra el diagrama de

tiempos o cronograma del circuito anterior.
Funciones tipo contador

El bloque de funcin contador ascendente o descenedente permite efectuar el
aumento de la cuenta o la disminucin de la cuenta de sucesos. Estas dos
operaciones pueden ser simultneas.
Entrada puesta a
cero
Entrada de
seleccin
Entrada conteo
incremental
Entrada conteo
decremental
Salida de conteo
preseleccionado
no alcanzado
Salida de conteo
preseleccionado
alcanzado
Salida de conteo
preseleccionado
rebasado
En el estado 1: %Ci.V = 0.
En el estado 1: %Ci.V = %Ci.P.
CU
Aumenta %Ci.V en el flanco ascendente.
CD
Disminuye %Ci.V en el flanco

ascendente.
El bit asociado %Ci.E=1, cuando el
conteo %Ci.V pasa de 0 a 9999 (se pone
a 1 cuando %Ci.V alcanza 9999; se pone
a 0 si el contador sigue descontando),
%S18=1 en el caso de seguir contando
El bit asociado %Ci.D=1, cuando
%Ci.V=%Ci.P.
E (Empty)
D (Done)
F (Full)
El bit asociado %Ci.F =1, cuando %Ci.V

pasa de 9999 a 0 (se pone a 1 cuando
%Ci.V alcanza 0; se pone a 0 si ee
contador sigue contando).
Nmero de
contador
Valor actual
Valor de
preseleccin
Ajuste desde el
terminal
(MODIF)
%Ci
%Ci.V
%Ci.P
Y/N

De 0 a 31
Palabra donde se registra la cuenta y es
aumentada o disminuida en funcin de
las entradas CU (count up) y CD (count
down).
Puede ser leda, pero no escrita por el
programa.
0<%Ci.P<9999. Palabra que puede ser
leda y escrita. (El valor por definicin es
9999)
Y: posibilidad de modificar el valor de
preseleccin en modo de ajuste
N: sin acceso en modo de ajuste.
ITESM
Funciones tipo comparacin
La programacin de los pasos se realiza en la carpeta de BF predefinidos
Este bloque nos permite mandar un uno lgico mientras la comparacin que se est
llevando a cabo en el bloque sea verdadera.
Funciones tipo tambor electrnico de levas

Este bloque est conformado por pasos que cambian debido a seales externas, en
cada paso el bloque enva una seal de salida que normalmente est asignada a una
salida fsica %Q2.i o a un bit interno %Mi.
Nmero de tambor
Nmero de pasos
Base de tiempo
Duracin del paso
actual
Nmero del paso

actual
Entrada regresa al
paso cero
Entrada avanza
Salida
%DRi
LEN
TB
De 0 a 3
1 a 16 (16 por definicin)
1 mn (valor predeterminado), 1 s, 100 ms, 10
ms
%DRi.V Donde 0 %DRi.V 9999. Esta palabra
puede ser mandada a cero con cada cambio de
paso. Puede ser leda, pero no escrita. El
periodo del pulso es igual a %DRi.V x TB
%DRi.S Donde 0 %DRi.V 15. Puede ser leda,
pero no escrita
R (Reset) Al recibir un uno lgico regresa al tambor al
paso cero.
U (UP) Al recibir un flanco ascendente, ordena que el
tambor avance un paso y que los bits de salida
se actualicen.
F (FULL) Indica que el ltimo paso definido se est
llevando a cabo.

Ejemplo de programacin
ITESM
1.
a) El instructor describir la seccin del PLC TSX Micro 3705 de Modicon

Telemecanique del tablero de control lgico.
2.
Problemas prcticos
b) Programacin de tambores electrnicos de levas

Sea un cruce de calles, en el que se encuentran funcionando dos semforos
sincronizados. La duracin de las luces ser la siguiente:
Verde:
Amarillo:
Rojo:
25 segundos.
5 segundos.
30 segundos.
a) Programacin bsica en diagramas de escalera
Se sugiere utilice pulsos de 5 segundos
Programe el PLC para controlar el movimiento de un cilindro de la siguiente

manera:
c) Programacin de circuitos secuenciales
i)
ii)
iii)
iv)
Si el botn selector B se encuentra encendido, el cilindro deber

iniciar un movimiento continuo de avance-retroceso. Si el botn
selector B se encuentra apagado, el cilindro deber retroceder y
permanecer en reposo.
Modifique el programa anterior, de tal manera que el cilindro inicie
un movimiento continuo de avance-retroceso al presionar el botn
pulsador A para su arranque-, y permanecer as hasta que se
presione el botn pulsador P para su detencin-, debiendo retroceder
y permanecer en reposo.
Aada a su programa lo necesario para que el cilindro espere cinco
segundos antes de cada retroceso en su ciclo de funcionamiento
normal, con excepcin del retroceso por paro cuando se presiona el
botn pulsador P.
Aada a su programa lo necesario para que si el cilindro avanza tres
veces o menos se encienda una luz roja, si avanza de cuatro a seis
veces se encienda una luz amarilla y prenda una luz roja si avanza una
sptima vez. Al avanzar siete veces el cilindro deber detenerse y
regresar a la posicin de retrado. El botn de paro seguir realizando
la misma funcin y adems deber reiniciar el conteo de los avances.
Disee y construya con el PLC, el circuito de control para automatizar la

mquina de la figura:
La secuencia de funcionamiento es la siguiente:

Si el interruptor A es presionado, entonces deber iniciarse el ciclo:
Avanzar el cilindro que empuja las piezas apiladas (C1+)
Avanzar el cilindro que perfora la pieza (C2+)
Retraer el cilindro que perfora la pieza (C2-)
Retraer el cilindro que empuja las piezas apiladas (C1-)
Avanzar el cilindro que expulsa la pieza (C3+)
Retraer el cilindro que expulsa la pieza (C3-)
Repetir nuevamente toda la secuencia.
El paro de la secuencia se har cuando se presiona el botn P y adems del
paro de la secuencia se quiere regresar todos los cilindros a la posicin de
retrados con el mismo botn.

10
ITESM
NOTAS:

b) Diagramas de fuerza de los problemas resueltos (con simbologa de
PLC)
e) Tablas de equivalencia entre variables fsicas y variables del PLC
f) Diagrama de escalera con nomenclatura del PLC
g) Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob y
por qu).
h) Bibliografa
i) Anexar la informacin solicitada por el instructor
Investigar:
1. Las propiedades que se necesita definir para seleccionar un PLC
2. Dos marcas de PLC e incluya hojas de datos de, al menos, un PLC
de las marcas investigadas.

11
ITESM

b) Tipos de transiciones
PRCTICA #13
DISEO E IMPLEMENTACIN DE CIRCUITOS LGICOS
EN PLC
Los elementos que unen y relacionan la etapas se denominan

transiciones la condicin lgica relacionada a cada transicin se llama
receptividad. Los diferentes tipos de transiciones son:
MEDIANTE GRAFCET
1
Una transicin:
Se habilita si la(s) etapa(s) previa(s)
estn activas
Se dispara cuando est habilitada
y la receptividad es verdadera
Objetivo:
- Que el alumno se familiarice con el funcionamiento, programacin
y capacidades del GRAFCET como una herramienta de
especificacin de secuencias y una herramienta de programacin
Transicin simple
6
INTRODUCCIN
Adems de las funciones anteriores, los nuevos PLCs estn ofreciendo
una poderosa herramienta para programar secuencias. Esta herramienta se
desarroll en Francia y recibi el nombre de GRAFCET. Posteriormente, se
estandariz en Europa con el mismo nombre y desde 1989 la adopt Estados
Unidos bajo el nombre estndar de Sequential Function Chart (SFC).
TERMINOLOGA
Distribucin OR
(la transicin que se primero)
7
16
17
a) Elementos bsicos
Unin OR
El GRAFCET est conformado por etapas (steps) que pueden ser de

diferentes tipos como:
1
Etapa
inicial
Etapa
inicial
activa
Etapa
Etapa
activa

18
Bifurcacin de secuencia
ITESM

c) Acciones asociadas a cada etapa
Distribucin AND
Las etapas estn relacionadas con las acciones a realizar dentro de la

secuencia deseada. Las acciones pueden ser de la siguiente forma:
10
16
Accin de nivel:
se activa y se mantiene
activada mientras la
etapa est activa.
10
Accin de impulso:
ocurre al momento de
encenderse la etapa
Set V
17
Unin AND
En ambos casos puede condicionarse la accin con una condicin, un

evento o con ambas:
Condicin: una variable o funcin booleana
18
Etapas simultneas
De manera equivalente
10
10
10
V si A
Evento: condicin que se cumple en un instante discreto de

tiempo, es decir, en un flanco ascendente o descendente.
S
10
11
CU %C01
12
Etapas simultneas con

sincronizacin intermedia

ITESM
d) Transicin por tiempo
LENGUAJE PARA PROGRAMAR SECUENCIAS
Al ejecutarse el GRAFCET el PLC en forma natural lleva la medicin

del tiempo que ha estado activa etapa. Esta informacin puede ser
utilizada para realizar transiciones temporizadas o para reaccionar ante
situaciones anmalas.
10
%X10.T>15
La transicin se disparar
cuando la etapa 10 (%X10)
est activa durante 15
unidades de tiempo
(segundos)
e) Macroetapas
La macroetapa consiste en tener un GRAFCET secundario dentro del
principal o se puede entender como una subrutina dentro de una rutina.
Un ejemplo se muestra a continuacin:
1
2
7
10
El GRAFCET es una forma de programar mediante la ayuda de

diagramas en donde se muestran las etapas de un proceso, las acciones asociadas a
cada etapa y las seales que provocan la transicin de una etapa a otra. Consta de
tres partes o secciones: seccin PRELIMINAR, seccin GRAFCET y seccin
POSTERIOR (es importante mencionar que independientemente de la forma en
que se programe el Grafcet, invariablemente el programa se dividir en estas tres
partes).
SECCIN PRELIMINAR: es una seccin pequea que puede ser
programada en diagrama de escalera (LD), lista de instrucciones (IL) o
texto estructurado (ST), en la cual se define la forma de inicializar el
Grafcet (colocarlo en la etapa inicial). Esto se hace activando un bit
especial del sistema (%S21 en nuestro caso).
Usualmente se inicializa siempre que existe un retorno de energa despus
de una falla elctrica (detectable mediante dos bits especiales %S0 y
%S1) o cuando se presiona el botn de paro.
En la seccin preliminar definimos cundo inicializar el Grafcet.
Asumiremos que el sistema a controlar trabajar las 24 horas del da y se
inicializar solamente cuando haya un reestablecimiento de energa
despus de un corte o cuando se haya solicitado una interrupcin en la
ejecucin del grafcet. Los diferentes formatos o alternativas de
programacin de la seccin preliminar quedar como se muestra en la
figura 13.1.
3
M30
La macroetapa es una opcin disponible en PLC de tamao mediano a

grande, en el caso del PLC del laboratorio (TSX Micro 37xx) no se tiene
disponible, se puede encontrar a partir de la serie 57xx.

Fig. 13.1 Seccin preliminar

donde la funcin de los bits del sistema es la siguiente:
ITESM

%S0.- Bit especial del sistema que se activa durante un ciclo de scan
despus de un retorno de energa. Se le conoce como arranque en fro
porque slo se presenta si el PLC ha perdido informacin de las variables
del sistema.
%S1.- Bit del sistema para arranque en caliente. Es igual que el anterior
pero se presenta cuando el PLC no ha perdido informacin.
%S21.- Bit especial para inicializacin del Grafcet. Si se activa con la
instruccin SET, todos los Grafcets se posicionarn en su etapa inicial.
(No se requiere RESET pues se restablece automticamente al siguiente
ciclo de scan).
%S22.- Bit especial para el paro de la ejecucin de Grafcet. Cuando este
bit se activa toda la secuencia Grafcet se detiene. No se requiere RESET
para este bit.
%S23.- Bit especial de congelamiento de la ejecucin de Grafcet. Es
necesario utilizar la funcin SET para congelar este bit. Para reestablecer
la secuencia del Grafcet es necesario dar un RESET a este bit.
Fig. 13.2a Seccin Grafcet
SECCIN GRAFCET: En esta seccin se define el orden de los pasos en

la secuencia y las condiciones que deben de existir para la transferencia de
una etapa a otra, como se muestra en la Figura 13.2a.
La seccin Grafcet nicamente puede ser programado de forma grfica,
cuando se hace en esta forma se dibuja directamente el diagrama de
mando. Las condiciones de transicin entre etapas (receptividades
asociadas a la transiciones) se definen en secciones independientes para
cada etapa, estas pueden ser programadas en diagrama escalera (LD), lista
de instrucciones (IL) o texto estructurado (ST), como se muestra en la
Figura 13.22 b.
Nota: La asignacin de nmeros de las etapas no tiene que ser
consecutiva, se maneja en esta forma para tener una programacin ms
ordenada, para la etapa inicial los nmeros disponibles son del 0 al 63,
para el resto del 0 al mximo.

Fig. 13.2b Receptividad asociada a una transicin

SECCIN POSTERIOR: En la seccin posterior es donde en realidad se
activan las salidas en funcin de la etapa activa y las entradas.
Recapitulando en la figura 5-2 se mencion que hay diferentes tipos de
acciones cuando la etapa esta activa (al activar, continua, al desactivar y
programada), en la seccin posterior seria entonces una serie de acciones
programadas asociadas a las etapas para activar salidas.
La seccin posterior puede ser programada en diagrama de escalera (LD),
lista de instrucciones (IL) o texto estructurado (ST) Es un diagrama de
escalera igual a los que se han manejado anteriormente pero usando los
indicadores de etapa, como se observa en la figura 5-3 (Xi es una variable
que se activa cuando se realiza la etapa i y %Qx.i es la salida activada
por las etapas y o las condiciones de entrada).
ITESM
Fig. 13.3 Peldao de la seccin posterior

Para ilustrar mejor el uso del GRAFCET, se presenta el siguiente un
ejemplo.
Ejemplo
Se desea automatizar parcialmente una mquina de taladrado como la que
se muestra en la figura 13.4.
Figura 13.5 Diagrama Grafcet

Una vez hecho esto, se especifica el Grafcet de programacin como el que
se muestra en la figura 13.6 y realizamos el diseo del circuito de fuerza, tal como
se muestra en la figura 13.7.
Fig. 13.4 Diagrama del barrenado de una pieza

El ciclo de trabajo de acuerdo al operador y especificado en un Grafcet se
muestra en la figura 13.5.
Figura 13.6 Grafcet de programacin

ITESM

El programa final quedara:
Seccin Preliminar
Seccin Grafcet
Fig. 13.7 Diagrama de fuerza

donde: a0=detecta al cilindro 2 (C2) retrado; a1=detector de presin del C2
(cuando est apretando la pieza); b0=detecta retrado al C1 (taladro); b1=detecta el
final del taladrado (cilindro C1 extendido), y c, d=botones pulsadores que marcan
el inicio de la operacin.
Si se consideran las siguientes conexiones al PLC y el Grafcet de la figura
13.6 para hacer la siguiente asignacin de entradas y salidas :
Entradas:
Salidas:
a0
a1
b0
b1
c
d
a+
ab+
br
%I1.1
%I1.2
%I1.3
%I1.4
%I1.5
%I1.6

%Q2.1
%Q2.2
%Q2.3
%Q2.4
%Q2.5
ITESM
Seccin Posterior
Fig. 13.8 Esquemtico de la secuencia de un elevador de dos pisos

El Grafcet puede adems manejar arranque de etapas simultneas, macroetapas y
bifurcacin de etapas como se mencion anteriormente, algunas de estas
caractersticas se muestran en el siguiente ejemplo.
Ejemplo
Control de un elevador de dos etapas con las siguientes restricciones:
1. Slo sube y baja de un primer piso a un segundo piso.
2. En posicin baja, el elevador slo puede subir.
3. En posicin alta, el elevador slo puede bajar.
-
Se tiene un sensor que detecta que el elevador est arriba.

Se tiene un sensor que detecta que el elevador est abajo.
Se tiene un botn en el piso inferior para pedir ascenso (Botn A).
Se tiene un botn en el piso superior para pedir bajada (Botn P).
Mediante un cilindro neumtico simule el control sobre la elevacin (se

detecta la planta baja con S1 y la planta alta con S2).
Fig. 13.9 Grafcet de programacin

El programa quedara:
Seccin Preliminar
-Los sensores de fin de carrera alto (S2) y bajo (S1), permiten saber las
posiciones extremas del elevador.
- Focos piloto debern indicar si el elevador est en estado de espera (foco
verde), sube (foco rojo) o baja (foco azul).

ITESM
Seccin Grafcet

1.
a) El instructor describir la programacin en Grafcet del PLC TSX Micro

3705 de Modicon Telemecanique del tablero de control lgico.
2.
Problemas prcticos
a) Programacin bsica en Grafcet

Disee y construya con Grafcet en el PLC, el circuito de control para
automatizar la mquina de la figura:
Seccin Posterior
La secuencia de funcionamiento es la siguiente:

Si el interruptor A es presionado, entonces deber iniciarse el ciclo:
Avanzar el cilindro que empuja las piezas apiladas (C1+)
Avanzar el cilindro que perfora la pieza (C2+) y encender el motor
Retraer el cilindro que perfora la pieza (C2-)
Retraer el cilindro que empuja las piezas apiladas (C1-) y apagar el
motor
Avanzar el cilindro que expulsa la pieza (C3+)
Retraer el cilindro que expulsa la pieza (C3-)
Repetir nuevamente toda la secuencia.
El paro de la secuencia se har cuando se presiona el botn P y adems del
paro de la secuencia se quiere regresar todos los cilindros a la posicin de
retrados y apagar el motor con ese mismo botn P.

ITESM
b) Programacin avanzada en Grafcet
Disee y construya con Grafcet en el PLC, el circuito de control para
automatizar la mquina de la siguiente figura. El proceso consiste en el
acomodo de botellas de refresco en las cajas (rejas) en las que son
transportadas.

b) Diagramas de fuerza de los problemas resueltos (con simbologa de
PLC)
e) Tablas de equivalencia entre variables fsicas y variables del PLC
f) Diagrama de escalera con nomenclatura del PLC
g) Conclusiones (qu aprendi, cmo lo aprendi, qu teora comprob
y por qu).
h) Bibliografa
i) Anexar la informacin solicitada por el instructor
Investigar:
1. Qu son las redes de Petri (Petri nets) y cul es su relacin con el
Grafcet? Reportar bibliografa.
La secuencia cclica que se desea es:

Arranque = 1
Realizar simultneamente 1) y 2)
1) Preparar la lnea de 6 botellas que 2) Mover hacia adelante la banda
ser depositada en la caja (reja) con:
contenedora que se encuentra en la - Extender el cilindro 3 (C3+)
- Retraer el cilindro 3 (C3-)
banda de abajo
- Si no hay caja (R=0) repetir
Para esto se requiere:
- Que haya botella en posicin (B=1)
- Extender el cilindro 1 (C1+)
- Repetir 6 veces
3) Depositar la lnea de seis formada en 1) slo si hay caja (R=1) con:
- Extender el cilindro 3 (C2+)
4) Habr dos botones adicionales:
Botn 1: detendr el ciclo
Botn 2: reinicia todo y retrae los cilindros

ITESM
NOTAS:


NOTAS:
10

Manual en PDF DIGITALES PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Manual en PDF DIGITALES PDF

Cargado por

Copyright:

Formatos disponibles

INSTITUTO TECNOLGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY

LABORATORIO DE DISEO DE SISTEMAS LGICOS

MANUAL DEL CURSO

Dr. Jorge Limn Robles

Revisin 01 (Diciembre 2002)

Departamento de Mecatrnica y Automotizacin

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Programa tentativo para el curso y el laboratorio de Diseo de Sistemas Lgicos

Dr. Jorge Limn Robles

Diseo Sistemas Lgicos

Laboratorio de Diseo de Sistemas Lgicos

Laboratorio de Diseo Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Normas para el laboratorio

Sobre puntualidad y asistencia

Sobre el cuidado del equipo

Se tomar lista 5 minutos despus de la hora de entrada

Todos los alumnos debern cuidar el equipo de trabajo

Sobre los reportes

Sobre responsabilidades generales

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Evaluacin del laboratorio de diseo de sistemas lgicos

Exmen rpido y puntualidad

Calificacin del laboratorio

Promedio de las prcticas

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Rbrica para evaluacin de la participacin del alumno en el laboratorio

Formato de observacin en el laboratorio

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Laboratorio de Diseo de Sistemas Lgicos

1) Construir en su protoboard un circuito elctrico, como se muestra en la

Departamento de Mecatrnica y Automotizacin

Fig. 2: Circuito de polarizacin para un LED.

Laboratorio de Diseo de Sistemas Lgicos

4) Implante la funcin lgica Booleana: F = A.B + A.B

Departamento de Mecatrnica y Automotizacin

Breve resumen de la prctica.

Fig. 6: Partes de un protoboard.

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

C) Identificacin de los pines de compuertas digitales

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Fig. 1: Display de siete segmentos

Fig.2: Denominacin de los segmentos

Laboratorio de Diseo de Sistemas Lgicos

Departamento de Mecatrnica y Automotizacin

Fig.3: Configuracin nodo comn

Fig.5: Decoder BCD a decimal

Los display de ctodo comn tienen la siguiente configuracin:

Por ejemplo este decoder encender la salida 9 si el cdigo de entrada es 1001.

A su vez para poder tener un nmero en el display de 7 segmentos se necesitara

Obtenga la funcin lgica para encender el segmento A en los dgitos

Fig.4: Configuracin ctodo comn

Obtenga la funcin lgica para encender el segmento A en los dgitos

Departamento de Mecatrnica y Automotizacin

BCD a siete segmentos