Documentos de Académico
Documentos de Profesional
Documentos de Cultura
CH13
CH13
Captulo 13
Prximo estado
01
10
11
00
19-01-2010
Sistemas Digitales
Q1
0
Q0
0
01
10
1
0
11
1
3
00
Q1+ Q0+
Figura 13.2. Matriz de transiciones contador mdulo 4.
Si la cifra menos significativa es Q0 y la ms significativa es Q1, se tienen:
Q1+ = Q0Q1' + Q0'Q1 = J1Q1' +K1'Q1 = D1
Q0+ = Q0'
= J0Q0' +K0'Q0 = D0
Las que implican, para flip-flops JKs:
J1 = Q0
K1 = Q0
J0 = 1
K0 = 1
Las ecuaciones anteriores representan al siguiente circuito:
+Vcc
reset
rst
J Q0
rst
J Q1
K
clk
clk
clk
19-01-2010
Prximo estado
001
010
011
100
101
110
111
000
000
Q2Q1
00
Q0
01
0
001
010
011
100
11
2
3
111
10
6
111
000
101
110
001
4
5
010
110
101
011
100
19-01-2010
Sistemas Digitales
En el caso de emplear flip-flops de tipo D, los programas resultan por simple lectura del mapa
de la matriz de transiciones, ya que: Di = Qi+
Para diseo con JKs, conviene leer los mapas buscando los factores de Qi y Qi'. Y luego
comparar los coeficientes de las ecuaciones caractersticas para encontrar los Ji y Ki'.
Se logran:
J2 = Q1Q0
J1 = Q0
J0 = 1
K2 = Q1Q0
K1 = Q0
K0 = 1
Usando flip-flops JKs, el diseo puede representarse por el esquemtico de la Figura 13.5:
+Vcc
reset
rst
J Q0
rst
J Q1
rst
J Q2
clk
clk
clk
clk
19-01-2010
rst'
clk
Q2
Q1
Q0
1
tf
Figura 13.6. Formas de ondas contador mdulo 8.
00
01
0
00 0001
01 0010
11 0100
10 0011
11
4
0101
0110
1000
0111
10
12
1101
5
13
1110
15
0000
6
14
1111
1001
1010
11
1100
10
1011
19-01-2010
Sistemas Digitales
El esquema siguiente ilustra el diseo sincrnico. Debe notarse que aumentan las cargas de Q0 y
que se requiere una compuerta de mayor fan-in en la entrada del flip-flop ms significativo.
Con tf, el tiempo de propagacin desde el flanco del reloj hasta la salida; tc tiempo de
propagacin a travs de la compuerta; tsu tiempo de set-up del flip-flop, el perodo mnimo del
reloj queda dado por: (tf + tc + tsu + tskew), el cual es determinado por los flip-flops Q2 y Q3;
los requerimientos de perodo del reloj de los flip-flops Q0 y Q1 son menos exigentes.
El requerimiento de hold, de los flip-flops Q0 y Q1, se satisface si el tiempo de propagacin,
desde el canto del reloj hasta la salida, es mayor que el tiempo de sostenimiento requerido; los
flip-flops Q2 y Q3 tienen exigencias menores de sostenimiento, ya que existe un tiempo de
propagacin de una compuerta. Recurdese que los requerimientos de hold se evalan en un
mismo canto del reloj; y los de setp-up, entre dos cantos adyacentes.
+Vcc
reset
rst
J Q0
rst
J Q1
rst
J Q2
rst
J Q3
clk
clk
clk
clk
clk
Tc
T0
2
T1
4
T2
8
T3
16
19-01-2010
Puede variarse el diseo, liberando tener un flip-flop (el menos significativo) con mayor fanout, y una compuerta de mayor fan-in en la entrada del flip-flop ms significativo, del modo
siguiente:
+Vcc
reset
rst
J Q0
rst
J Q1
rst
J Q2
rst
J Q3
clk
clk
clk
clk
clk
+Vcc
+Vcc
+Vcc
reset
rst
J Q0
rst
J Q1
rst
J Q2
rst
J Q3
K
clk
K
clk
K
clk
K
clk
clk
19-01-2010
Sistemas Digitales
Entonces se tiene para el mnimo perodo: (4tf +t0min), lo cual implica que la duracin del tiempo
en cuenta cero ser igual a t0min.
A continuacin se muestran las formas de ondas. Los tiempos en que este contador permanece
en cada estado no son regulares.
clk
Q0
Q1
Q2
Q3
rst'
Figura 13.12. Formas de ondas contador ripple.
13.1.5. Contador de anillo (ring counter).
El siguiente esquema ilustra un registro de desplazamiento a la derecha, mquina secuencial que
se ver ms adelante, que se emplea como contador.
reset
set
J Q0
rst
J Q1
rst
J Q2
rst
J Q3
K
clk
K
clk
K
clk
K
clk
clk
19-01-2010
Q0
Q1
Q2
Q3
clk
rst
Figura 13.14. Formas de ondas contador de anillo.
Una variacin, que permite duplicar los estados del "ring counter", es el contador de Johnson.
13.1.6. Contador de Johnson.
Debe notarse que Q3 se conecta a K0, y que Q3' se conecta a J0. Este contador pasa por ocho
estados:
0000, 0001, 0011, 0111, 1111, 1110, 1100, 1000.
El contador de anillo y el de Johnson tienen salidas sincrnicas. El contador de Johnson tiene
seal de reset comn, y no requiere del inicio especial del contador de anillo. Para ambos se
tiene que el perodo mnimo queda dado por (tf + tsu). Logrando mayores frecuencias de
operacin que los contadores anteriores.
reset
rst
J Q0
rst
J Q1
rst
J Q2
rst
J Q3
K
clk
K
clk
K
clk
K
clk
clk
19-01-2010
10
Sistemas Digitales
Q0
Q1
Q2
Q3
clk
rst
19-01-2010
11
load
clear
P0
P1
P2
P3
PE
TE
74163
Q0
Q1
Q2
Q3
RCO
clk
load
0
1
1
1
x
PE
x
0
x
1
x
TE
x
x
0
1
x
Operacin
preset
No cuenta
No cuenta
cuenta
reset
19-01-2010
12
Sistemas Digitales
=
=
=
=
=
D4
D3
D2
D1
D0
Q2Q1
00
Q0
001
010
01
0
1
011
100
11
2
3
000
10
6
7
101
110
001
4
5
111
110
101
010
011
100
19-01-2010
13
= J2Q2' +K2'Q2 = D2
= J1Q1' +K1'Q1 = D1
= J0Q0' +K0'Q0 = D0
K2 = Q1
K1 = Q2 + Q0
K0 = 1
Q2Q1
00
Q0
001
01
0
11
2
011
10
6
101
001
4
111
110
1
010
100
000
010
5
101
011
100
= J2Q2' +K2'Q2 = D2
= J1Q1' +K1'Q1 = D1
= J0Q0' +K0'Q0 = D0
K2 = Q0
K1 = Q0
K0 = 1
En la familia TTL existen contadores asincrnicos como el 7493 que pueden contar en mdulo
8 16. Y el 7490 que puede contar en mdulo 5 o por dcadas (Mdulo 10).
19-01-2010
14
Sistemas Digitales
clk
J0
Q0
K0
Q0'
J1
Q1
K1
Q1'
Q1+ = Q0 = D1
Expandiendo en Q1 se logra:
19-01-2010
15
rst
J Q0
rst
J Q1
rst
J Q2
rst
J Q3
clk
clk
clk
clk
clk
19-01-2010
16
Sistemas Digitales
El 7494 es un shift register de 4 bits. Entrada paralela y salida serial. Adems tiene entrada
serie. EL 7495, es de 4 bits, tiene entrada serial, carga de entrada en paralelo, salida paralela,
adems de controles para corrimiento a la izquierda y a la derecha.
Las componentes 74164, 74165, 74166 son registros de 8 bits.
74194, 74195 y 74198 se denominan universales (de 4 y 8 bits) y tienen carga paralela y
corrimiento en ambas direcciones. Algunos de ellos estn disponibles en los simuladores.
13.2.5. Registro universal 74194A.
Para el 74194A de Texas Instruments se entrega la siguiente tabla de funcionamiento:
Funciones 74LS194.
CLR S1 S0 CLK SL
L
X X
X X
H
X X
L X
H
H H
X
H
L H
X
H
L H
X
H
H L
H
H
H L
L
H
L L
X
SR
X
X
X
H
L
X
X
X
A
X
X
a
X
X
X
X
X
B
X
X
b
X
X
X
X
X
C
X
X
c
X
X
X
X
X
D
X
X
d
X
X
X
X
X
QA
L
Qa
a
H
L
Qb
Qb
Qa
QB
L
Qb
b
Qa
Qa
Qc
Qc
Qb
QC
L
Qc
c
Qb
Qb
Qd
Qd
Qc
QD
L
Qd
d
Qc
Qc
H
L
Qd
Funcin
Clear
Hold
Load
Shift R
Shift R
Shift L
Shift L
Hold
Con: SR shift right serial input; SL shift left serial input; A, B, C, D entrada paralela; QA,
QB, QC, QD salida paralela. S0 y S1 entradas de control. La seal CLR es un control
asincrnico, que coloca en cero los flip-flops. El evento que sincroniza las transferencias es el
canto de subida de la seal CLK.
De las especificaciones se logra la siguiente descripcin funcional.
S0=1 y S1= 1 generan la seal de carga paralela. ( QA+=A, QB+=B, QC+=C, QD+=D )
S0=0 y S1 =1 corrimiento izquierdo ( QA+ = QB, QB+ = QC, QC+ = QD, QD+ = SL )
S0=1 y S1 =0 corrimiento derecho ( QA+ = SR, QB+ = QA, QC+ = QB, QD+ = QC )
S0=0 y S1 =0 se inhibe el reloj, el registro mantiene su estado (hold).
La siguiente descripcin Verilog, modifica la especificacin anterior, dejando el control CLR
como sincrnico.
module UniversalShiftRegister(CLR, CLK, SL, SR, S, datos, Q);
input CLR, CLK;
input SL, SR;
input [1:0] S;
input [3:0] datos;
output [3:0] Q;
reg [3:0] Q;
always @(posedge CLK)
if (CLR==0) Q<=0;
Profesor Leopoldo Silva Bijit
19-01-2010
17
else
begin
if (S==2b11) Q <= datos;
else if (S==2b10) Q <= { REG[2:0] , SL};
else if (S==2b01) Q <= { SR, REG[3:1] };
end
endmodule
El esquemtico siguiente es la implementacin de Texas Instruments para el 74LS194A.
19-01-2010
18
Sistemas Digitales
13.3. Registros.
Se denomina registro a una coleccin de flip-flops con lgica y controles similares. Suelen
compartir el reloj, y las lneas asincrnicas de set y clear.
13.3.1. Registro de almacenamiento.
El siguiente esquema, es un registro de almacenamiento, que muestrea 4 bits disponibles en las
lneas de entrada, los captura en un canto del reloj y los mantiene en las salidas hasta el prximo
canto del reloj.
In0
In1
In2
In3
reset
rst
rst
rst
rst
D Q0
D Q1
D Q2
D Q3
clk
clk
clk
clk
clk
Out0
Out1
Out2
Out3
19-01-2010
19
Una variante del registro anterior, es un registro con habilitacin de escritura. Se agrega una
seal adicional WE (write enable), cuya activacin permite la escritura en el registro.
13.3.2. Registro de desplazamiento.
El siguiente esquema es un registro de desplazamiento a la derecha, implementado con flipflops Ds. Almacena los ltimos 4 bits de la secuencia de entrada.
reset
In
rst
rst
rst
rst
D Q0
D Q1
D Q2
D Q3
clk
clk
clk
clk
clk
Out0
Out1
Out2
Out3
direcciones
registro
contenidos
clk
19-01-2010
20
Sistemas Digitales
entradas
salidas
clk
0000
i
Inc
i
Load
i+1
Figura 13.28. Operaciones del contador.
Ejemplo 13.1.
Disear con un secuenciador el siguiente diagrama de estados.
19-01-2010
21
0000
inc
0001
load
load
x= 0
0100
load
0110
x=1
load
x= 2x= 3
1000
inc
inc
inc
1001
load
load
1011
x= 5
x= 4
0011
0010
inc
1100
inc
0101
0111
1010
Cero
Cero
Cero
Cero
Cero
Cero
19-01-2010
22
Sistemas Digitales
Estado
0000
0001
0010
0011
0100
0110
1000
1011
1001
1100
0101
0111
1010
Prximo
0001
0000
0000
0101
0111
1001
1100
1010
0000
0000
0000
0000
C
0
0
1
1
0
0
0
0
0
1
1
1
1
I
1
0
0
0
1
1
1
1
1
0
0
0
0
L
0
1
0
0
0
0
0
0
0
0
0
0
0
Salidas
Prximo estado.
0100
0110
1000
1011
0011
0010
19-01-2010
23
Prximo Estado
Contador
Tabla de
Despacho
Direcciones
Carga
Paralela
L
Entradas
Contenidos
I C L Salidas
Inc
datos
ocupado
19-01-2010
24
Sistemas Digitales
tp
habilita
tb
datos
tf
validos
19-01-2010
25
la seal capture, que se emplea para grabar los datos en el registro y como notificacin de que la
operacin se ha completado.
sistema
controlador
dispositivo
reset
lea
comando
capture
ocupado
habilita
datos
clk
capture
clk
clk
19-01-2010
26
Sistemas Digitales
seal lea, que ha llegado despus de un pulso de reset. En el estado inicial E0, debemos iniciar
la seal comando en nivel alto. Estando en E0, permanece en ese estado mientras la seal lea
est baja. Estando en E0, cuando la seal lea se encuentra en alto, la red combinacional de
prximo estado genera el nuevo estado E1, el que se actualiza en el prximo canto de subida del
reloj, situacin que se ilustra en la Figura 13.37, con el marcador a.
a b
clk
lea
comando
E0 E1 E2 E3
E0
c=1
lea=1
a
E1
c=0
ocupadoS=0
b
E2
c=0
E3
d
c=1
19-01-2010
27
Para cumplir con los requerimientos de los flip-flops del controlador, la seal ocupadoS debe
ser sincronizada con los cantos de bajada del reloj.
La Figura 13.39 muestra la transicin al estado E4, en el canto marcado con el identificador e.
Que corresponde al siguiente canto de subida en el que se ha sensado ocupadoS en alto.
e
clk
ocupadoS
habilita
capture
E3
E4
E5 E6
E0
E0
lea=0
E6
capture=1
h=0
c=1
lea=1
g
E5
h=0
E1
ocupadoS=0
c=0
ocupadoS=0
b
E2
c=0
E3
d
c=1
e
ocupadoS=1
f
E4
h=1
ocupadoS=1
19-01-2010
28
Sistemas Digitales
19-01-2010
29
proximoestado = E2;
end
E2: begin
capture = 0; habilita = 1; comando=0;
proximoestado = E3;
end
E3: begin
capture = 0; habilita = 1; comando=1;
if (ocupadoS) proximoestado = E4;
else proximoestado = E3;
end
E4: begin
capture = 0; habilita = 1; comando=1;
if (!ocupadoS) proximoestado = E5;
else proximoestado = E4;
end
E5: begin
capture = 0; habilita = 0; comando=1;
proximoestado = E6;
end
E6: begin
capture = 1; habilita = 0; comando=1;
proximoestado = E0;
end
default: begin
capture = 1; habilita = 0; comando=1;
proximoestado = E0;
end
endcase
end // always @ (estado or ocupadoS or lea)
endmodule // controlador
Simulacin del controlador.
El siguiente mdulo genera estmulos para simular funcionalmente el mdulo controlador.
`timescale 1ns / 1ps
module test_v;
// Inputs
reg clk;
reg reset;
reg lea;
reg ocupado;
// Outputs
wire capture;
Profesor Leopoldo Silva Bijit
19-01-2010
30
Sistemas Digitales
wire habilita;
wire comando;
// Instantiate the Unit Under Test (UUT)
controlador uut (
.clk(clk),
.reset(reset),
.lea(lea),
.capture(capture),
.habilita(habilita),
.comando(comando),
.ocupado(ocupado)
);
initial begin
// Initialize Inputs
clk = 0; reset = 0; lea = 0; ocupado = 0;
// Wait 100 ns for global reset to finish
#100;
// Add stimulus here
reset=1; clk=0; #100; clk=1; #100;
reset=0; clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
lea=1; clk=0; #100; clk=1; #100;
lea=0; clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; ocupado=1;clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; ocupado=0;clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
clk=0; #100; clk=1; #100;
end
endmodule
Se generan las siguientes formas de ondas.
19-01-2010
31
19-01-2010
32
Sistemas Digitales
Problemas resueltos.
Problema 13.1. Contador
Se tiene un contador binario mdulo 5 ascendente (Q2Q1Q0) y un contador binario mdulo7
descendente (Q5Q4Q3), con Q3 y Q0 las cifras menos significativas.
a) Disear las ecuaciones del contador mdulo 5 empleando flip-flops Ds.
b) Disear las ecuaciones del contador mdulo 7 empleando flip-flops JKs.
c) Generar salida z, que se ponga alta cuando el contador mdulo 5 pasa por la cuenta decimal
3, y que se ponga baja cuando el contador mdulo 7 pase por la cuenta decimal 1. Si se
producen simultneamente las cuentas anteriores, la salida debe pasar a cero.
d) Indicar mediante un esquema temporal, respecto de los estados de los contadores y del reloj,
cuando cambia la salida z.
Solucin.
a) Para el contador binario mdulo 5 ascendente:
Q2Q1
00
Q0
01
0
001
010
11
2
011
1
100
10
4
000
Q2+Q1+Q0+
Figura P13.1. Contador mdulo cinco
D2 = Q2+ = Q1Q0
Q5Q4
00
Q3
01
0
110
000
11
2
001
1
010
10
6
4
011
101
7
5
100
Q5+Q4+Q3+
Figura P13.2. Contador mdulo siete
Profesor Leopoldo Silva Bijit
19-01-2010
33
0
0
0
0
0
1
6
0
0
0
2
5
0
0
0
3
4
1
0
1
4
3
0
0
1
0
2
0
0
1
1
1
0
1
0
2
0
0
0
0
3
6
1
0
1
4
5
0
0
1
0
4
0
0
1
1
3
0
0
1
2
2
0
0
1
3
1
1
1
0
4
0
0
0
0
0
6
0
0
0
1
5
0
0
0
2
4
0
0
0
3
3
1
0
1
4
2
0
0
1
0
1
0
1
0
1
0
0
0
0
2
6
0
0
0
3
5
1
0
1
0
0
0
0
0
1
6
0
0
0
2
5
0
0
0
3
4
1
0
0
4
3
0
0
1
0
2
0
0
1
1
1
0
1
1
2
0
0
0
0
3
6
1
0
0
4
5
0
0
1
0
4
0
0
1
1
3
0
0
1
2
2
0
0
1
3
1
1
1
1
4
0
0
0
0
0
6
0
0
0
1
5
0
0
0
2
4
0
0
0
3
3
1
0
0
4
2
0
0
1
0
1
0
1
1
1
0
0
0
0
2
6
0
0
0
3
5
1
0
0
19-01-2010
34
Sistemas Digitales
C3C1
00
01
0
0
1
11
2
0
1
Z=0
4
1
0
3
0 ,11
10
7
0
10
Z=1
0
z+
Figura P13.5. Matriz de transiciones.
La funcin secuencial queda:
z+ = C3C1 + C1 z
Kz = C1 = Q5Q4Q3
d) La implementacin anterior conduce a las siguientes formas de ondas, donde z cambia con
los cantos de bajada de las seales C3 y C1. El prximo estado se calcula con los valores
actuales y toma su valor despus del canto sincronizante.
clk
C3
C1
z
19-01-2010
35
Los diagramas se ilustran con flip-flops activados por canto de subida. La salida z, tiene su
canto de subida coincidente con el canto de bajada de C3, y su canto de bajada coincidente con
el canto de bajada de C1. La seal z es sincrnica, y su ancho de pulso es variable.
La implementacin de cambios de z con los cantos de subida de C3 y C1, mediante flip-flops
JK o D, debe basarse en generar la seal C3 cuando el contador mdulo 5 pase por la cuenta dos
(Q2Q1Q0), y la seal C1 cuando el contador mdulo siete pasa por la cuenta dos (Q5Q4Q3).
Tambin se consideran correctas soluciones basadas en latchs.
Alternativamente las seales C3 y C1 pueden emplearse para comandar un latch de nor (que
opera con cantos de subida), y tal que el comando set sea C3C1, y el comando reset sea: C1.
clk
C1
C3
C1
S
C3C1
Problema 13.2.
Diseo de mquina de estados.
Para el siguiente diagrama de estados, asumir que el estado inicial es el A, al cual se llega
reseteando asincrnicamente los flip-flops.
a) Explicar el objetivo de la mquina secuencial.
b) Determinar matriz de transiciones.
c) Determinar los estados adyacentes de acuerdo a las reglas de asignacin. Indicar los nombres
binarios elegidos para cada estado lgico.
d) Determinar las ecuaciones de prximo estado y de salida.
e) Disear empleando flip-flops de tipo D, dibujando el esquemtico.
19-01-2010
36
Sistemas Digitales
inicial
1/1
0/0
0/0
1/0
0/1
C
1/0
Figura P13.8. Problema 13.2.
Solucin.
a) Se genera un uno en la salida despus de una secuencia, de cualquier largo, de ceros o de
unos de la entrada.
Ms especficamente, se genera salida uno cuando llega un:
uno en secuencias de uno o ms ceros seguidos 01, 001, 0001, 00001, ....
cero en secuencias de uno o ms unos seguidos 10, 110, 1110, 11110, ....
b) Se tiene
x
Estado 0
1
A
B/0 C/0
B
B/0 A/1
C
A/1 C/0
Estado+
19-01-2010
37
Asig 1
Q1Q0
A=00
B=01
11
C=10
x
0
1
01/0 10/0
01/0 00/1
dd/d dd/d
00/1 10/0
Q1+Q0+/z
Q1+ = x Q0; Q0+ = xQ1
z = x Q1 + x Q0
Asig 2
Q1Q0
A=00
C=01
11
B=10
x
0
1
10/0 01/0
00/1 01/0
dd/d dd/d
10/0 00/1
Q1+Q0+/z
Q1+ = x Q0 ; Q0+ = xQ1
z = xQ0 +x Q1
Q1
D1
Q1
z
Q0
D0
Q0
19-01-2010
38
Sistemas Digitales
111
000
0, 11
01
1
0
00
10
110
001
01
010
10
01
0
11
0
101
11
Q2Q1Q0
0
100
011
1
CM
Q2Q1Q0
000
001
011
010
110
111
101
100
00
100
000
010
001
000
000
100
011
CM
01
11
110
001
000
010
010
100
001
011
101
000
110
000
100
110
011
101
Q2+Q1+Q0+
10
001
010
100
011
000
000
000
000
19-01-2010
39
b)
Q2Q1
00
Q0
01
11
100
10
001
000
011
Q1+ = Q2Q1Q0 + Q2Q1Q0 = D1
000
010
000
100
Q2Q1
00
Q0
01
0
001
11
2
011
10
6
000
101
Q1+ = Q1Q0 +Q2Q1Q0 = J1Q1+K1Q1
010
100
000
110
Q0+ = Q2Q0+Q1Q0
= J0Q0+K0Q0
K2 = Q1
K1 = Q2 + Q0
K0 = 1
19-01-2010
40
Sistemas Digitales
L
0
1
000
0
0
001
0
1
011
1
1
Q2Q1Q0
010
110
0
0
1
1
L+
111
0
1
101
0
1
100
0
1
000
1
10
001
1
1
011
01
1
Q2Q1Q0
010
110
1
1
1
1
SR
111
1
1
101
1
1
100
1
1
Q2
Q1
Q0
y R = Q2 +Q1 + Q0
L
19-01-2010
41
Z
Q1
Flip-flop T
Q0
Flip-flop D
clk
x
t=0
Figura P13.21. Formas de ondas Problema 13.4.
La seal x cumple las condiciones de set-up y hold.
a) Determinar las formas de ondas de Q1, Q0 y Z, relativas al clk y x.
b) Determinar la matriz de transiciones en el formato:
x
Q1Q0
00
01
11
10
Q1+ Q0+
Figura P13.22. Formato matriz de transicin Problema 13.4.
Solucin:
Del esquemtico, se tienen:
T = X +Q0 ; D = Q1 ; Z = X + Q1
Ecuaciones de los flip-flops: Q1+ = T Q1 ; Q0+ = D
Reemplazando en las ecuaciones de los flip-flops, se obtienen:
Profesor Leopoldo Silva Bijit
19-01-2010
42
Sistemas Digitales
x
0
1
00/0
10/1
10/0
10/1
01/1
01/1
11/1
01/1
Q1+ Q0+/Z
x
t=0
Q1
Q0
Z
Figura P13.24. Formas de ondas Problema 13.4.
19-01-2010
43
Problema 13.5.
Se desea disear un contador con una entrada de control C, tal que:
Cuando C=0, el contador cuente en la secuencia: 000, 001, 010, 011, 100, 101, 110, 111.
Cuando C=1, el contador cuenta en la secuencia: 000, 001, 011, 010, 110, 111, 101, 100
El flip-flop ms significativo es Q2; el menos significativo es Q0.
Q2 y Q1 son flip-flops Ds; y Q0 es flip-flop JK.
Las secuencias deben repetirse. Si cambia C durante la ejecucin debe seguir contando segn el
nuevo valor, no retorna al estado inicial. Estado inicial: 000
Determinar las ecuaciones para programar los flip-flops. No dibujar circuito.
Solucin.
Matriz de transiciones:
Q2Q1
Q0C
00
00
001
01
001
11
011
10
010
01
0
11
4
011
1
110
010
100
12
111
5
13
111
7
15
101
6
10
14
000
101
000
11
100
10
110
=D1
19-01-2010
44
Sistemas Digitales
ndice general.
CAPTULO 13 ............................................................................................................................................1
BLOQUES BSICOS SECUENCIALES.................................................................................................1
13.1. CONTADORES. ..................................................................................................................................1
13.1.1. Contador sincrnico binario mdulo 4. ...................................................................................1
13.1.2. Contador sincrnico binario mdulo 8. ...................................................................................3
13.1.3. Contador sincrnico binario mdulo 16. .................................................................................5
13.1.4. Contador binario de ripple, con salida asincrnica. ...............................................................7
13.1.5. Contador de anillo (ring counter). ...........................................................................................8
13.1.6. Contador de Johnson. ..............................................................................................................9
13.1.7. Contador integrado 74163. ....................................................................................................10
13.1.8. Contador sincrnico binario mdulo 32. ...............................................................................12
13.1.9. Contador sincrnico mdulo 7. ..............................................................................................12
13.1.10. Contador sincrnico mdulo 6. ............................................................................................13
13.2. REGISTROS DE DESPLAZAMIENTO. ..................................................................................................13
13.2.1 Usos. .......................................................................................................................................14
13.2.2. Ejemplo de diseo. .................................................................................................................14
13.2.3. Registro de desplazamiento a la derecha de largo 4. ............................................................15
13.2.4. Registros de desplazamiento TTL ..........................................................................................15
13.2.5. Registro universal 74194A. ...................................................................................................16
13.3. REGISTROS. ....................................................................................................................................18
13.3.1. Registro de almacenamiento. .................................................................................................18
13.3.2. Registro de desplazamiento....................................................................................................19
13.3.3. Diseo de mquinas en base a registros ................................................................................19
13.4. ALTERNATIVAS DE DISEO DE MQUINAS SECUENCIALES. ...........................................................19
13.4.1. Diseo basado en ROM. ........................................................................................................19
13.4.2. Diseo basado en PLD...........................................................................................................20
13.4.3. Secuenciador. .........................................................................................................................20
Ejemplo 13.1. .....................................................................................................................................20
13.5. DISEO DE CONTROLADORES. ........................................................................................................23
Especificacin del dispositivo. ...........................................................................................................23
Especificacin del sistema sincrnico................................................................................................24
Diseo del controlador. .....................................................................................................................25
Descripcin del controlador en Verilog.............................................................................................28
Simulacin del controlador. ...............................................................................................................29
PROBLEMAS RESUELTOS. ........................................................................................................................32
Problema 13.1. Contador...................................................................................................................32
Problema 13.2. ...................................................................................................................................35
Problema 13.3. ...................................................................................................................................37
Problema 13.4. ...................................................................................................................................40
Problema 13.5. ...................................................................................................................................43
NDICE GENERAL. ....................................................................................................................................44
NDICE DE FIGURAS .................................................................................................................................45
19-01-2010
45
ndice de figuras
Figura 13.1. Matriz transiciones contador mdulo 4. .................................................................... 1
Figura 13.2. Matriz de transiciones contador mdulo 4. ............................................................... 2
Figura 13.2.a. Esquemtico contador mdulo 4. ........................................................................... 2
Figura 13.3. Matriz de transiciones contador mdulo 8. ............................................................... 3
Figura 13.4. Matriz de transiciones y diagrama de estados para contador mdulo 8. ................... 3
Figura 13.5. Esquemtico contador mdulo 8 mediante JK. ......................................................... 4
Figura 13.6. Formas de ondas contador mdulo 8. ....................................................................... 5
Figura 13.7. Matriz de transiciones contador mdulo 16. ............................................................. 5
Figura 13.8. Esquemtico contador mdulo 8 mediante JK. ......................................................... 6
Figura 13.9. Formas de ondas contador mdulo 16. ..................................................................... 6
Figura 13.10. Disminucin fan-out. .............................................................................................. 7
Figura 13.11 Contador ondulado o de ripple. ................................................................................ 7
Figura 13.12. Formas de ondas contador ripple. ........................................................................... 8
Figura 13.13. Contador de anillo. .................................................................................................. 8
Figura 13.14. Formas de ondas contador de anillo. ....................................................................... 9
Figura 13.15. Contador de Johnson. .............................................................................................. 9
Figura 13.16. Formas de ondas contador Johnson. ..................................................................... 10
Figura 13.17. Esquemtico contador 74163. ............................................................................... 11
Figura 13.17a. Especificacin contador 74163. .......................................................................... 11
Figura 13.18. Contador sincrnico mdulo 7. ............................................................................. 12
Figura 13.19. Contador sincrnico mdulo 6. ............................................................................. 13
Figura 13.20. Transferencia entre dos flip-flops. ........................................................................ 14
Figura 13.21. Registro de desplazamiento a la derecha de largo 4. ............................................ 15
Figura 13.22. Formas de ondas en registro de desplazamiento. .................................................. 15
Figura 13.23. Registro universal Texas. ...................................................................................... 17
Figura 13.23a. Registro universal Philips.................................................................................... 18
Figura 13.24. Registro de almacenamiento. ................................................................................ 18
Figura 13.25. Registro de desplazamiento a la derecha de largo 4. ............................................ 19
Figura 13.26 Diseo basado en EPROM..................................................................................... 19
Figura 13.27. Diseo basado en PLD. ......................................................................................... 20
Figura 13.28. Operaciones del contador. ..................................................................................... 20
Figura 13.29. Diagrama de estados mediante secuenciador. ....................................................... 21
Figura 13.30. Programa del secuenciador. .................................................................................. 22
Figura 13.31. Tabla de despacho. ................................................................................................ 22
Figura 13.32. Arquitectura para diseo mediante secuenciador.................................................. 23
Figura 13.33. Dispositivo a ser controlado.................................................................................. 23
Figura 13.34. Requerimientos temporales. .................................................................................. 24
Figura 13.35. Entorno de diseo. ................................................................................................ 25
Figura 13.36. Entorno de diseo. ................................................................................................ 25
Figura 13.37. Generacin de seal de control comando. ............................................................ 26
Figura 13.38. Diagrama de estados para la seal de control comando. ....................................... 26
Figura 13.39. Generacin de habilita y capture. ......................................................................... 27
Figura 13.40. Diagrama de estados del controlador. ................................................................... 27
Profesor Leopoldo Silva Bijit
19-01-2010
46
Sistemas Digitales
19-01-2010