TV

TECHNICAL GUIDE
GUIDE TECHNIQUE
TECHNISCHE SCHULUNG
GUIDA TECNICA
GUA TECNICA

ICC21

ICC21 CHASSIS - 04/02

No copying, translation, modification on other use authorized. All rights reserved worldwide. Tous droits de reproduction, de traduction, d'adaptation et d'excution rservs pour tous les pays. Smtliche Urheberrechte an diesen Texten und Zeichnungen stehen uns zu. Nachdrucke,
Vervielfltigungen - auch auszugsweise - nur mit unserer vorherigen Zustimmung zulssig. Alle Rechte vorbehalten. I diritti di riproduzione, di traduzione, e esecuzione sono riservati per tutti i paesi. Derechos de reproduccion, de traduccion, de adaptacion y de ejecucion reservados para todos los paises.

CONTENIDO

PRESENTACIN .....................................................................................2
FUENTE DE ALIMENTACIN .................................................................7
GESTIN ...............................................................................................29

DESCRIPCIN DE CIRCUITOS
DE LOS TELEVISORES
CON CHASIS ICC21

BASES DE TIEMPOS ............................................................................45

R.F. / F.I ..................................................................................................63
CONMUTACIONES................................................................................69
PROCESAMIENTO DEL VDEO............................................................75
AMPLIFICADORES RGB ....................................................................103
PROCESAMIENTO DEL AUDIO .........................................................111
MTODOS DE FUNCIONAMIENTO ...................................................115

1
CENTRE DE
FORMATION THOMSON

IA001
MSP3411G

GENERAL
OVERVIEW

R/L
LS

DEMOD. PROCESS.
SWITCH.

AV

R/L

HEADPHONE

DEFLECTION
PROTECTION
CIRCUIT

EAST/WEST
MODULATOR

VERTICAL
OUTPUT
STAGE

HORIZONTAL
OUTPUT
STAGE

BSVM

RGB

CRT BOARD

AM-AF/SIF

TUNER
RGB
AV1/2

TAK
RGB

FILTRE

RGB
AV2

SWITCH.
RGB
AV1

DEMOD

FLASH

C
SAFETY
ENABLE

RGB
AV1

IC900
TDA8601

VERTICAL
OUTPUT

HORIZONTAL
OUTPUT

CUT/OFF

RGB
AMPLI

H/V
DIVIDER

VERTICAL
RAMP
GENERAT.

PHASE 2
COMPAR.

BEAM
CURRENT
LIMITEUR

BRIGHTNESS

RGB
VDFL

IC600
TEA6415
IC500
TDA9321H

Y/CVBS

Y, U, V
SWITCH.

ADC

HDFL

AV1
SWITCH.

Y/CVBS

Y
CVBS
SWITCH.

C
C

RGB
AV2

BLKCURR

EAST/WEST
OUTPUT

YUV
TRAP

BCL

CHROMA
DEMOD.
SYNC SEP.

IV200
TDA9330H

CLOCK

RVB
OSD
TTX

RGB
SWITCH.

HA / VA
MEMORY
CONTROL.

RGB
DEMATRIX

DAC

SWITCH.

SATURATION

RGB
MATRIX

CONTRASTE

AV2
Y
CVBS
MEMOIRE

IU030
UP-convert.

Y_2H
U_2H
V_2H

IIC-BUS 2
CTI
LTI

AV3

IIC-BUS 2
IIC-BUS 3

TP150
INV

7V_STBY

IP050
LM393N

IP020
VIPer20

IIC-BUS 1

ECO_STANDBY

IR006
EXP. BUS

IV100
TDA9178
IIC-BUS 4

IR005
EEPROM

PO
USYS
PS
PROTEC.

REGUL.

IR110
SDRAM

IR001
C

PWM

13V

IR RECEIV. /
KEY BOARD

IR130
OSC

+6V

PFC

AQR_ON

ROM

REGUL.

2
CENTRE DE
FORMATION THOMSON

El chasis ICC21 100Hz ICC21 (igual que el chasis ICC20) est compuesto por
dos placas, una contiene la alimentacin y barridos (PSB) y en la otra est
contenido todo el conjunto de las pequeas seales (SSB).
Para cumplir con las recientes normas comunitarias, la fuente de alimentacin
incluye una etapa de correccin del factor de potencia (PFC).
Este chasis consume aproximadamente 1'3 W en modo ECO.
El consumo mximo en funcionamiento es de 60W.
La potencia eficaz (RMS) de sonido es de 2x10W + 20W.

PRESENTACIN

Dispone de tres conectores SCART, el ltimo de los cuales (AV3) normalmente

est conectado en paralelo con los conectores frontales. Ntese que
dependiendo de los chasis, los conectores frontales pueden estar conectados a
2 conectores SCART.

La funcin AVLink permite la comunicacin entre el TVC y los perifricos

conectados con l para facilitar la instalacin de estos ltimos.
El C. IR001, controla los diferentes circuitos por medio de 4 buses I2C.

3
CENTRE DE
FORMATION THOMSON

4
1

DP008
FP001
T 2.5A L
BP001

DP033

DP004

DP007

DP006

DP003

DP002

BP050
LP008

DP001

1
ZP009

IP050
CENTRE DE
FORMATION THOMSON

CP010
BP010

11

10

SP015

TP020
BP015
G

LP050

-UA
-15.8V

CP135

+UA
16.6V

12

13

14

20

18

16

15

19

17

CP023

IP020

22
21

LP020

+10V
DP112

DP110
DP135
1

DP120

+6V

DP130
CP130

BP110
BP130

LL001

CP150

+20V

TUBE NAME

Usys

4/3 29" SF
4/3 29" XFT
16/9 28" SF
16/9 28" XF
16/9 32"SF
16/9 32"XF
16/9 32"XFT
16/9 36"XFT

137V
137V
137V
137V
137V
137V
125V
106V

+7V_STBY

DP150

DP140

DP111
CP110

DP220
DP240

+10V

BP150

CP140

IP250

+3V3 STBY

+5V_STBY

PP180
1
IP190

IP170

+USYSTEM
VOLTAGE ADJUST

C TL006
B
DL032

TL029

C
B

BP005

G
D
S

TL010

+20V

BL200

DL201

BL035

U_V IDEO
195V
4

BL501

LL008

6
7

LL008

LL033

DL030

BL111

Tube name
A68EGD038X322
A68EJZ011X121

Description
4/3 29SF
4/3 29XFT

W66EGV023X122
W66EJY011X122
W76EGV023X122
W76EJY011X122
W76LTL350X97(U)
W86LQQ350X97(U)

16/9 28SF
16/9 28XF
16/9 32SF
16/9 32XF
16/9 32XF Toshiba
16/9 36XF Toshiba

10 11 12

SL500
FOCUS

48V
38V
45V
36V
40V
31V

DL251
ZL251
ZL231
ZL221

DL231
DL221

Part of board connected to mains supply.

Partie du chssis relie au secteur.
Primrseite des Netzteils.
Parte dello chssis collegata alla rete.
Parte del chasis conectada a la red

-Uvert
-13,5V
-17V

11,5V
15V
11,5V
15V
13V
16V

-13,5V
-15V
-13,5V
-15V
-13,5V
-14V

4/3 SF Tubes with

saddle-torroidal (ST) yoke
16/9 SF
4/3 XFT
16/9 XFT
36" XFT Toshiba
16/9 32" XFT Toshiba V2

DL222

BL500

DL303

-UVERT

DL301
SCREEN
G2

+Uvert
11,5V
15V

+UVFB Tube

+UVERT

LL029

DL252

DL302
CL230

CL220

DL805

Use isolating mains transformer Utiliser un transformateur isolateur du secteur Trenntrafo verwenden Utilizar un transformador aislador de red Utilizzare un transformatore per isolarvi dalla rete

PRESENTACIN DE LA PLACA DE SEAL

NOTAS

Esta placa incorpora las funciones de todas las pequeas seales analgicas y
digitales :
- Gestin
- RF/FI
- Conmutaciones
- Conversin 50Hz --> 100Hz.
- Audio.

PRESENTACIN DE LA PLACA DE ALIMENTACIN

Esta placa agrupa todas las funciones analgicas de alimentacin:

- Rectificacin de la tensin de red
- Correccin del Factor de Potencia (PFC)
- Desmagnetizacin
- Fuentes de alimentacin Standby y Principal
- Barridos de lneas, cuadros, MAT y enfoque.

5
CENTRE DE
FORMATION THOMSON

6
6
CENTRE DE
FORMATION THOMSON

CONTENIDO

PRESENTACIN GENERAL DE LA ETAPA DE ALIMENTACIN

FUENTE DE ALIMENTACIN DE STANDBY
LAZO DE LA REGULACIN SECUNDARIA
MODULADOR SECUNDARIO IP170

FUENTE DE ALIMENTACIN

COMPARADOR DE TENSIN Y PWM

ETAPA DE CONTROL PRIMARIO TP020
ALIMENTACIN Y CONTROL PRIMARIO DE LP050
DISTRIBUCIN DE LAS TENSIONES SECUNDARIAS
ETAPAS DE SEGURIDAD SECUNDARIA

7
CENTRE DE
FORMATION THOMSON

LP020
3

OSC.
S

3,3V_STBY
CP240

6
4

DP240

13V

7V_STBY
CP220

IP020
VIPer20

DP220

IP250

RP027

CP023

5V_STBY

DP023
4

RP029

IP030

CP027

IP240
3,3V_STBY

DP029

REGUL
4

RP004

230V
AC
DP001
to
DP004

DP006

LP008

RP022

310V

10

15
DP120

DP150

LP050

TP180
MES./REF.
COMPAR.
(AQR MODE)

TP020

IP050

IP050
RP066

TP051
PROTECTION
TP080/081

RP070

TP179
MES./REF.
COMPAR.
(ON MODE)

6V

22

TP050
6

20V

CP062

RP064

USYS

DP110

16/17

18

RP031
DP061

RP069

ECO_STANDBY

CP010

DP008
DP022
10V

RP152

TP150

IP070

RP165

RP052

+
-

RP071

LP070

THRESHOLDS
COMPARATOR
IP170 / TP170

DP222

RP222
5V_STBY

CP171

DP221

OSCILLATOR
2,5/18/32kHz

PWM

TP160

20V
RP177

IP170

7V_STBY

RP225
DP225 RP178

5V_STBY

AQR_ON

TP221
PS_ON

RP212

RP224

TP210

CP175

RP220

5V_STBY

H_DRIVE

TP161
RP211

PO

SECONDARY
VOLTAGES
PROTECTION PART

8
CENTRE DE
FORMATION THOMSON

PRESENTACIN GENERAL DE LA ETAPA DE ALIMENTACIN

La organizacin general de la seccin de la fuente de alimentacin de los
ICC21 est basada en los chasis ICC20, y est compuesta de 2 partes:
- la fuente de alimentacin de standby, la cual presenta un bajo consumo en
este modo (~13 vatios). Su misin es la de alimentar al micro-controlador y
componentes vitales cuando permanece en standby; esto se aplica a todos
los modos (ECO, standby, adquisicin y en funcionamiento normal).
- la fuente de alimentacin principal, la cual es utilizada solamente cuando no
est en los modos ECO y standby, y puede entregar 60W para los circuitos
de imagen y 40W para los de audio.

La fuente de standby est compuesta por:

- IP020 (VIPER 20) en el primario; un circuito que incluye las funciones de
arranque, regulacin, seguridad y conmutacin. La frecuencia del oscilador
depender del modo activo, con la conmutacin entregada por la lnea
ECO_STANDBY desde el micro-controlador, la cual activa los componentes
TP150 y IP070.
La tensin auxiliar del primario suministrada por DP023 entregar la tensin de
arranque a la etapa de control una vez que est en modo standby, utilizando
los componentes mencionados anteriormente.
- en el secundario, estn disponibles las tres tensiones siguientes: 7V_STBY,
3V3_STBY y 5V_STBY (la ltima de las cuales es regulada por el circuito
IP250 desde la tensin 7V_STBY).
La regulacin del secundario controla la tensin 3V3_STBY por medio de los
circuitos IP240, IP030 e IP020.

transformador LP070.
- En funcionamiento normal, despus de que la base de tiempos haya
arrancado, la desaparicin de la orden AQR_ON procedente del microcontrolador bloquea el modo adquisicin y la controla a partir de los 6 Voltios
para validar la regulacin de USYS en modo sncrono.
La seguridad del circuito primario est compuesta por los dos transistores
TP080 y TP081 los cuales miden la corriente que atraviesa TP020 y la
resistencia RP052 y su funcin esencial es la de detectar sobrecargas en
USYS, limitando el tiempo de conduccin de TP020.
La seguridad del circuito secundario controla las bajas tensiones del
secundario. En el caso de una sobrecarga, anula la fuente de alimentacin
principal por el bloqueo de la orden de regulacin.

NOTAS:

La fuente de alimentacin principal est compuesta por el amplificador

operacional doble IP050 en el primario, el cual genera y conforma los impulsos
de control (PWM) originados desde el secundario, seguido de una etapa en
push-pull para controlar un transistor de conmutacin del tipo MOSFET.
La etapa de correccin del factor de potencia (PFC) reduce el nivel de
armnicos devueltos a la red elctrica (Norma CEE - EN60555-2).
El lazo de regulacin en el secundario controla dos tensiones:
- La lnea PO procedente del micro-controlador valida el arranque de la fuente
de alimentacin en modo adquisicin. La tensin de +6 Voltios es regulada
por medio de un comparador (TP179), un modulador PWM (IP170) y el
9
CENTRE DE
FORMATION THOMSON

RP020
100

RP004
10R

LP020

!
2

DP006

230VAC
PFC/
MAIN POWER
SUPPLY

CP010

DP001
to
DP004

RP021
10k

CP021
1n

RP019
470k

CP022
220p

DP021

DP020
Q

t
Control

IP020
VIPer20

10
13V

REF

OSC.

3,3V_STBY

6
S

11V
8V

3mA

DP240

CP240
1mF

Q
S

UVLO
Logic

7V_STBY
CP220
220F

DRAIN

5
R/S

DP220

0,5V

0,5V

1
OSC

2
VDD

5
RP028
47R

CP028
22n
RP027
68K
CP027
2,2n

COMP

SOURCE

RP023
10R
DP023

CP026
22n

RP024
4,7k
CP024
220n

RP025
180k
RP026
47k

CP023
100F
3
TP026
BC546B

10
CENTRE DE
FORMATION THOMSON

FUENTE DE ALIMENTACIN DE STANDBY

El componente principal de esta fuente de alimentacin es el circuito VIPER20,
un componente ya utilizado en el chasis ICC20, pero en esta ocasin el formato
es del tipo PENTAWATT (vertical 5 patillas).
Existen otras dos diferencias importantes entre este chasis y el ICC20:
- Un lazo de regulacin de la tensin (3V3_STBY) sustituye la regulacin del
primario.
- La frecuencia del oscilador es modificada entre los modos "ECO" y
"STANDBY", y el modo de funcionamiento normal (sincronizacin de lneas).
FUNCIONES DEL OPERACIONAL

11

Arranque
Cuando la fuente de alimentacin es solicitada, la patilla 2 (VDD) entrega una
tensin por debajo de 11 voltios. Esto provoca la activacin de un generador de
corriente interno de 3 mA conectado entre la patilla 3 (drenador) y la patilla 2.
Desde que el consumo interno es de 1 mA, una corriente de 2 mA es
establecida en la salida de la patilla 2, la cual carga el condensador CP023.
Durante esta fase el transistor MOSFET es bloqueado.
Cuando la tensin en la patilla 2 alcanza los 11 voltios, el generador de
corriente interno se corta, el oscilador arranca (patilla 1) y la funcin de
conmutacin es activada.
La carga de CP023, efectuada desde el devanado auxiliar 4/3 de LP020 y
travs de DP023, suministra la tensin de alimentacin de la etapa de control
de IP020 (patilla 2).
Para evitar problemas con tensin baja en la patilla 2, existe un detector de
umbral a 8 Voltios que provoca el bloqueo del transistor MOSFET y el
generador de la corriente de arranque hasta que se alcance de nuevo el umbral
de 11 Voltios (histresis).

Lazo primario en el arranque

La tensin de la patilla 2 de IP020 al mismo tiempo tambin es aplicada
internamente a un amplificador de error, donde es comparada con la tensin de
referencia de 13 Voltios. Hasta que este punto de referencia es alcanzado, el
amplificador de salida puede ser considerado como un generador de corriente
constante; en cuanto este punto de referencia es sobrepasado, el generador de
corriente de salida se invertir. Este genera bajo estas condiciones una tensin
de error en la patilla 5 (COMP) y el filtro compuesto por RP024/CP024/CP026
asegura el funcionamiento de este lazo de regulacin.
Adems, la corriente principal del primario se controla internamente en IP020, y
convertida a tensin. Cuando esta tensin iguala la tensin de la patilla 5, un
comparador activa una bscula RS y bloquea al transistor MOSFET, esto fija el
periodo de conduccin (relacin de trabajo, ya que la frecuencia es fijada de
diferente manera).
Hay que tener en cuenta que durante el funcionamiento normal en este chasis,
la tensin en la patilla 2 se mantendr entre los 9'5 y 12 Voltios inclusive, debido
a la regulacin del secundario.
El transistor TP026, bloqueado para tensiones inferiores a 2 Voltios, conduce
por encima de este punto, fijando de esta manera la tensin de error mxima,
la cual limita la corriente del primario (por comparacin interna). Esta circuitera
determina la mxima potencia entregada por la fuente de standby, no teniendo
ningn efecto el lazo de regulacin. Desde que el consumo interno es de 1 mA,
una corriente de 2 mA es suministrada en la salida.

NOTAS:

Oscilador
La patilla 1 de IP020 corresponde a la entrada no inversora del disparador
interno. La carga de CP027 por la tensin VDD a travs de RP027, y su
descarga por el circuito integrado, conmuta a este disparador entre los
umbrales (7V, 4V), de hecho acta como un oscilador. La frecuencia del diente
de sierra resultante (patilla 1) es de 17 kHz bajo estas condiciones.
11
CENTRE DE
FORMATION THOMSON

RP020
100

RP004
10R

LP020

PFC/
MAIN POWER
SUPPLY

CP010

RP230
1k

RP021
10k

CP021
1n

RP019
470k

CP022
220p

DP021

R/S

DP240

3,3V_STBY

15 15
16 16

6
S

DP241

DP020
Q

t
Control

IP020
VIPer20

IP250
L78M05ABV 3

13V

TR061
TR062

7V_STBY

REF

OSC.

DP220

CP240
1mF
R

11V
8V

BP500

CP220
220F

3mA

BP005

CP230
220n

DRAIN

UVLO
Logic

INF_POW_FAIL

11 11

230VAC

DP001
to
DP004

RP231
39k

DP230

DP006

0,5V

0,5V

5V_STBY

5V REG.

14 14

12

OSC

2
VDD

COMP

RP028
47R

CP028
22n

SOURCE

RP023
10R
DP023

CP026
22n

RP027
68K

RP024
4,7k
CP024
220n

CP027
2,2n

CP023
100F

RP025
180k
RP026
47k

RP240
1,5k

RP242
392R

3
TP026
BC546B

RP239
47R
1

IP030
TCET1103G

RP029
82k

IP070
TCET1103G

DP029
3

RP022
47R
RP032
100R

DP030

STANDBY POWER SUPPLY

DP022
10V
to 8 of IP050

IP050
biasing

RP030
47k

CP030
1n

IP240
TL431ACLP

74

IR001
C

RP243
1k

110

TP150
BC327-40
RP150
47R

RP151
1k
RP153
100R

RP152
1k

2
ECO_STANDBY

CP152
10n

LP050

PSB

SSB

12
CENTRE DE
FORMATION THOMSON

LAZO DE LA REGULACIN SECUNDARIA

13

Tres tensiones estn disponibles en el secundario:

- 7V_STBY
- 5V_STBY regulados por IP250.
- 3V3_STBY
Los 3V3_STBY estn regulados por medio de un zener programable IP240, y
un optoacoplador IP030.
Una fraccin de esta tensin es aplicada por medio del divisor RP242/243 a la
entrada de referencia de IP240, donde es comparada con una referencia
interna de 2'5 Voltios.
Recordamos que la corriente ctodo/nodo en este componente tiende a
disminuir cuando su entrada de referencia cae por debajo de 2'5 Voltios, y
viceversa. De este modo, las variaciones de tensin en 3V3_STBY modulan la
corriente en el diodo del optoacoplador IP030, el cual est montado en serie
con el zener programable.
Esto valida la tensin en la patilla 5 de IP020 en la parte del primario para ser
controlado por la modulacin de la corriente del fototransistor de IP030
(aadiendo la desviacin dependiente de la corriente de error generada por el
comparador).
En este caso, en condiciones de funcionamiento normal, la patilla 2 de IP020
no alcanzar el valor de la referencia interna (13 Voltios). Sin embargo, si el
lazo de regulacin secundaria es abierto, esta patilla se auto ajustar a 13
Voltios, con el incremento de la tensin, la regulacin del primario se reactivar
automticamente por la modulacin de la corriente de salida del amplificador de
error (patilla 5), el cual de esta manera limita las fluctuaciones.

TP150 y en consecuencia al optoacoplador IP070. Desde este momento, una

corriente adicional suministrada por IP070, DP029 y RP029 acelera la carga de
CP027. La carga de CP027 alcanza el umbral alto de 7 Voltios ms rpidamente
y la frecuencia cambia a 28 kHz.
Cuando se alcanza el funcionamiento normal, el oscilador es sincronizado con
la frecuencia de lneas (32 kHz) por un impulso positivo desde la patilla 5 de
LP050 conformado por CP030, DP030, RP030 y RP032.
Esto evita cualquier riesgo de interferencias entre las dos fuentes de
alimentacin.

NOTAS:

CONMUTACIN DE LA FRECUENCIA DEL OSCILADOR

Con el fin de controlar el consumo de esta fuente de alimentacin ms
eficazmente, la frecuencia del oscilador IP020 es cambiada en los modos ECO
y standby.
En modo ECO, la salida 110 del microcontrolador permanece en estado "alto",
bloqueando el transistor TP150. El optoacoplador IP070 y el diodo DP029
permanecen inactivos y la carga de CP027 slo se efecta por la resistencia
RP027 (frec. = 17 kHz).
En modo standby, la patilla 110 cambia a nivel "bajo", saturando al transistor
13
CENTRE DE
FORMATION THOMSON

LP020

DP220

7V_STBY

STANDBY
POWER SUPPLY
PRIMARY PART

PSB

7V_STBY
RP180
820R

VOLTAGE
COMPARATOR
(6V ; U SYS)

5V_STBY

IP250 3
2
CP170
100F

RP181
4,7k
7V_STBY
RP161
220R

DP178

RP164
2,2k
RP166
100k

TP160
BC546B

RP165
1k

DP161

5V_STBY

RP170
2,2k
8
1

IP170
LM393N

14

TP161
BC546B

DP170

4
RP162
10k

IP170
LM393N

RP177
82k

RP174
22k

RP178
4,7k

RP225
15k
5V_STBY

RP173
22k

DP160

LP070

20V

5V_STBY

DP225

DP222
5V_STBY

3
RP175
10k

RP176
10R
DP
171

DP221

CP171
10n

RP223
22k

TP221
BC546B
RP221
100R

PS_ON

MAIN POWER SUPPLY

PRIMARY PART

DRIVER
STAGE

RP222
12k

RP171
100R

RP212
10k

CP175
100p

RP172
4,7k

RP220
100k

RP224
100R

H_DRIVE

TP170
BC337-40
AQR_ON
BP005 BL111

TP210
BC556B

13

5V_STBY

20

13

20

BP500 BV001
RP213
1k

RP210
1k

SSB
RP211
1k

TV513

RR199
100R

PO

12 12

IV200
TDA9330H
PO_TR

TR198
BC846B

3V3_UP

RR198
10k

94
115

IR001
C

14
CENTRE DE
FORMATION THOMSON

MODULADOR SECUNDARIO IP170 (PATILLAS 1/2/3)

NOTAS :

Operacin en modos ECO y Standby.

Este circuito diferencial doble est alimentado por los 5V_STBY, por esta razn
es operativo tan pronto como se arranque el TV.
Cuando la tensin en el condensador CP171 (cargado por RP177) excede el
umbral fijado por RP173/ RP174 (2'5V), el comparador IP170 por su patilla 1
satura al transistor TP170.
El transistor TP170 descarga rpidamente al condensador CP171 y reduce el
umbral por medio de RP175 (RP175//RP174). Cuando CP171 alcanza este
nuevo nivel, el comparador vuelve a su estado original, el transistor es
bloqueado y CP171 es recargado.
Bajo estas circunstancias, se genera un diente de sierra en los terminales de
CP171 y su frecuencia de funcionamiento en estos dos modos es de 2'5 kHz.
La fuente de alimentacin principal queda bloqueada en estos dos modos por
la desactivacin de la salida PWM de este oscilador.
15

Modo Adquisicin en el arranque.

Una vez que la fuente principal haya entregado la tensin de 20 V, una corriente
adicional aparecer en CP171 a travs de las resistencias RP178/RP225 y el
diodo DP225. La tensin mxima que pasar por RP225 est limitada a 6'3
voltios por los diodos DP178 y 5V_STBY. De esta manera se consigue cambiar
la frecuencia a 18 kHz.
Fin del modo Adquisicin y paso a funcionamiento normal.
Cuando la patilla 94 de IR001 cambia a nivel bajo (AQR_ON), el transistor
TP221 y el diodo DP221 son bloqueados. Desde este momento, una nueva
corriente se aade por RP222 y el diodo DP222 y la frecuencia del diente de
sierra en los terminales de CP171 cambia a 28 kHz. Finalmente, la aparicin de
los impulsos H_DRIVE, diferenciados por CP175, sincroniza el oscilador con la
frecuencia de lneas (32 kHz).
Como ya se ha dicho anteriormente, el transistor TP160 est bloqueado en los
modos ECO y Standby. Esto es debido al hecho de que en la salida 115 de
IR001 existe un nivel alto, saturando a los transistores TR198, TP210 y TP161.
Es el cambio de la lnea PO a 5 Voltios (patilla 115 de IR001 = 0) el que permite
que la regulacin sea efectuada por el transistor TP160 (arranque de la fuente
principal en modo Adquisicin).
15
CENTRE DE
FORMATION THOMSON

LP050

16/17

USYS
DP110

CP110
220F

DP150

22

RP900

RP186
10k

6V
7V_STBY

CP150
2,2mF

RP180
820R

TP180
BC556B

RP185
56k

DP180

TP179
BC556B

RP188
1k

RP187
10k

RP183
39k

CP170
100F

PP180
470R

CP180
100n

RP179
12k

RP179
4,75k

RP163
82k
7V_STBY
RP161
220R

MAIN POWER SUPPLY

PRIMARY PART

RP164
2,2k

TP160
BC546B

RP182
1,5k

DP179

5V_STBY

5V_STBY

16

RP165
1k

DP161

TP161
BC546B

CP182
100n

DP170

RP166
100k

DP160

LP070

RP181
4,7k

5V_STBY

5
6

RP222
12k

SAW TOOTH
GENERATOR
2.5kHz/18kHz
28kHz/32kHz

IP170
LM393N
RP162
10k

5V_STBY
DP221
RP223
22k

TP221
BC546B

PS_ON

RP221
100R

RP212
10k

RP224
100R

AQR_ON

TP210
BC556B

BP005

5V_STBY
13
13

RP213
1k

RP210
1k

BP500
RP211
1k

RR199
100R

PO

SSB

3V3_UP

12 12

PO_TR
SECONDARY
VOLTAGES
PROTECTION PART

PSB

TR198
BC846B

RR198
10k

94
115

IR001
C

16
CENTRE DE
FORMATION THOMSON

COMPARADOR DE TENSIN Y PWM

17

Funcionamiento en modo Adquisicin

En este modo, la tensin de la lnea AQR_ON procedente de la patilla 94 de
IR001 permanece a 07 Voltios, saturando al transistor TP221. La consecuencia
de esto es la siguiente:
- El control de la lnea USYS por RP900 y RP185 es suprimido, RP183 es
puesta en paralelo con las resistencias PP180 y RP184.
- El control de la lnea de 6V por la conduccin del transistor TP180 por DP180.
- La adicin de la clula RP182/CP180 a los elementos CP182, RP181 por
medio del diodo DP179.
Bajo estas circunstancias, la lnea de 6V es aplicada por el puente divisor
RP188, RP183, PP180 y RP184 sobre la base del transistor TP179 acoplado
en el comparador y cuyo emisor est conectado a la tensin de referencia de
56 V. La informacin de error resultante se aplica por el puente divisor RP179,
RP181 y RP182 a la patilla 5 de IP170 (entrada no inversora del modulador de
ancho de impulsos).
Como consecuencia, impulsos de una frecuencia igual a la del generador (de
25 kHz a 18kHz) y con una relacin de factor de trabajo variable son
amplificados por el transistor TP160 y despus aplicados al primario por medio
del transformador de impulsos LP070.

Finalidad del transistor TP161

El objetivo es el de bloquear la regulacin secundaria forzando la tensin de
base de TP160 a masa. Desempea diferentes funciones dependiendo del
modo:
- En los modos EC0 y Standby, mantiene la fuente de alimentacin principal
inactiva. Esto se consigue manteniendo la lnea PO a nivel bajo y por la
saturacin de los transistores TP210 y TP161.
- En los modos Adquisicin y Estable (funcionamiento normal), impide que
llegue una nueva orden de saturacin al transistor de conmutacin hasta que
no haya terminado la fase de desmagnetizacin (transferencia de energa a los
secundarios). Desde el momento en que el transistor TP210 es bloqueado
(lnea PO = 5 Voltios), TP160 es controlado por la tensin de retorno de lneas
(patilla 22 de LP050) durante la fase de transferencia de energa.
- Si el dispositivo de seguridad secundaria es disparado.

NOTAS:

Funcionamiento en modo estable (normal).

Una vez que la lnea AQR_ON ha cambiado a nivel bajo, el transistor TP221 es
bloqueado. Las consecuencias de esto, son las siguientes :
- Control de la lnea USYS por RP900, 185 y 183
- Control de la lnea de 6V por la eliminacin del bloqueo de TP180.
- La clula RP182/CP180 tambin es suprimida.
Desde el momento del arranque, una fraccin de USYS (ajustada con el
potencimetro PP180), es comparada con la tensin de referencia de 56
Voltios utilizando para ello el transistor TP179. La informacin de error
resultante, es aplicada al modulador de ancho de impulsos, cuya frecuencia es
cambiada a 28 kHz (debido al efecto de bloqueo de TP221 en el generador de
diente de sierra) y despus a 32 kHz (sincronizacin del generador con las
seales H_DRIVE).

17
CENTRE DE
FORMATION THOMSON

RP023
10R

14V

MAIN POWER SUPPLY

3,3V_STBY

DP023

CP023
100F

LP020 RP150

47R

TP150
BC327-40

SSB

1
DP022
10V

4
RP022
47R

IP070
TCET1103G
3
RP004
10R

230V
AC

DP001
to
DP004

DP006

LP008

RP033
1k

TP034
BC556B

RP034
4,7k

RP069
10k
RP068
100k

RP067
10k

RP031
150R

DP060

RP064
5,6k
RP063
100k

RP062
1,5k
TP050
BC337-40

2
6
RP035
1k

RP065
7 100R

18

IP050
LM393N

+
3

RP066
10k

IP050
LM393N

RP077
2,2k

TP080
BC546B
RP074
10k

IR001
C

BP500

CP110
220F

DP150

22

6V
CP150
2,2mF

RP163
82k

RP052
0,1R

7V_STBY
RP161
220R

RP078
4,7k

CP071
100p

RP073
1k

110

USYS

TP020
SPW17
N80C2

RP071
2,2k

RP075
10k

BP005

16/17

LP070

RP076
4,7k

DP053
15V

DP080

ECO_STANDBY

LP050

CP062
220F

TP051
BC327-40

RP080/10k

TP081
BC556B

RP061
10R

RP152
1k

CP152
10n

DP110

DP061

RP053
33R

RP054
100R

DP081

RP070
4,7k

ZP009
3.15

RP060
330R

DP033

10

310V
CP010
390F
DP008

RP153
100R

RP151
1k

RP072
3,3k

DP160
TP160
BC546B

DP161

RP165
1k

PWM

CP073
1n

PS_ON
TP161
BC546B

RP162
10k

SECONDARY VOLTAGES
REGULATION STAGE
(COMPARATOR/
GENERATOR/ PMW)

PSB

TP210
BC556B
RP212
10k
RP213
1k

5V_STBY
RP210
1k
RP211
1k

RR199
100R

PO
12 12

BP005
SECONDARY
VOLTAGES
PROTECTION PART

BP500

3V3_UP
PO_TR
RR198
10k

TR198
BC846B

115

IR001
C

18
CENTRE DE
FORMATION THOMSON

ETAPA DE CONTROL DEL PRIMARIO, TP020

Alimentacin en el arranque y autoalimentacin.
Esto est asegurado por el primario de la fuente de alimentacin (CP023) tan
pronto como est en modo Standby, gracias a la conduccin del optoacoplador
IP070 (TP150 saturado por la patilla 110 de IR001). La resistencia RP031 limita
la corriente del optoacoplador en el caso de un cortocircuito en IP050. Mientras
tanto, RP050 limita la corriente cuando CP062 est siendo cargado, para que
la tensin en CP023 no disminuya demasiado (riesgo de corte de la fuente de
standby).
Cuando la lnea PO sube a 5 Voltios permite que la seal PWM llegue al
transistor TP160, la fuente de alimentacin principal arranca y asegura su
propia alimentacin por medio de las patillas 4 y 5 de LP050 y el diodo DP061.
El diodo DP060 pone en cortocircuito la resistencia RP060 para alimentar
correctamente a IP050 durante el arranque.

saturar y permanecer en ese estado por el efecto basculante del transistor

TP081. TP020 tambin permanecer bloqueado por un nivel bajo en la entrada
del driver push-pull (por medio del diodo DP080).
El final del impulso que produjo el exceso de corriente en TP020 provoca un
estado bajo en la salida del primer comparador (patilla 7). Esto asegurar que
la etapa de seguridades se inicialice por el diodo DP081.
NOTAS :

19

Procesamiento de la seal de control

Los impulsos de control para la regulacin secundaria procedentes del
transformador LP070, son primero procesados por 2 comparadores contenidos
en el mismo encapsulado (IP050, LM393N):
- El primer comparador conforma los impulsos de regulacin comparndolos
con una tensin de umbral suministrada por el diodo zener de 10 Voltios
DP022 y el divisor de tensin RP069, RP070. La resistencia RP068 acelera
las transiciones.
- La salida (patilla 7) del primer circuito es comparado con un segundo umbral
(patilla 2 de IP050). Este est fijado por el divisor de tensin RP064 y RP066
de manera que los impulsos resultantes en la salida de la patilla 1, tengan la
amplitud correcta cuando se solicita el arranque de la fuente principal o es
detenida (por la proteccin de TP020). Este segundo comparador controla la
etapa push-pull, compuesta por los transistores TP050 y TP051, los cuales
controlan la tensin de polarizacin de puerta de TP020 a travs de RP053.
Seguridades del primario y desmagnetizacin del transformador
La medida de la corriente del primario es tomada en los terminales de la
resistencia RP052 (TP020) y es aplicada a la base de TP080 despus de
adaptarla por un divisor de tensin compuesto por RP072, RP073 y RP074.
Durante una sobrecarga o un cortocircuito en USYS, el transistor TP080 se
19
CENTRE DE
FORMATION THOMSON

LP050
DP006
GP30M
BP001

CP06
4n7

1
DP001

CP010
390mF

CP003
4n7

DP003

RP004
10R
1

CP007
560n

1
LP008

!
2
FP001
2,5AL

CP008
470p

CP009
470n

CP006
1mF

RP051
100R
4,5W

CP051
470pF

DP051
MUR
mF 160

RP049
33R

LP051
560nH

15

DP112
MUR CP114
1100E 220mF

CP112
1n5

DP113
MUR160

RP112
1k2

20
RP053 CP053
33R
22nF

CP110
220mF

CP111
470p

CP113
220pF

CP052
2n2

TP050

USYS

16

DP008 ZP009
FUF5404 3,15

LP008

CP011
1,5nF

DP110
BYT08PI-1000
17

DP004
CP004
4n7

RP007 DP007
1M
FUF
5404
4
3

10

19
1

TP020
SPW17N80C2

DP111
MUR1100E

LP114
22mH

LP112
100mH

DP140
BYW29-150
CP140
4,7mF

10V

20

TP051
CP056
470pF

CURRENT
PROTECTION

RP055
4k7
DP053
BZX55
B15

CP019
220pF
RP052
0,1R

20
CENTRE DE
FORMATION THOMSON

ALIMENTACIN Y CONTROL DEL PRIMARIO CON IP050

21

Circuito de correccin del factor de potencia.

La norma de la Comunidad Europea EN605556-2 limita la amplitud de los
armnicos devueltos a la red elctrica. Para conseguirlo, el devanado primario
de LP050 est conectado al puente rectificador por medio de un circuito de
control del factor de potencia.
Este circuito incluye el diodo DP006, el cual asla la tensin filtrada en los
terminales del condensador CP010 de la salida del puente rectificador con el fin
de generar una tensin residual de 160 Vcc aproximadamente en ste ltimo.
Tambin, una toma intermedia en el devanado primario lo divide de manera que
cuando el transistor TP020 conduce, la tensin en este punto intermedio es por
lo menos igual a una tensin de aproximadamente 240V DC de la tensin total
(~320V DC). De esta manera, tan pronto como la tensin rectificada (salida del
puente rectificador) excede este valor, el diodo DP008 conduce y la corriente
es tomada directamente de la red a travs del puente rectificador.
Como resultado, el condensador CP010 es solicitado un menor tiempo
(necesita una menor corriente de carga) y la corriente de la red se utiliza
durante una fraccin de tiempo mayor cada semiperiodo. Los impulsos de
corriente tomados desde la red como consecuencia, generan una menor
cantidad de armnicos.

En el secundario, el condensador CP112 tambin contribuye a limitar las

sobretensiones . Para conseguirlo, durante la fase de saturacin de TP020 el
diodo DP113 carga negativamente a CP112. Cuando TP020 es bloqueado, el
aumento de potencial en la patilla 16 17, rpidamente provoca la conduccin
del diodo DP112 por medio de la carga del condensador CP112 (tensin mayor
de 10V en el nodo de DP112). Mientras conduce, el condensador CP112
estar en paralelo con el devanado secundario a travs de DP112 y la tensin
de 10 Voltios.
El choque LP112 fija la carga gradual de corriente de CP112, mientras que el
diodo DP111 entrega la energa almacenada en esta bobina. Finalmente la
clula (CP114, LP114) reduce las posibles interferencias en la imagen.
NOTAS:

TP020 y su entorno
El push-pull entrega la tensin de control de puerta de TP020 durante la fase
de saturacin o la deriva a masa durante la fase de bloqueo.
La resistencia RP053 limita la corriente durante la fase de saturacin de TP020.
La resistencia RP055 fija la tensin de control de puerta de TP020 y el diodo
zener DP053 la protege contra sobretensiones .
Los condensadores CP056 y CP053 reducen los picos generados por las
conmutaciones de la seal.
El circuito CP052, DP051 amortigua el impulso de subida de la tensin de
drenador de TP020 cuando es bloqueado, esto reduce la oscilacin y limita la
sobretensin . La resistencia RP051 limita la corriente cuando TP020 es
nuevamente saturado (carga de CP052), y los componentes CP051 y LP051
reducen la radiacin.

21
CENTRE DE
FORMATION THOMSON

5V_STBY
7V_STBY

LP020

DP220
7

5V_STBY

IP250
L78M05

CP220
220F

CP250
47F

REF
(2,5V)

DP240

IU004
TL431ACD
6

FP551
MP40

3V3_STBY

15 15
16 16

CP240
1mF

14 14

DP241

REF
(2,5V)

RU008
475R

IP551
LF18ABDT

1V8_STBY
CP556
470F

FP500
MP40

3V3_STBY

LP050
DP110
16/17
15

CP112
1,5n

CP110
220F

RP113

RP114

4,7k

4,7k

USYS
RP117 RP120
3 3

LP112

20 20
21 21
1 1
BP500
BP005

DP120

1 1
21 21
BL111
BV001

DP113

DP112
10V

CP114
220F

20V
18

22

21

CP120
330F
10V

19

DP140

CP140
4,7mF

DP150

CP150
2,2mF

20

6V
22
21

33V

4,7k

12
13

SECONDARY
OUTPUT
VOLTAGES

DP130
DP135

CP130
220F
CP135
220F

5 5
4 4

-UA

POWER & SCAN BOARD

IP510
KF80BDT

3 3
2 2
3

CP504
100F

8V_2H

CP514
100F

TP520
STD17NF03L

6 6
5 5

2 2
1 1
BP130
BA010

IP530
LD1117DT33

8V_1H

3V3
CP534
470F
FP520
MP100
5V_A

DP520
ZMM10

4 4
3 3

GNDS

IP501
KF80BDT
2

RP520
4,7k

14

CP544
100F

RP525
1k

1 1

+UA

8V5

BP501

BP150

IP540
LF85CDT

TP523
BC847BS

RP522
470R

5V_V
CP525
470F

FP521
MP100

RP523/527
1022R
RP524
1k

SMALL SIGNAL BOARD

22
CENTRE DE
FORMATION THOMSON

DISTRIBUCIN DE LAS TENSIONES SECUNDARIAS

Los devanados secundarios de la fuente de alimentacin entregan 6 tensiones
directas presentes en la placa de alimentacin, de las cuales 5 son
estabilizadas por reguladores.
Localizados en la placa de seal se encuentran:

restablece el equilibrio. El zener DP520 protege la puerta del transistor contra

descargas electroestticas.
- El circuito integrado IP530 (LD1117DT33) suministra los 3'3 V necesarios para
el convertidor de 100 Hz.
NOTAS :

23

- +USYS por D110 y CP110. Dependiendo del tipo de chasis, esta tensin est
comprendida entre 106 y 137 V. Hay que hacer notar que durante el arranque
(regulacin de 6V correspondiente al modo adquisicin), la tensin +USYS
alcanza alrededor de 190 Voltios. Se utiliza para alimentar la base de tiempos
de lneas y el circuito de los diodos varicap de sintona (RP113 a RP120).
- +UA y -UA, alimentacin simtrica para la etapa de audio. Su valor es de +18
Voltios y 17'2 Voltios respectivamente (mute).
- +10V a travs de DP140 y CP140 (11'5V en funcionamiento normal). Con esta
tensin se alimentan varios reguladores de 8V montados en la placa de
pequea seal (SSB):
- 8V5 por IP540 (LF85CDT). Esta tensin alimenta principalmente a las
etapas de RF, FI y las entradas auxiliares.
- 8V_1H por IP501 (KF80BDT). Esta tensin alimenta al procesamiento de
1H situado entre la conmutacin y los convertidores D/A (TDA9321).
- 8V_2H por IP510 (KF80BDT). Esta tensin es el origen de +8V_YV y
+8V_VP, las cuales alimentan el procesamiento de 2H (TDA9178 y
TDA9330H).
- +20V, rectificados por DP120. Estos alimentan la etapa driver y tambin se
utilizan para obtener una tensin auxiliar (5V para alimentar mdulos
externos). Pasando a travs de enlaces externos, esta tensin tambin ayuda
a comprobar que los mdulos externos estn correctamente insertados en los
conectores (mecanismo de seguridad secundaria).
- +6V por medio de DP150 para obtener las tensiones estabilizadas de 5 Voltios
y 3'3 Voltios en la placa de seal. Estos ltimos, para alimentar la parte digital
del chasis:
- La etapa diferencial TP523 asegura que los 5 Voltios son regulados por la
comparacin de una fraccin de esta tensin (patilla 5 por RP523/527/524)
con la tensin de referencia REF (patilla 2) producida por el diodo shunt
programable IU004. Cualquier diferencia se traduce en una variacin de
tensin en la patilla 3. Esta activa el control de TP520 y de esta manera se
23
CENTRE DE
FORMATION THOMSON

RP540
10k

SECONDARY VOLTAGES
PROTECTION CIRCUIT

LP050
310V

10

CP010
390F

20V
18

DP120

CP120
330F

21

10V
19

DP140

CP140
4,7mF

DP150

CP150
2,2mF

1
20
TP020
SPW17
N80C2

IP050
TP050/TP051

21
RP052
0,1R
14
5V_STBY

DP130

12
13

DP135

RP164
2,2k
7

LP070

RP165
1k

PWM
DP160

IP170
LM393N

5V_STBY
RU008
475R

RP194
1k

IP190
LM393N

IP190
LM393N

RP525
1k
2

5V_A
FP520
MP100
CP525
470F

5
RP523/527
1022R

4
RP522
470R

RP524
1k

RP521
4,7k
5V_V

FP521
MP100

DP521
RP530
3,3k

IU004
TL431ACD
IP530
3 LD1117DT33 2

DP193

3V3
CP534
470F

1
5V_STBY

RP201
3,3k

DP510

DP520
ZMM10

TP523
BC847BS

RP195
1,2k

RP211
1k

RP213
1k
TP210
BC556B

CP514
100F

TP520
STD17NF03L

3 3
2 2
1 1

RP197
22k

7V_STBY

RP192
100R
19 19

RP526
470R

SAFETY

DP530
5V_STBY

8
4

TP161
BC546B

8V_2H

-UA

RP191
100k
RP212
PS_ON 10k

REF
(2,5V)

TP197
BC546B

TP160
BC546B

IP510
KF80BDT

Saw tooth Signal

5V_STBY
RP210
1k

8V_1H
CP504
100F
DP501

5 5
4 4

GNDS

RP198
10k

RP520
4,7k

Error voltage (regulation)

24

7V_STBY

+UA

CP130
220F
CP135
220F

8V5
CP544
100F
DP540

IP501
KF80BDT

BP501

BP150

1 1
21 21
BL111
BV001

6V
22

IP540
LF85CDT

20 20
21 21
1 1
BP500
BP005

RP190
47k

5
6

RP189 RP199
1k
15k

RP200
47k

RP202
10k

RP193
470R

RP196
22k

DP200

(AQR/M: 5V)

12 12
BP005

BP500

RR199
100R

IV200
TDA9330H

3V3_UP
RR198
10k
115

TR198
BC846B

6V
RP204
4,7k

5
SECU. BAL.
LIGNE
PO_TR

PO

5V_STBY

DV525
1,8k

RV535
10k
PO

CP199
47F

TV535
BCR191

RP203
3,3k

PSB

IR001
C

SSB

24
CENTRE DE
FORMATION THOMSON

PRINCIPIO DE LA SEGURIDAD SECUNDARIA

Un cortocircuito o una sobrecarga importante en cualquier secundario que no
sea USYS, no es detectado por el circuito de seguridad del primario (por
razones de relacin de acoplamiento primario / secundario). Por esta razn,
una etapa de seguridad secundaria compensa este inconveniente.
Esta etapa incluye el segundo comparador montado en IP190, y monitoriza las
tensiones +/-UA, 20V, 8V5, 8V_1H, 8V_2H, 5V, 3V3, as como las conexiones
de los conectores BP005 y BL111 para garantizar la correcta interconexin
entre las dos placas.

Tambin la funcin de seguridad por sobrecarga del primer comparador de

IP190 (patillas 1/2/3), ser activado si el lazo de regulacin (seal PWM) se
abre. Para conseguirlo, los 6V son comparados por medio del divisor RP203,
RP204 (3'5 V en la patilla 2 de IP190) con la tensin de referencia 5V_STBY
(patilla 3). Si por causa de una avera, la tensin de 6 Voltios supera el umbral
de los 8'5 Voltios, la salida del comparador (patilla 1) cambiar a nivel bajo
dando como resultado la saturacin de los transistores TP210 y TP161 y el
bloqueo de TP160.
NOTAS:

25

Cuando la fuente de alimentacin principal es inicializada por un nivel alto en la

lnea PO, la entrada inversora de IP190 (patilla 6) cambia a 3'7 Voltios despus
de un retardo de aproximadamente 1'5 segundos debido a la constante de
tiempo RP199, CP199.
Durante este tiempo, las tensiones del secundario 8V5, 8V_1H, 8V_2H, 5V y
3V3 tienen que estar presentes. Como resultado, hay un nivel alto de 4'4V en
la entrada no inversora de IP190 (patilla 5) a travs de la red de resistencias
RP540, 521, 530, 526, 193 y la tensin de 20V (CTN2_20).
En estas condiciones, la salida de IP170 (patilla 7) est a nivel alto.
En el caso de una sobrecarga en una de las tensiones en cuestin (tensin
menor del 50% del valor nominal), una parte de la red de resistencias es
derivada por la conduccin de uno de los diodos DP540, DP501, 510, 521
DP530 (sobrecarga en los 8'5V, 8V_1H, 8V_2H, 5V o 3V3). Como resultado, la
tensin en la patilla 5 de IP190 disminuye por debajo de los 3'7 Voltios y su
salida (patilla 7) cambia a nivel bajo. Esto fuerza la conduccin de los
transistores TP210 y TP161 y la desactivacin de la funcin de regulacin PWM
por el bloqueo del transistor TP160. De esta manera, la fuente principal es
detenida para proteger al circuito secundario en dificultades.
Si uno de los conectores BP005 o BL111 no hacen contacto en toda su longitud,
la tensin de +20V que sale y vuelve a entrar por las patillas extremas de
ambos conectores al abrirse, tienen las mismas consecuencias sobre IP190 y
sobre la fuente principal.
Una sobrecarga en +UA se detectar en la patilla 5 de IP190 a travs de RP195
y DP193, mientras que una sobrecarga en -UA provocar la saturacin del
transistor TP197 por medio del divisor de tensin RP197, RP198 con las
mismas consecuencias en IP190 a travs de DP193.
25
CENTRE DE
FORMATION THOMSON

RP023
10R

14V

DP006

DP001

DP004

CP010
390F
DP008

LP008

RP033
1k
RP034
4,7k

RP069
10k
RP068
100k

RP067
10k

RP031
150R

DP060

RP064
5,6k
RP063
100k

RP062
1,5k
TP050
BC337-40

2
6
RP035
1k

RP065
8
7 100R

+
3

RP066
10k

IP050
LM393N

IP050
LM393N

TP051
BC327-40
DP080

26

RP077
2,2k

RP073
1k

TP080
BC546B

7V_STBY

RP185
56k

DP180

TP179
BC556B

RP187
10k

RP188
1k

RP183
39k

4
CP170
100F

RP163
82k
7V_STBY
RP161
220R

RP078
4,7k

TP160
BC546B

DP161

TP161
BC546B

RP179
4,75k

20V

5V_STBY

DP170

5
6

IP170
LM393N

RP170
2,2k
8
1

RP162
10k

RP225
15k
5V_STBY

RP173
22k
RP174
22k

DP179
RP178
4,7k

DP178
RP166
100k

RP165
1k

RP182
1,5k

CP182
100n

RP164
2,2k
DP160

RP072
3,3k

RP181
4,7k

5V_STBY

PP180
470R

CP180
100n

RP179
12k

ON Event
(KB/ IR./AV)

0,7V

RP900

TP180
BC556B

DP225

RP177
82k

RP222
12k

DP222
5V_STBY

3
RP175
10k

ECO
MODE

BP500

RP186
10k

6V

RP180
820R

CP073
1n

RP074
10k

DP150
CP150
2,2mF

CP071
100p

RP075
10k

RP176
10R

DP221

CP171
10n

DP
171

RP223
22k

TP221
BC546B
RP221
100R

PS_ON

STDBY
MODE

ACQUISITION
MODE

0,7s

0,9s

IR001
C

110

CP110
220F

LP070

RP076
4,7k

USYS

22

RP052
0,1R

RP071
2,2k

RP080/10k

TP081
BC556B

16/17

TP020
SPW17
N80C2

DP053
15V

ECO_STANDBY
BP005

RP053
33R

RP054
100R

DP081

RP070
4,7k

LP050

CP062
220F

RP152
1k

CP152
10n

DP110

DP061
RP061
10R

RP151
1k

RP153
100R

ZP009
3.15

RP060
330R

DP033

10

310V

SSB

RP150
47R

IP070
TCET1103G
3

TP034
BC556B

TP150
BC327-40
1

4
RP022
47R

RP004
10R

230V
AC

3,3V_STBY

LP020

DP022
10V

DP023

CP023
100F

MAIN POWER SUPPLY

ON
MODE

RP171
100R

RP212
10k

CP175
100p

RP172
4,7k

RP220
100k

RP224
100R

DRIVER
STAGE
H_DRIVE

TP170
BC337-40
AQR_ON
BP005 BL111

AQR_ON
13 of BP005

TP210
BC556B

13

5V_STBY

20

13

20

BP500 BV001

5V
PO
12 of BP005

RP213
1k

RP210
1k

RP211
1k

RED

GREEN

ORANGE

LED
0,1s

WARM TUBE INFO

(BLKCURR)

5V_STBY

SSB

TV513

DV525
1,8k

12 12

8V
H DRIVE

RR199
100R

PO

TV535
BCR191
RV535
10k

8
5

3V3_UP

SECONDARY
VOLTAGES
PROTECTION PART

PO_TR

PSB

TR198
BC846B

LINE
STAGE
PROTEC

RR198
10k

IV200
TDA9330H

94
115

IR001
C

26
CENTRE DE
FORMATION THOMSON

POWER & SCAN BOARD

SMALL SIGNAL BOARD

LR065
0

LP020

5V_UP (IR001 (pin 72 & 107), IR005, IR006, I2C1, I2C2, Power Fail, AV link)

7V_STBY
5V_STBY

IP250

3V3_STBY

RU008
475R
FP551
MP40

5V_STBY (Safety reference voltage IV520/521)

IU004
IP551

REF (2,5 Volts)

1V8_STBY

LP067
0

1V8_UP (IR001)
3V3_STBY (IR001, IR110, IR120, IR130)
3V3_UP (IR001, KBD, I2C3, AV link)

FP500
MP40

LP050

LR066
0

USYS
33V

TR015 > RED LED

RX605
0

+8V_CVBS (IX600 & Outputs)

RX502
0
RX504
0

20V
IP540

LX501
0

8V5 (FCB,
AV3)

27

LX502
0

10V
RX001
0

IP501

+8V_YUV_M
HIP_M_CVBS
IC500 & surroundings
VP1_M
+8V_M_DIG
+8V_FE (IX900)
8V_1H (Audio IA001)

IP510

LV100
10
LV200
10

6V

+8V_YUV (IV100 & surroundings)

+8V_VP (IV200 & surroundings)
3V3

IP530

TP520
TP523

8V_2H (IV520, 521)

FP520
MP100

LV010
10

UP Conversion & surroundings

+3VA3
5V_A (Audio IA001)
5V_V (Tuner, IF, IR001& surroundings (OSD), IU002, GREEN LED)

FP521
MP100

+5V_FE (Scart Interface)

LU008
10

V5D (IU003)

RR111 RR113
10k
1k
RR118
18k

133
IR001

27
CENTRE DE
FORMATION THOMSON

28
28
CENTRE DE
FORMATION THOMSON

CONTENIDO
IR001, ALIMENTACIN, CLOCK, RESET, HALT
TECLADO / TELEMANDO
EL C IR001 Y SU ENTORNO
MODOS DE FUNCIONAMIENTO
OSD / TELETEXTO
29

GESTION

CDIGOS DE ERROR

29
CENTRE DE
FORMATION THOMSON

PSB

SSB

5V_UP
RR066

DP220

TR061

RR065

7V_STBY
CP220

RR067
RR068

DP230

LP020

RP231 INF_POW_FAIL

RP230

11 11

RR063

RR050

74

INTERRUPT

RR069
TR062

CP230
220nF

IR001
C

MASTER_MUTE
to DA130/TA130
DA145/TA145

TR060

IP250

STDBY
POWER
SUPPLY

5V
REGUL.

5V_STBY

LR065

5V_UP

14 14

2
DP240

3V3_STBY

30

CP240

71/107

CR065
100F
FP500
MP40

3V3_STBY

15 15
16 16
BP005
BP500

LR066

3V3_UP
RR004
47k

1/14/26/38
50/64/89/116
124/128/136
139/144/153

CR066

CR001
159

IR004
RESET

SUPPLIES / CLOCK
RESET / HALT OF IR001

RR190
CR004
220n

108

QR001
8MHz

CCU
RESET

CR190
158
CR002

FP551
MP40

IP551
1

1,8V
REG.
2

3 1V8_STBY LR067 1V8_UP

61/100/127
152/156/157

CR067

30
CENTRE DE
FORMATION THOMSON

IR001, ALIMENTACIN

NOTAS

Se utilizan las tensiones 5V_STBY y 3V3_STBY, procedentes de la fuente de

alimentacin de standby. La tensin 1V8_STBY, obtenida desde los 3V3_STBY y
estabilizada por IP551, alimenta la unidad central de IR001.

IR001, CLOCK
Un conjunto VCO/PLL interno en IR001 controla al microprocesador. El cristal de
cuarzo QR001 de 8MHz acta como referencia para el PLL. La frecuencia de
funcionamiento del VCO es de 4MHz en modo ECO y 72MHz en los modos
standby, adquisicin y funcionamiento normal.

IR001, RESET
31

Las constantes de tiempo RR004/CR004 componen los elementos del reset. El

circuito integrado IR004 permite que el condensador CR004 sea cargado cuando
la tensin en su patilla 2 supera los 3V. La patilla 108 de IR001 es la encargada
de recibir la informacin de RESET.

IR001, HALT
La etapa detectora de corte de tensin de red, permite que la configuracin del
TV sea grabada en el caso de un corte de la tensin de red. La rectificacin y
filtrado de la tensin inducida de la patilla 7 de LP020 por DP230 y CP230
suministra una tensin de unos 40V. Como consecuencia, los transistores TR062
y TR061 permanecen bloqueados y la patilla 74 de IR001 es mantenida a cero.
Si la tensin alterna de la red disminuye por debajo de 160V, los transistores
TR062 y TR061 son saturados y la patilla 74 de IR001 cambia a nivel alto (> 4V).
En ese momento se realiza la grabacin de los datos. Adems, cuando el
transistor TR060 es saturado, se activa el mute de audio.

31
CENTRE DE
FORMATION THOMSON

KEY BOARD / INFRARED RECEIVER

RK101
453R

SK102
PR+

RK102
681R

SK104
VOL+

RK103
1k5

SK101
PR-

RK104
3k32

SK103
VOL-

SSB

IR001
C
5V_UP 3V3_UP

AD
CONVER.

132

RR113
6 6
7 7

32

RR005
1k5

RK106
4 4

RR009

76

3 IR RECEIV.

3 3
BR001

BK001

32
CENTRE DE
FORMATION THOMSON

TECLADO

NOTAS

El teclado est compuesto por divisores resistivos. El margen de la tensin

continua de la patilla 132 es el siguiente :
- PR+: de 2'51V a 2'78V.
- V+: de 2'23V a 2'5V.
- PR- y V-: de 1'9V a 2'17V (modo servicio).
- PR-: de 1'59V a 1'86V.
- V-: de 0'94V a 1'21V.
- Sin funcin : de 0 a 0'42V.

TELEMANDO
Los cdigos del telemando entran por la patilla 76 de IR001. Se componen de:
33

- 4 bits de direcciones.
- 1 bit de llamada.
- 7 bits de funcin, definidos por la tecla que se pulse.
El nivel alto de los impulsos debe ser superior a 4'5V. El nivel bajo, debe ser
inferior a 0'6V.
Mientras una tecla sea pulsada, estos cdigos son repetidos cada 80ms.

33
CENTRE DE
FORMATION THOMSON

IU002
SDA9206

IU003
SDA9206

IU030
SDA9410

ADC

ADC
(PIP)

50/100Hz
UP-CONVERT.

B0 h
Error
Code 52

B2 h
Error
Code 53

TAK

BC h

DVD
12 h

MICROCONTROLER AND
BUS SYSTEM
30 h

Error
Code 51
IIC-BUS 3

INTERRUPT.

OSD

E/S
PORTS

IIC-BUS 4

3/4 IIC BUS

INTERFACE

TELETEXTE

ADC

IR130
MX29L3211MC

SDRAM
64Mbits

ROM
32Mbits

P 32 bits
RISC

IR001
C

DAC

CLOCK

IR110
MT48LC4M

MEMORY
CONTR.

1/2 IIC BUS

INTERFACE

TIMER

DATA
ADRESS

IIC-BUS 1

34

IS340
MAS3528E
AC3
DECODER

BX001

IR005
M24C64

TECI
(Factory Bus)

EEPROM

NH501
CTT5010
TUNER
(PIP)
C0 h

A0 h

Error
Code 43

Error Code 54

IC700
TDA9321H
FRONT END
PROCESSOR
(PIP)
82 h
Error
Code 24

IIC-BUS 2

IR006
TCE2AU

IX600
TEA6415C

IV100
TDA9178

BUS
EXPANDER

VIDEO
SWITCHING

TRANSITION
IMPROVEM.

40 h
Error Code 55

86 h

E0 h

Error Code 27

Error Code 28

IV200
TDA9330H
VIDEO &
DEFLECTION
PROCESSOR
8C h

IA180
TDA6322

IA001
MSP34xx

IS310
DPL4519

NH503
CTT5010

IC500
TDA9321H

AUDIO
SWITCHING

AUDIO
PROCESSOR

DOLBY
PROCESSOR

TUNER

FRONT END
PROCESSOR

Error Code31

Error Code 44

98 h

80 h
Error Code 41

C2 h
Error Code 42

8A h
Error Code 21

34
CENTRE DE
FORMATION THOMSON

EL C IR001 Y SU ENTORNO

NOTAS

El C IR001 est conectado a tres memorias:

- La memoria ROM IR130 con una capacidad de 32 MB, almacena los datos del
software y los valores por defecto del modo servicio.
- La memoria EEPROM IR005 con una capacidad de 64 KB, contiene los datos
del modo servicio, canales del TV y valores analgicos,. El bus que controla esta
memoria es el IIC1.
- La memoria SDRAM IR110 con una capacidad de 64 MB, almacena los datos y
el teletexto.

35

El C IR001 controla varios circuitos integrados y el sintonizador, por los buses

IIC1, IIC2, IIC3 y IIC4. Los cdigos de error y las direcciones estn descritos en
la placa correspondiente.
El bus IIC1 es activo en los modos siguientes: ECO (TECI), STANDBY,
ADQUISICIN y RUN (NORMAL).
Los buses IIC2 y IIC4 son activos en: STANDBY, ADQUISICIN y RUN
(NORMAL).
El bus IIC3 es activo en los modos : ADQUISICIN y RUN (NORMAL).

35
CENTRE DE
FORMATION THOMSON

REG.

1V8_UP

61/100/127/152/156/157

3V3_UP
LR066

1/14/26/38/50/64/89/116

3V3_STBY

5V_UP

5V_STBY

OPERATING MODES

124/128/136/139/144/153

5V_UP

71/107

158

LR065

IR RECEIV.

QR001
8MHz

IR001
MC

76

3V3_UP
132

KEY BOARD
RX180

131

RX280

130

AV1_PIN8

H_DRIVE
AQR_ON

94

A/D
CONVERT.

115
A/D
CONVERT.

AV2_PIN8

USYS
REGUL.

6V
REGUL.

159

110

PO

TR198
INV

TP221
INV

13 13

12 12

TP210
INV

2 2

TP150
INV

OSC
MAIN PS
5

6
+

IP170

ECO_STANDBY

7
TP161

RR004
RESET

2 IR004 1

3V3_STBY

IR110
SDRAM

108

CR004

LP070

14V
STDBY PS

3V3_UP
R_LED

36

G_LED

TR015
SWITCH.

1 1

133

2 2

BK001

BR001
5V_V

82
IIC
DA2

GE101

IP070

3V3_STBY
123

IR130
ROM

INTERRUPT
83
IIC
CL2

5
8 IP050
1

72

73

IIC
DA1

23
IIC
CL1

to TP020
3V3_STBY

RE102
11
BLKCURR

10

IV200
VIDEO
44
DEFLECTION
8

IR005
EEPROM

14 14

5V_STBY

15 15

3V3_STBY

16 16

8
BP500

17/39

BP005
1 1

5V_UP

2 2

8V_2H
5V_V

REGUL.

3 3

6V

REGUL.

4 4
5 5

10V

SSB
TV513
INV.

8V_2H

BP501

PSB
BP150

20 20
BV001
BL111

H_DRIVE

36
CENTRE DE
FORMATION THOMSON

MODOS DE FUNCIONAMIENTO
ON Event
(KB /IR/AV)

El chasis ICC21 tiene 4 modos de funcionamiento.

MODO ECO
En este modo, el C (IR001), la ROM (IR130), la EEPROM (IR005), la SDRAM
(IR110), el teclado y el receptor de infrarrojos estn alimentados por 5V_STBY y
3V3_STBY desde la fuente de alimentacin de standby. La frecuencia del reloj
interno de IR001 es de 4MHz. El diodo LED rojo se encender (0V en IR001,
patilla 123) tan pronto como el reset de IR001 haya finalizado. Un subprograma
interno de IR001 comprueba constantemente si una orden es recibida desde el
teclado, del receptor de infrarrojos, AV o de la funcin "despertador".
Si la funcin "despertador" est activada, el diodo LED rojo parpadear.

ECO
MODE

STDBY
MODE

4 MHz

72 MHz

0,8s
IR001
INTERNAL
CLOCK

ACQUISITION
MODE

ON
MODE

2,4s
72 MHz

72 MHz

3,3V
ECO_STANDBY
2 of BP005

0
0,7V

AQR_ON
13 of BP005

0
5V

PO
12 of BP005

0
0,1s

MODO STANDBY
37

En este modo, el C (IR001), la ROM (IR130), la EEPROM (IR005), la SDRAM

(IR110), el teclado y el receptor de infrarrojos estn alimentados por 5V_STBY y
3V3_STBY desde la fuente de alimentacin de standby. La frecuencia del reloj
interno de IR001 es de 72 MHz. El software toma el control de todos los puertos.
El diodo LED rojo se encender (0V en IR001, patilla 123). el C IR001, por medio
del bus IIC1, analiza la memoria NVM IR005.
La salida de la patilla 110 de IR001 pasa a nivel bajo y es alimentado el circuito
integrado IP050 a travs del optoacoplador IP070.

H_DRIVE
20 of BL111
RED

ORANGE

LED

GREEN
WARM TUBE INFO
(BLKCURR)

IP050/IP070
OFF

IP050 OFF
IP070 ON

IP050/IP070 ON
+6V
ASYNCHRONOUS
REGULATION

IP050/IP070 ON
USYS
SYNCHRONOUS
REGULATION

TENER EN CUENTA QUE :

Cuando el TV es encendido, siempre arranca en modo ECO, pero rpidamente
se pasa al modo STANDBY. En este modo, el C IR001 analiza la memoria NVM
IR005. Dependiendo de su contenido (el cual depende de la condicin en que se
apag el TV la ltima vez), el C IR001 continuar el restablecimiento de la
funcin RUN (funcionamiento normal) o lo desconectar pasando al modo ECO.

37
CENTRE DE
FORMATION THOMSON

REG.

1V8_UP

61/100/127/152/156/157

3V3_UP
LR066

1/14/26/38/50/64/89/116

3V3_STBY

5V_UP

5V_STBY

OPERATING MODES

124/128/136/139/144/153

5V_UP

71/107

158

LR065

IR RECEIV.

QR001
8MHz

IR001
MC

76

159

3V3_UP
132

KEY BOARD
RX180

H_DRIVE
AQR_ON

94

A/D
CONVERT.

115

131

AV1_PIN8

A/D
CONVERT.

AV2_PIN8

130

RX280

USYS
REGUL.

6V
REGUL.

110

PO

TR198
INV

TP221
INV

13 13

OSC
MAIN PS
6

TP210
INV

12 12

IP170

ECO_STANDBY

TP150
INV

2 2

TP161
RR004
RESET

2 IR004 1

3V3_STBY

IR110
SDRAM

108

CR004

LP070

14V
STDBY PS

3V3_UP
R_LED

38

G_LED

TR015
SWITCH.

1 1

133

2 2

BK001

BR001
5V_V

82
IIC
DA2

GE101

IP070

3V3_STBY
123
INTERRUPT
83
IIC
CL2

5
8 IP050
1

IR130
ROM
72

73

IIC
DA1

23
IIC
CL1

to TP020
3V3_STBY

RE102
11
BLKCURR

10

IV200
VIDEO
44
DEFLECTION
8

IR005
EEPROM

14 14

5V_STBY

15 15

3V3_STBY

16 16

8
BP500

17/39

BP005
1 1

5V_UP

2 2

8V_2H
5V_V

REGUL.

3 3

6V

REGUL.

4 4
5 5

10V

SSB
TV513
INV.

8V_2H

BP501

PSB
BP150

20 20
BV001
BL111

H_DRIVE

38
CENTRE DE
FORMATION THOMSON

MODO ADQUISICIN
ON Event
(KB /IR/AV)

En este modo, la fuente de alimentacin principal es puesta en marcha por la

seal PO (5V en patilla 12 de BP005). Esta es una regulacin asncrona y la
tensin controlada es la de +6V. Por la presencia de 5V_V, el LED pasa a color
naranja. Las bases de tiempos estn inactivas.
Este modo es utilizado para cargar los datos IT (mdulo TAK).

ECO
MODE

STDBY
MODE

4 MHz

72 MHz

0,8s
IR001
INTERNAL
CLOCK

ACQUISITION
MODE

ON
MODE

2,4s
72 MHz

72 MHz

3,3V
ECO_STANDBY
2 of BP005

MODO RUN (FUNCIONAMIENTO NORMAL)

0,7V

Las bases de tiempos son inicializadas por el bus IIC2, la seal AQR_ON (0 en
BP005, patilla 13) activa la regulacin de la fuente de alimentacin principal. Esta
es ahora sincronizada con lneas y la tensin controlada es USYS.
Cuando la informacin de tubo caliente (BLKCURR) es suficiente, el LED rojo se
apagar, los valores analgicos sern cargados y se activarn las rdenes
externas.

AQR_ON
13 of BP005

0
5V

PO
12 of BP005

0
0,1s

39

H_DRIVE
20 of BL111

IR001 PATILLA 133

RED

ORANGE

LED

Esta patilla monitoriza la tensin de 5V_V durante los modos adquisicin y run
(funcionamiento normal). Si esta tensin no est presente o es inferior a 4V, se
pasa al modo seguridad (despus de 3 intentos, se mostrar permanentemente
el cdigo de error 61).

GREEN
WARM TUBE INFO
(BLKCURR)

IP050/IP070
OFF

IP050 OFF
IP070 ON

IP050/IP070 ON
+6V
ASYNCHRONOUS
REGULATION

IP050/IP070 ON
USYS
SYNCHRONOUS
REGULATION

39
CENTRE DE
FORMATION THOMSON

O.S.D. / TELETEXTE

2/4/5/7/8/10
11/13/42/44/45
47/48/50/51/53

IR110
SDRAM

22 to 26
29 to 35

15 to 21
37 to 39

DATA

19 to 21
24/25/40
28 to 37

ADDRESS

41 to 49
10/52/54

CONTROL

2/4/5/66
7 to 9
67 to 69

CVBS_TXT

146

TX572
EF

34

140

TR144/145
EF

R_OSD

141

TR146/147
EF

V_OSD

TR148/149
EF

B_OSD

142

TR140/141
EF

FB_OSD

143

IC500
FRONT END
PROCESS.

35
36

IV200
VIDEO
PROCESS.

37

38

IR001
C

40

UC_V

81

VDFL
JR081
HDFL

UC_H

80

JR080

SSB

TU050
SWITCH.
TU040
SWITCH.

IU030
50/100 Hz
UP-CONVERT.

TV/VGA
From 17 of IU002

40
CENTRE DE
FORMATION THOMSON

OSD Y TELETEXTO

NOTAS

El circuito integrado IR001 gestiona los mens y el teletexto. En la memoria

(SDRAM) IR110 se almacenan las pginas del teletexto.
Los datos del teletexto son extrados desde la seal CVBS_TXT entrando por la
patilla 146 de IR001. Las seales de RGB (0'7 Vp/p) y la conmutacin rpida
(1'5Vp/p) estn disponibles en las patillas 140 a 143 de IR001.
Las seales VDFL (3Vp/p, retorno de cuadros) y HDFL (3Vp/p, retorno de lneas)
garantizan la posicin correcta.
La finalidad del mdulo SUB OSD es evitar los problemas de bloqueo de IR001
con el teletexto y el OSD. Los impulsos de sincronizacin peligrosos resultantes
de un cambio de fuente de seal o diferencias de fase (Durante la bsqueda en
un vdeo, por ejemplo), son detectados y la ventana es generada desde los
impulsos internos (H y V).
41
41
CENTRE DE
FORMATION THOMSON

42
42
CENTRE DE
FORMATION THOMSON

CDIGOS DE ERROR

LISTA DE LOS CDIGOS DE ERROR

Estos cdigos de error son mostrados por el diodo LED rojo del frontal, pero slo
podrn ser mostrados si funciona correctamente el C.
Cada cdigo est dividido en 2 trenes de impulsos separados por una pausa de
0'7 segundos y la separacin entre cdigos es de 1'7 segundos. Los cdigos son
repetidos constantemente.

I2C Bus_1 Clock line held low

13

I2C Bus_2 Data line held low

36

Deflection:Tube gets not warm in time.

14

I2C Bus_2 Clock line held low

37

Deflection: Vertical problem.

15

I2C Bus_3 Data line held low

41

16

I2C Bus_3 Clock line held low

Audio: MSP 34xx/44xx doesn't answer

(or 5V_A not available)

17

I2C Bus_4 Data line held low

42

Audio: Dolby DPL4519 doesn't answer

anymore

18

I2C Bus_4 Clock line held low

43

21

Video: Master-HIP 1st TDA9321

doesnt answer anymore

Audio: AC3 Decoder MAS3528 doesn't

answer anymore

44

22

Video: Power down detection (Vcc

1st HIP)

Audio: Centre switch TEA6422 doesn't

answer anymore

45

Audio: Wrong MSP is fitted

23

Video: Correct Xtal. ident. (1st HIP)

46

24

Video: Slave-HIP 2nd TDA9321 not

acknowledged

Audio: Connection problem to digital

Dolby board

51

green

25

Video: Power down detection (Vcc 2nd

HIP)

Upconverter: SDA9410 doesn't answer

anymore

52

orange

26

Video: Correct Xtal. ident. (2nd HIP)

A/D: Master ADC 1st SDA9206 doesn't

answer anymore

27

Video: Switch TEA6415C doesnt

answer anymore (or 8V_5 not
available).

53

A/D: Slave ADC 2nd SDA9206 doesn't

answer anymore

54

28

PSI: TDA9178 doesnt answer anymore

The NVM chip M24C64 doesn't answer

anymore

29

PSI: Power down detection (Vcc PSI)

55

31

Deflection: TDA9330 (HOP) doesnt

answer anymore

The Portexpander TCE2ACU doesn't

answer anymore

61

HW: Switch 5V (5V_V) not available

32

Deflection: Power down detection (Vcc

HOP)

62

HW: Switch 5V (5V_V) and 8V (8V_V)

not available

33

Deflection: Safety circuit has detected a

problem.

63

HW: Unexpected level on Power_fail

found (Mains to low)

34

Deflection: Horizontal flyback problem .

NHF bit problem (only factory
information)

Existen 4 formas de onda posibles, dependiendo de si el TV est en standby o

est funcionando y el estado del LED sea: apagado, rojo, naranja o verde.

43
1

orange
pause
1,7s
2
green
pause

red
pause
3

off

4
off
pause

CODES
DEFAULTS
35 Deflection: Oscillator is not locked. NRF
bit problem (only factory information)

12

FORMAS DE ONDA DE LAS SEALES EN BR001

0,7s

CODES
DEFAULTS
11 I2C Bus_1 Data line held low

red

43
CENTRE DE
FORMATION THOMSON

44
44
CENTRE DE
FORMATION THOMSON

CONTENIDO
ETAPA GENERADORA DE LNEAS
ETAPA DEL DRIVER DE LNEAS
ETAPA DE POTENCIA DE LNEAS
ETAPA DE BARRIDO DE CUADROS
ETAPA DE CORRECCIN ESTE-OESTE

45

BASES DE TIEMPOS

ETAPA DE CORRECCIN DEL CAMPO MAGNTICO TERRESTRE

ETAPA DE ENFOQUE DINMICO
ETAPA DE SEGURIDAD DEL CIRCUITO DE BARRIDO DE LNEAS

45
CENTRE DE
FORMATION THOMSON

HORIZONTAL DRIVE PULSE

GENERATION

IR001
C
83

82
LV200

+8V_VP
IIC_CL_2
10

8V_2H

IIC_DA_2
39

17

11

5V

SUPPLY

IV200
TDA9330H

CV202

20
OSC./DIV./
PHASE 1
COMPAR.
QV400 21
12MHz

13

24

SOFT
START/STOP

PHASE 2
COMPAR.

H OUTPUT

HOUT

TV513
AMPLI

20 20

H_DRIVE

to RL002
( HORIZ. DRIVER )

14

HD

46

RV231

RV501
RV502

IV520 / IV521
TV522
HORIZONTAL
DEFLECTION PROTECTION

RV507

USYS

HDFL
TV/VGA
From 17 of IU002

TU040
SWITCH.

DPC

RL308
RL310

12 12

8V_2H

CL301

DV531
4

IU030
UP-Converter

RL301

DV530

PHI2_REF

LL008

USYS
10
RL303

RL040

16 16

BV001

BL111

CL030
CL038
CL039
TL010

SMALL SIGNAL BOARD

POWER & SCAN BOARD

46
CENTRE DE
FORMATION THOMSON

INFORMACIN GENERAL

NOTAS

Las seales de lneas, cuadros y este/oeste, proceden del C.I. IV200

(TDA9330H).
Este circuito es alimentado en los modos adquisicin y run (funcionamiento
normal) por la tensin 8V_2H procedente de la patilla de salida 3 del regulador
IP510. Adems una tensin interna de 5V desacoplada por CV202 (patilla 7), es
necesaria para la alimentacin de la parte digital de IV200.
El C IR001, a travs del bus IIC2 entrega la orden de arranque del barrido al
circuito integrado IV200.

ETAPA GENERADORA DE LNEAS

Un conjunto oscilador de 12 MHz y un divisor fijado por la seal HDFL procedente
del convertidor de 50Hz/100Hz genera la seal de lneas.
47

El segundo comparador de fase garantiza el control de la fase esttica utilizando

para ello:
- Impulsos de retorno de lneas PHI2_REF, desde el transistor de potencia TL010,
a travs de un divisor capacitivo.
- Una tensin DPC (Dynamic Phase Correction), procedente de la base del
transformador de lneas, para mantener la pantalla centrada
independientemente de la corriente de haz.
Un circuito de "arranque suave" permite que el tiempo de conduccin del
transistor de potencia de lneas (TL010) sea incrementado gradualmente (de 0 a
16'6s durante los primeros 150 ms. de funcionamiento).
Una etapa de salida H entrega por la patilla 8 de IV200 la seal de lneas. La
tensin de informacin de seguridad de barridos, llega a esta etapa por la patilla
5. Si esta tensin es superior a 2V en el arranque, la seal de salida de lneas es
bloqueada.
Si la tensin en la patilla 5 de IV200 supera los 2V durante el funcionamiento, la
seal de salida de lneas es anulada.

47
CENTRE DE
FORMATION THOMSON

HORIZONTAL DRIVER

20V
8V_2H

DL001
RL001

RV510

IV200

POWER & SCAN BOARD

HOUT
8

RV511

TL004

CV511

CL004

RL004

LL001
RV512

H DRIVE

TL010
20 20

BV001
RV513

RL014

BL111

RL002

CL006

TL005

TV513
CL005
100

48

RL006

TL003
RL005
RL015

SMALL SIGNAL BOARD

RL003
RL009

RL010

From TL029 drain

(E/W correction)

CL010

RL008

RL007

BEAM INFO
(from 10 of LL008)

CL007

48
CENTRE DE
FORMATION THOMSON

ETAPA DEL DRIVER DE LNEAS

NOTAS

El funcionamiento a 32 KHz impone una elevada corriente en el transistor de

potencia de lneas TL010 (baja impedancia en las bobinas del yugo).

49

El transformador LL001 es el que suministra la corriente de base de TL010. Para

reducir el tamao de este transformador, su primario est siempre atravesado por
una corriente, positiva o negativa.
Para conseguirlo, la patilla 1 de LL001 es alimentada por una tensin de
aproximadamente 8'5V (carga del condensador CL005) dependiente de la
relacin cclica de la seal H DRIVE.
El transistor TV513, conmutado por esta seal H DRIVE, controla el push-pull
TL004/TL005:
- Para un nivel bajo de la seal H DRIVE, TV513 es bloqueado, TL004 saturado y
TL005 bloqueado. Una determinada corriente de los 20V atraviesa el primario de
LL001, carga el condensador CL005 y TL010 es saturado por la corriente
procedente del secundario de LL001.
- Para un nivel alto de H DRIVE, TV513 es saturado, TL004 bloqueado y TL005
saturado. CL005 es descargado a travs del primario de LL001 por TL005.
TL010 es bloqueado por la corriente inversa del secundario de LL001.
Para mantener la corriente de base de TL010 independiente de la alimentacin o
de la tensin de unin (tolerancias entre base emisor) una regulacin de corriente
para el primario de LL001, es efectuada por TL003. Durante la saturacin de la
potencia de lneas, este transistor recibe la polarizacin creada (corriente imagen
de las corrientes del primario y secundario) por la diferencia de potencial entre los
terminales de RL015. En el caso de que se incremente, TL003 conduce ms y
modifica la polarizacin de TL004, de esta manera se recuperan los valores
previstos.
Esta regulacin de corriente tambin est asegurada por la utilizacin de las
informaciones de amplitud horizontal y corriente de haz.
El conjunto CL006/RL006 garantiza que la corriente de base de TL010 sea
conformada para reducir las prdidas durante su saturacin.
CL004 junto con el diodo DL001 forman un circuito de realimentacin que
tambin ayuda a reducir la influencia de la alimentacin sobre la polarizacin del
transistor TL004.
49
CENTRE DE
FORMATION THOMSON

TL311
TL312

RL313

+UVERT

RL310
RL312
RL311

RL314

FW_ADJUST
From 25 of IV200

+7V8

RL304
LL008

HORIZONTAL OUTPUT
STAGE

RL305

RL075

20V

DL074/075
7V8
BREATHING

RL300
USYS

DL
305

DL
CL302 306

DPC
BEAM_INFO

10

DL301
18V

RL303

CL301

RL306

RL301

RL308

RL302

DL303
PKS
LL011

LL012

DL302

DH

LL200
HEATER_HIGH

CL034
4

DL012

LL010

LL034

HEATER_LOW
LL201

DL201
U_VIDEO

DL030

CL031

CL200
CL037

50

LL037
RL037

TL010

11

ZL231

DL231

RL231
CL230

DL
034
CL035
LL029

DL
036

RL230

RL034
RL036

ZL221

DL221

RL221
CL220

-UVERT
DL222

CL036
12

E/W
CL030
DL032

+UVFB

CL032

ZL251

DL251

RL251
+UVERT
CL250

RL043

DL043

DL252

RL044
H_DEFL_PROT

LL032

CL038
//
CL039

CL043
RL040
PHI2_REF

50
CENTRE DE
FORMATION THOMSON

ETAPA DE POTENCIA DE LNEAS

NOTAS

El primario de LL008, alimentado desde la tensin USYS, est conectado con el

colector del transistor TL010 y a los diodos moduladores DL030, DL032, y CL031,
CL032.
Estos elementos de conmutacin tambin canalizan la corriente de la deflexin
horizontal conectados en serie con el condensador CL035 (correccin en "S") y
la bobina de linealidad LL037.
Un circuito amortiguador montado en paralelo con el condensador de correccin
"S", anula las oscilaciones que aparecen cuando la corriente de haz sufre rpidas
variaciones.
Para los tubos de pantalla plana, se aade una correccin dinmica "S" por medio
del circuito resonante LL034, CL034.

51

De los secundarios de LL008 se extrae tambin :

- Patillas 3 y 4, impulsos para el filamento del tubo.
- Patilla 6, impulsos negativos, sobre USYS, para generar la tensin U_VIDEO de
195 voltios despus de la rectificacin por DL201.
- Patilla 11, impulsos negativos, para generar la tensin +UVFB de 31 a 45 voltios
despus de la rectificacin por DL231.
- Patilla 9, impulsos negativos, para generar la tensin -UVERT de 13'5 a -17
voltios despus de la rectificacin por DL221.
- Patilla 12, impulsos negativos, para generar la tensin +UVERT de 11'5 a 16
voltios despus de la rectificacin por DL251.
- Patilla 10, las informaciones de BEAM INFO, BREATHING y DPC corriente
de haz instantnea (10 voltios para corriente de haz mnima).

51
CENTRE DE
FORMATION THOMSON

VERTICAL DEFLECTION STAGE

8V_2H
SSC

TF041

SSC_V_GUARD RF040

LV200

RF041

3 3

+8V_VP
17
5V
7

39

9
V GUARD
CONTROL

SUPPLY
SAND-CASTLE
PULSE
GENERATOR

CV202

RGB
BLANKING

VERTICAL
RAMP
GENERATOR

5 5

VERTICAL
GEOMETRY

4 4

2
15

23

16

10

11

V_DRIVE - RF004
CF003

V_DRIVE +

RF005

RF006

4
20V

BREATHING

VD

2
1

OSC.
H/V DIVIDER

DF033

RF009
+UVFB

GEOMETRY
Parameters

IV200

20

QV400 21
12MHz

DF031
+UVERT

IF001
TDA8177F
RF008
DF011
58V

RF003

RV
541

52

RL075

RV230
CV541
CV545

+7V8
RF011
RF012

DL074/075
7V8

TU050
SWITCH.

USYS

DL306

RL302

DL305

RL300

RL308
RL310

17 17
IIC_CL_2
5

LL008

RL305
RL304

IU030
UP-converter

DV

RF020
CF011

-UVERT

VDFL
TV/VGA
from 17 of
IU002

LF022

IIC_DA_2

BV001

10

BL111
RL306

CL302

CL301

RL303

83 82

IR001
C

SMALL SIGNAL BOARD

POWER & SCAN BOARD

52
CENTRE DE
FORMATION THOMSON

ETAPA DE BARRIDO DE CUADROS

NOTAS

Para los circuitos de barrido de cuadros intervienen 2 circuitos integrados:

- IV200 (TDA9330H) para generar la seal en diente de sierra.
- IF001 (TDA8177F) amplifica esta seal y suministra la corriente a las bobinas
deflectoras de cuadros.
El circuito IV200 incluye un generador de rampa, RV541, CV541 y CV545 (patillas
15/16), disparado por el divisor H/V y fijado por la seal VDFL procedente del
convertidor 50Hz/100Hz.
La amplitud de esta rampa es modificada por la tensin de informacin de
BREATHING aplicada a la patilla 4 (correccin dinmica de altura).
La correccin de la linealidad y la amplitud tambin es efectuada por IV200.
Pueden ser ajustadas en el modo servicio por el bus I2C2.

53

El circuito TDA8177F recibe la seal de cuadros por las patillas 1 y 7. Las

tensiones +UVERT (patillas 2 y 6) y -UVERT (patilla 4) alimentan a este circuito
integrado. La tensin UVFB es sustituida por +UVERT durante el retorno de
cuadros.
La salida (patilla 5) entrega la corriente a las bobinas deflectoras de cuadros. En
serie con stas, las resistencias RF011 / RF012 generan en sus terminales una
tensin imagen de la corriente para utilizarla como realimentacin negativa.
Una muestra de este barrido de cuadros es analizada en IV200 (seal VGUARD,
patilla 9). Si esta seal no es correcta o no existe, las salidas RGB de IV200 son
anuladas y el circuito de seguridad es activado. Despus de dos nuevos intentos,
se muestra el cdigo de error 37 y el TV pasa a standby.

53
CENTRE DE
FORMATION THOMSON

EAST-WEST CORRECTION

TL010

8V_2H
DH
LV200
QV400
12MHz

CL034
LL034

+8V_VP

20

17

21

39

CL031

5V

SUPPLY

IV200
OSC.
H/V DIVIDER

DL030

CL037

LL037

RL028
GEOMETRY
Parameters

TL029

CV202
VERTICAL
RAMP
GENERATOR

EAST-WEST
GEOMETRY

RL037
LL029

RL026

CL033

CL035

LL033

RL027

18 18

CL029

CL
036

EW_DRIVE

DL DL
036 034

CL025
23

15

16

10 11

VD

RL029
BREATHING

RV
541

54

RV
230

RL021

DL028

RL025

DL032

RL034
RL036

CL032

LL032
RL075

CV541
CV545

+7V8

20V

VDFL
TV/VGA
From 17 of
IU002

DL029

DL074/075
7V8

TU050
SWITCH.

USYS
RL305
RL308
RL310

RL304
RL302

DL305

RL300

17 17
IIC_CL_2
5

IU030
UP-converter

IIC_DA_2

BV001

BL111

DL306
RL306

LL008

10
CL302

CL301

RL303

83 82

IR001
C

SMALL SIGNAL BOARD

POWER & SCAN BOARD

54
CENTRE DE
FORMATION THOMSON

ETAPA DE CORRECCIN ESTE-OESTE

NOTAS

El circuito integrado IV200 incluye en su interior el generador de parbola

Este/Oeste sincronizada por el generador de rampa vertical.
Los ajustes deben ser hechos en modo servicio y son transmitidos por el bus
I2C2.
La seal EW_DRIVE (IV200, patilla 3) es aplicada al transistor MOS TL029, el
cual extrae la energa desde el modulador utilizando la bobina LL029.
Una correccin dinmica de la anchura est asegurada por la seal BREATHING
(IV200, patilla 4).
Los diodos DL028/029 limitan la tensin mxima en los terminales de las
resistencias RL021/025 en el caso de cortocircuito de CL031. En el modo
adquisicin, la tensin en LL029 ser la de USYS.
55
55
CENTRE DE
FORMATION THOMSON

EARTH FIELD CORRECTION

+UVERT

RL803

RL808

CRT
BOARD

TL808

TL803
5V_UP
RL802

IR001
C

93

RL805

RR
172

DL805

RL811

ROTATION
7 7
BL200

RL800

EFC

2 2
BV001

TL801
BL111

CL810
RL806

RL807

56

TL807
CL800

1
BB002

BB007

RL801
RL804

CL806
RL809

SMALL SIGNAL
BOARD

-UVERT

POWER & SCAN BOARD

56
CENTRE DE
FORMATION THOMSON

ETAPA DE
TERRESTRE

CORRECCIN

DEL

CAMPO

MAGNTICO

NOTAS

Este circuito solamente est montado en los televisores de 28, 32 y 36 con tubo
16/9.
Para compensar los efectos causados por el campo magntico terrestre sobre las
lneas horizontales de la pantalla, se monta una bobina alrededor del yugo
controlada por un circuito en la placa de alimentacin. Dependiendo del valor y
direccin de la corriente que circula por la bobina, se puede rotar la imagen
entera utilizando el telemando desde el men de instalacin.
El C IR001 (patilla 93), entrega unos impulsos modulados en anchura (T =
186s), los cuales son amplificados por TL801/TL803, integrados por
RL806/CL806 y amplificados en potencia por TL807/TL808.

57

El amplificador de potencia es alimentado simtricamente por +UVERT y -UVERT

suministrando una corriente de -50 mA a +50 mA a la bobina.

57
CENTRE DE
FORMATION THOMSON

EHT

LL008
USYS

DYNAMIC FOCUS CIRCUIT

TL010
ON4977

1
FOCUS
9

ZL221
7

PSB

10 13

RL303
CL301

5 3

LL500

FOC_PULSE

RL581

2 2

-9,1V

1 7

DL503

DL501

DL513
9V1

RL534

4
DL504
BB009
DL505

DL508
5V1

58

RL500

CL512 RL536

BL500

BL506

DL512
9V1

RL537

RL538

CL511

TL505
BC639

RL531

RL535
RL532

CL513
DL509
15V DL510

IF001
TDA8177F

TL506
BC546B

RL539

BL502

RL540

BL511

F1

PL501
20M

RL530

1 2
BF001

DL506

DL502
+9,1V

G2_IN

RL512 to RL514

RL550

CL530

DYNAMIC FOCUS
BOARD

+UVERT

BL501
1

CL532

-UVERT

BL504

RL533
TL504
BC546B

+9,1V
TL501
2SC3675

RL501

RL502
DL511
DL507
15V

TL500
BC546B

IL500 TDA4950 6
2
VERT. PARABOLA
GENERATOR
1

RL510

7
CL505
RL505
RL511

RL504

TL502
BC546B
RL515
XFT TUBES 36"V2

-9,1V

58
CENTRE DE
FORMATION THOMSON

ETAPA DE ENFOQUE DINMICO

NOTAS

Este mdulo se instala solamente en los televisores equipados con tubos XF

(extra planos) para que el enfoque sea correcto en toda la superficie de la
pantalla. Para conseguirlo, la tensin de enfoque se modula parablicamente a la
frecuencia de lneas en los tubos de 32 y con lneas y cuadros para los de 36.
La modulacin parablica de lneas se obtiene por la doble integracin del
impulso de retorno de lneas tomado en la patilla 9 de LL008. La integracin inicial
es efectuada por el acoplamiento de los devanados del transformador LL500,
mientras que el condensador CL530 (en paralelo con el secundario) garantiza la
segunda integracin.
La modulacin parablica de cuadros se obtiene por medio del circuito integrado
IL500 (elevacin al cuadrado de la diferencia de corriente en las entradas 1 y 2)
y por el amplificador TL501/TL502.
59

Para no alterar las medidas del circuito de servo-control del tubo, la modulacin
es desactivada durante el retroceso de cuadros. Para conseguir esto, el devanado
de baja tensin de LL500 es puesto en cortocircuito por el transistor TL505
durante el retorno de cuadros. El puente de diodos DL501 a DL504 garantiza que
este transistor es polarizado.
Los elementos DL505, DL506, CL511, CL512, RL534, RL535 y RL536 suprimen
los rebotes creados por TL505.

59
CENTRE DE
FORMATION THOMSON

HORIZONTAL STAGE PROTECTION CIRCUIT

5V_STBY

DV533

RV533

USYS

8V_2H
RV530

LL008
1

CL030

DL043

H_DEFL_PROT

RL044

CL038
CL039

DH

RL043

10 10

TL010

RV521
CL043

LL034
DL030

DV523

RV528

LL037
RL037
LL029

TL029

DL032
CL029

8
RV531

DV529

RL023

RV529

DV524

Horiz.
Drive pulse
to TV513

LL032

60

RL021
RL025

10 11

CL032

RL022

RL024
DL028
DL029

H
OUTPUT
8

RV542

CL035

RL027

CL025

IV520

3
CL037

RL028

DV521

IV200

CL031

DV535

RV532

CL034

EW_PROT

8V_2H

15 15

CL023

RV526

USYS

+7V8

6
RL308
RL310

LL008

RL074

DEFL_SAFETY
10

DL073

RL303

CL072

RV520
6 6

BL111

BV001
CV521
RV527

POWER & SCAN BOARD

DV520

IIC
CL2

+
-

IIC
DA2

IV521
1

5VUP

DV534

CV
522

4
TV522

83 82

RR
180
87
SAFETY
ENABLE

IR001
C

SMALL SIGNAL BOARD

60
CENTRE DE
FORMATION THOMSON

CIRCUITOS DE SEGURIDAD DEL BARRIDO DE LNEAS

La entrada de circuito de seguridad (patilla 5 de IV200), recibe todas las tensiones
conectadas al entorno de la deflexin y est preparado para reaccionar
inmediatamente en cuanto ocurra: un cortocircuito, se abra el circuito del yugo
horizontal, por sobretensiones o por una excesiva corriente de haz.

La constante de tiempo CV522/TV522 desactiva el circuito de seguridad durante

el tiempo necesario para que se establezca el barrido. Las salidas 7 de IV520 y 1
de IV521 estn a nivel alto en modo adquisicin.
NOTAS:

El circuito de seguridad se divide en tres unidades.

La primera, con la seal DEFL_SAFETY detecta la excesiva corriente de haz.
La segunda, con la seal H_DEFL_PROT detecta el exceso de MAT (USYS muy
alta, etc.) o un amortiguamiento de la MAT.
La tercera, con la seal EW_PROT detecta la tensin en los terminales de DL032
(yugo horizontal en cortocircuito o abierto).
Toda esta informacin se aplica a la patilla 5 de IV200 a travs de los diodos
sumadores DV520, DV521 y DV523.
61

El comparador IV520, referenciado en las patillas 5 y 2 por una tensin de 13V,

recibe la seal H_DEFL_PROT por las patillas 6 y 3. En el caso de un aumento
excesivo de la tensin de MAT, la tensin en la patilla 3 sobrepasar los 13V y
activar el circuito de seguridad. En el caso de una disminucin de la MAT, la
tensin en la patilla 6 caer por debajo de 13V y activar el circuito de seguridad.
En ambos casos la seal de lneas ser suprimida.
El comparador IV521, referenciado en las patillas 6 y 3 por una tensin de 13V,
recibe las seales EW_PROT y DEFL_SAFETY respectivamente por las patillas
5 y 2. En el caso de que se abrieran o se pusieran en cortocircuito las bobinas
deflectoras H, la tensin en la patilla 5 sobrepasar los 13V y se activar el
circuito de seguridad. Si la corriente de haz aumenta en exceso, la tensin en la
patilla 2 caer por debajo de 13V y activar el circuito de seguridad. En ambos
casos la seal de lneas ser suprimida.
Los conjuntos DV533/RV533, DV529/RV531 y DV524/RV529 evitan que el TV se
estuviera encendiendo y apagando cclicamente mientras est activado el circuito
de seguridad. En cuanto la tensin en la patilla 5 de IV200 desciende por debajo
de 2V, IV200 desactiva inmediatamente la proteccin.

61
CENTRE DE
FORMATION THOMSON

62
62
CENTRE DE
FORMATION THOMSON

CONTENIDO

SINTONIZADOR F.I. IMAGEN / F.I. SONIDO

SINTONIZADOR F.I. IMAGEN PIP

63

RADIOFRECUENCIA
FRECUENCIA INTERMEDIA

63
CENTRE DE
FORMATION THOMSON

TUNER / AUDIO & VIDEO DEMODULATION

FI021
40,4MHz
11

FI025
PIF
SAW

FI

+5VMT

1
9

+33V

CAG HF

RH030
15k

10

IF Ampli
PLL Demod

2Vcc

TI030
EF
LI033
QI033
5,5/5,74MHz

12

AFC
AGC

Group
Delay
Compens.

CI028
2,2F
CVBSINT
(to video switching)

62

13

2Vcc

TX500
EF

14

DH030
CH030
100F

L': 0

64

TI003
INV

LH001

TRAP INFO
BG: 0

IC500
TDA9321H

63

FI007
SIF
SAW

FI001
31,9MHz

DH010
ZMM33

RI029
390R

0,5V to 4,1V

+5VMT

CI029
100n

RH031
3,9k

video
Ampli
RI028
2,2M

NH503
CTT5010

FI028
77,8MHz

64
TI006
INV

Ampli
IF
AGC

AM/ FM
Demod

TI010
AMPLI

19

SIF (FM/NICAM)
2Vcc

RI009
1k

1
CI005
4,7F

AM_AF
CI009
3,3n

22
5V_V

CC533
100n

47
11

BP500

83

3
BP005

POWER & SCAN

BOARD

82

IR001
C

RP113/114
RP117/120

5V

46

IIC_DA_2

33V

33

Supply

IIC_CL_2

SMALL SIGNAL
BOARD

45

VP1_M

+8V_M_DIG

LX501

LX502

RX001
8V_1H

+8V_FE

USYS

64
CENTRE DE
FORMATION THOMSON

SINTONIZADOR CTT5010

FRECUENCIA INTERMEDIA DE SONIDO

El CTT5010 es un sintonizador que funciona por sntesis de frecuencia. Est

controlado por el C IR001 a travs del bus IIC2, para la conmutacin de bandas
y sintona de los canales, cubriendo los siguientes mrgenes de frecuencias:

La F.I., procedente de la patilla 11 del sintonizador, pasa a travs del filtro FI001
(trampa del canal adyacente BG, 319MHz), FI007 y entra al IC500 por las patillas
63 y 64.

- VL: 4825MHz a 11225MHz.

- VH: 11925MHz a 39925MHz.
- U: 40725MHz a 86325MHz.

El filtro FI007 debe ser conmutado. En norma L, su frecuencia de sintona es de

404MHz. En el resto de las normas, la frecuencia es de 324MHz.

FRECUENCIAS INTERMEDIAS
FRECUENCIA INTERMEDIA DE IMAGEN

En IC500, la F.I. de sonido AM es amplificada, demodulada y sale por la patilla 5.

En IC500, las F.I. de sonido FM y NICAM, se toman desde las etapas de video,
son amplificadas y salen por la patilla 5.
NOTAS

65

La F.I., procedente de la patilla 11 del sintonizador, pasa a travs del filtro FI021
(trampa del canal adyacente, 404MHz), el F.O.S FI025 y entra al IC500 por las
patillas 3 y 2.
En IC500, la F.I. de imagen es amplificada y demodulada. La seal de vdeo,
(patilla 10 de IC500), pasa a travs de la trampa de la nterportadora de sonido
de FM (LI033/QI033) y es reinyectada por la patilla 12 de IC500. Dentro de IC500,
es enviada a la etapa de correccin de retardo y vuelve a salir por la patilla 13.
Finalmente, por TX500, es introducida de nuevo por la patilla 14 de IC500 para
ser dirigida a la etapa de conmutacin.
La tensin del CAG de RF, por la patilla 62 de IC500 (05V a 41V), es enviada al
sintonizador. El diodo DH030 mejora la actuacin del CAG cuando la seal tiene
grandes fluctuaciones.

65
CENTRE DE
FORMATION THOMSON

FI528
77,8MHz

TUNER / PIP VIDEO DEMODULATION

FI521
40,4MHz
11

FI525
PIF
SAW

FI

NH501
CTT5010

1
9

CAG HF

66

LH501

DH010
ZMM33

IF Ampli
PLL Demod

13

CVBSINT
(to video switching)

62

IIC_CL_2

82

POWER & SCAN

BOARD

+8V_S_DIG

LX701

BP005
RP113/114
RP117/120

SMALL SIGNAL
BOARD

5V

45

VP1

IR001
C

TX700
EF

CC733
100n

47

83

2Vcc

14

33

Supply

46

BP500

LI533
QI533
5,5/5,74MHz

IC700
TDA9321H

RH531
3,9k

11
33V

TI530
EF

Group
Delay
Compens.

AFC
AGC

CI528
2,2F

IIC_DA_2

5V_V

2Vcc

12

DH530
CH530
100F

+33V

RI529
390R

0,5V to 4,1V

10

RH530
15k

8
video
Ampli

RI528
2,2M

CI529
100n

LX702

RX001
8V_1H

+8V_FE

USYS

66
CENTRE DE
FORMATION THOMSON

SINTONIZADOR DEL PIP CTT5010

NOTAS

El CTT5010 es un sintonizador que funciona por sntesis de frecuencia. Est

controlado por el C IR001, a travs del bus IIC2, para la conmutacin de bandas
y sintona de los canales, cubriendo los siguientes mrgenes de frecuencias:
- VL: 4825MHz a 11225MHz.
- VH: 11925MHz a 39925MHz.
- U: 40725MHz a 86325MHz.

FRECUENCIAS INTERMEDIAS
FRECUENCIA INTERMEDIA DE IMAGEN

67

La F.I., procedente de la patilla 11 del sintonizador, pasa a travs del filtro FI521
(trampa del canal adyacente, 404MHz), el F.O.S FI525 y entra al IC700 por las
patillas 3 y 2.
En IC700, la F.I. de imagen es amplificada y demodulada. La seal de vdeo,
(patilla 10 de IC700), pasa a travs de la trampa de la nterportadora de sonido
de FM (LI533/QI533) y es reinyectada por la patilla 12 de IC700. Dentro de IC700,
es enviada a la etapa de correccin de retardo y vuelve a salir por la patilla 13.
Finalmente, por TX700, es introducida de nuevo por la patilla 14 de IC700 para
ser dirigida a la etapa de conmutacin.
La tensin del CAG de RF, por la patilla 62 de IC700 (05V a 41V), es enviada al
sintonizador. El diodo DH530 mejora la actuacin del CAG cuando la seal tiene
grandes fluctuaciones.

67
CENTRE DE
FORMATION THOMSON

68
68
CENTRE DE
FORMATION THOMSON

CONTENIDO
GENERAL
CONMUTACIONES DE VIDEO
CONMUTACIONES DE RGB

69

CONMUTACIONES

69
CENTRE DE
FORMATION THOMSON

13
CVBS_AV2_OUT TX231
EF

AV1_CVBS/Y_IN
20

18

10

19
17

AV1_R/C

15

10

AV1_PIN8

8
RX180
10k

131

RR119
3,65k
AV2_PIN8

IIC_DA_2

82

IR001
C
130

TX670
EF

17
83

IIC_CL_2

4
7
6

BX226
20

23

CHR_TO_HIPS

24

CVBS_HIPM

18

IX600
TEA6415CD

AV_LINK

AV2_CVBS/Y_IN
19

IIC_DA_2

47

IIC_CL_2
46
32

6
13

17

AV2_R/C

15
RX250
100R

AV2

VIDEO
SWITCHING

BX006

SCI

CVBS/Y_TO_HIPS
TX675
EF

16

109
4
7
6

CVBS/Y
S
W
I
T
C
H
I
N
G

CVBS_AV1_OUT TX131
EF

13

IC700
TDA9321H
(PIP)

14

TX261
EF

RX150
100R

AV1

TX700
EF

VIDEO
IF

10
8
RX280
10k

RR120
3,65k

20
RX301
475R
15

TX325
TX327
TX329
AMPLI
TX305
TX307
TX309
AMPLI

AV3

IC500
TDA9321H
34

14

TX572
EF

HIPS_CVBS 18

70
RX321
475R

TX500
EF

TX765
EF

TX251
TX252
TX256
TX257
SWITCH.

VIDEO
IF

AV3/F_CVBS/Y_IN

14

TX650
EF

CVBS/Y_TO_HIPM 23

15

TX655
EF

CHR_TO_HIPM 24

1
12
IC900
TDA9181

AV3/F_CHROMA_IN
HIPM_CVBS

14
VIDEO
COMB
FILTER 16

CVBS 26
Y
C

28

CVBS_TXT
CVBS/Y
S
W
I
T
C
H
I
N
G

IIC_CL_2
46
IIC_DA_2
47
83 146

82

IR001
C

29

20
TAK_SYNC

FRONT CONNECTORS
TX680
EF

16

32

TX565
EF

TX685
EF

RX322
475R
1

BX802
RX302
475R

3
BJ004

3
BX004

SMALL SIGNAL BOARD

TAK MODULE

BX801

VIDEO SWITCHING

70
CENTRE DE
FORMATION THOMSON

GENERAL
El chasis ICC21 tiene muy diversas caractersticas:
- 3 conectores SCART (AV1, AV2 y AV3).
- Conectores frontales, en paralelo con el AV3 para conectar una videocmara.
- Conectores opcionales, en paralelo con el AV2.
- Seal de vdeo del sintonizador, en la salida de vdeo de AV1.
- Seal de la pantalla que se est viendo, en la salida de vdeo de AV2.
- Deteccin de la conmutacin en AV1 y AV2 en 4/3 y 16/9.
- Conectores de entrada Y/C para AV1, AV2, AV3 y conectores frontales.
- Entradas RGB en AV1 y AV2 con control de borrado rpido (FB).
- Encendido del TV por la deteccin de la conmutacin lenta (patilla 8 de los AV),
seleccionando la entrada apropiada.

CONMUTACIONES DE VIDEO
71

Las diferentes operaciones de conmutacin son efectuadas por los circuitos

integrados IX600 e IC500 para el canal principal y por IX600 e IC700 para el canal
PIP. Estos circuitos integrados son controlados a travs del bus IIC2. El circuito
integrado IX600 selecciona las seales CVBS o Y/C procedentes de los AV1,
AV2, AV3 y conectores para la imagen principal y para la imagen en primer plano
(PIP).

CONMUTACIONES DE RGB
SALIDA
MODO
PANTALLA
TUNER
14 IC500
AV1
10/8 IX600

AV1
13 IX600

AV2
18 IX600

TUNER
AV1

TUNER

AV2
6/5 IX600

AV2

AV3
1/3 IX600

AV3

AV1

NOTAS

Para cumplir con el estndar SCART, la seal de vdeo procedente del

sintonizador debe estar siempre presente en la salida de vdeo de AV1 (patillas
14 de IC500, 32 de IC500, 20 de IX600 y 13 de IX600).
La seal de salida de vdeo en el AV2 es seleccionada de acuerdo a la lgica
WYSIWYG (What You See Is What You Get). Es decir, que por la salida del AV2
siempre estar la seal de la imagen que se est viendo en la pantalla.
Si est montado el mdulo TAK (televisin interactiva a travs de mdem), la
seal seleccionada se enva a este mdulo y a las salidas AV1/AV2. El mdulo
TAK procesa esta seal (aade la informacin TAK, etc.) y entrega la RGB
resultante con la seal de sincronizacin TAK_SYNC.

71
CENTRE DE
FORMATION THOMSON

AV1
7

AV2

11

15

11

RVB SWITCHING

15

16

16
+5V_FE

RX108

FB1
FORCE

RX109

AV2_B

AV1_R/C

11

FB2
FORCE

RX215
RX218

RX209

12

15 13 14

TX109
BCR191
AV1_B

IR006
TCE2ACU

RX216

AV1_G

AV2_G

AV1_FB

14

TX216
BC846B

AV2_FB
TX112
BC846B

15
l

TX212
BC846B

RGB_AV_SELECT
RX116

RX117

TX115
BC856B

FB1_DET

RX115/118

AV1/2_B

AV1/2_G

10

RX894

13

AV1/2_R/C

97

+5V_FE
TX116
BC846B

11

IR001
C

+5V_FE

IX900
TDA8601

12

105
FB2_DET

FB_CLEAR
2

RX217

TX215
BC856B

TX209
BCR191

AV2_R/C

SMALL SIGNAL
BOARD

+5V_FE

+5V_FE
RX208

AV1/2_FB

TX895
BC846B

RX895
FP_DET

RX983

98

CX895
83

TX893
BC846B

72

SSC_HIPM

82

TX897
BC846B

RX897

TAK_B
3
TAK_G
4
TAK_R
5

TAK
MOD.

BX801
IIC
DA_2

IIC
CL_2
43

42

41

MATRIX

40

46

59

47

39
from VIDEO
Processing
Y U V

IC500
TDA9321H

IIC
DA_2

IIC
CL_2

TAK_FB
38

37
MATRIX

36

43

42

41

MATRIX

46

40

47

39
from VIDEO
Processing
Y U V

IC700
TDA9321H
(PIP)

YUV SWITCHING

TAK_FB
38

37

36

MATRIX

YUV SWITCHING

49

50

51

49

50

51

Y_M_IN

U_M_IN

V_M_IN

Y_S_IN

U_S_IN

V_S_IN

72
CENTRE DE
FORMATION THOMSON

CONMUTACIONES DE RGB

NOTAS

Los conectores SCART AV1 y AV2 disponen de entrada RGB. El circuito

integrado IX900 asegura la seleccin de una de estas fuentes de seal
RGB_SELECT: 5V para AV1 y 0V para AV2. Las seales RGB y FB
seleccionadas son dirigidas hacia IC500 (imagen principal) y hacia IC700
(imagen PIP). Estos dos circuitos son controlados por el bus IIC2 y pueden
tambin recibir las seales RGB y de conmutacin rpida TAK_FB, procedentes
del mdulo TAK.
Los transistores TX109 para AV1 y TX209 para AV2 permiten forzar las seales
(por el telemando, IR001 e IR006) AV1_FB y AV2_FB. Cuando se selecciona un
programa de TV, estas seales FB son desactivadas por la seal FB_CLEAR.

73

Los transistores TX893, TX895 y TX897 permiten la diferenciacin entre una

seal FB permanente y una FB variable (chroma key), esto permite que los
registros correctos de color sean los definidos en cada caso. Con una seal FB
permanente, la patilla 98 de IR001 est permanentemente a 5V. Con una seal
FB variable, la patilla 98 de IR001 est a 4V exactos durante el retorno de
cuadros.
Cuando las seales RGB han sido desactivadas por el usuario, se utilizan 2
multivibradores (TX116/TX115 para AV1 y TX216/215 para AV2) para detectar un
nuevo FB para que puedan ser visualizadas estas RGB. El estado de estos
multivibradores es transmitido al C, IR001, (seales FB1_DET, FB2_DET) a dos
patillas configurables como entrada / salida. De esta manera es posible restaurar
las patillas a su estado previo con las mismas conexiones cada vez que el estado
del multivibrador es el de lectura.

73
CENTRE DE
FORMATION THOMSON

74
74
CENTRE DE
FORMATION THOMSON

CONTENIDO
GENERAL
DEMODULACIN DEL CANAL PRINCIPAL
DEMODULACIN DEL CANAL SECUNDARIO
DIGITALIZACIN DE LA SEAL DEL CANAL PRINCIPAL
DIGITALIZACIN DE LA SEAL DEL CANAL SECUNDARIO
PROCESAMIENTO DIGITAL 100 Hz
75

PROCESAMIENTO
DEL VIDEO

OPCIONES DE ZOOM Y CHROMA KEY

CONVERSIN DEL FORMATO DE ENTRADA Y DE IMAGEN
REDUCCIN DE RUIDO Y MOVIMIENTO
100 Hz y 50 Hz DVM (Digital Video Mastering)
ETAPA DE SALIDA Y CIRCUITO DE SINCRONIZACIN
PROCESAMIENTO POST-DIGITALIZACIN
PROCESAMIENTO RGB

75
CENTRE DE
FORMATION TECHNIQUE

(OPTIONAL)
IC900
COMB FILTER

CVBS

C
YM 1H

IC500
TDA 9321 H
DEMODULATION
MAIN PATH (M)

TUNER
MAIN PATH
NH503
CTT5010

UM 1H
VM 1H

IU002
SDA 9206
ANALOG
DIGITAL
CONVERTER
MAIN PATH (VM)

CVBSM
21
19
17
15
13
11
9

20

I2C2

18
16
12

IX 900
AV1/AV2
RGB SIGNALS
SWITCHING

21
19
17
15
13
11
9

20
18
16
14
12
10
8

I2C2

21
19
17

76

15
13
11
9
7
5
3

I2C2

14
10

IX600
TEA 6415CD
SCART
CVBS SIGNALS
SWITCHING

20
18
16
14
12
10
8
6
4

C
V
B
S
/
Y
/
C

AV1/
AV2
R.G.B

I2C3
8BITS
BUS
YM

TAK
R.G.B

8BITS
BUS
UM/VM
Y 2H

IU003
SDA 9410
DIGITAL
PROCESSING
+ DAC

TAK
MODULE

U 2H
V 2H

Y 2H
IV 100
TDA 9178
PSI

U 2H
V 2H

IV200
TDA 9330H
R.G.B SWITCHING
FINAL VIDEO
PROCESSING

R
V
B

CRT
IB01 or
IB01/IB02/IB03
VIDEO
AMPLIFICATION

FRONT
CONNECTOR
I2C2

BJ004

TAK
R.G.B

C
V
B
S
/
Y
/
C

I2C3
8BITS
BUS
YS
CVBS

YS 1H
TUNER
SECONDARY PATH
NH501
CTT5010

I2C2

I2C2

IC700
TDA 9321 H
DEMODULATION
SECONDARY PATH (S)

I2C2

US 1H

I2C2
TXT/OSD
R.G.B

8BITS
BUS
US/VS

IU003
SDA 9206
ANALOG/
DIGITAL
CONVERTER
SECONDARY PATH (VS)

I2C2

I2C3

IR001
MICROCONTROLER
OSD/TXT
GENERATOR

VS 1H

(OPTIONAL)

I2C3

76
CENTRE DE
FORMATION TECHNIQUE

GENERAL

NOTAS

77

El procesamiento del vdeo en el ICC21 garantiza la ptima calidad de imagen,

gracias al Digital Vision Mastering (100 Hz o 50 Hz DVM). Tambin dispone de
otras muchas funciones, tales como 6 formatos de zoom para poder llenar la
pantalla con cualquier tamao de imagen, auto formato para garantizar que la
imagen se muestra siempre en el formato correcto y mejora de la seal de la
imagen (PSI) para mantener una buena calidad de imagen en los diferentes
formatos de zoom y por lo tanto, mantener el nivel de definicin. Adems,
tambin soporta las funciones de PIP (Picture In Picture), PAP (Picture and
Picture) y PAT (Picture and Text).
DVM (Digital Vision Mastering) es un proceso que ha sido desarrollado por
Thomson, el cual proporciona una ptima calidad de imagen con cualquiera de
las fuentes de seal utilizadas (VHS o DVD).
Esta tecnologa ofrece dos tipos de resolucin.
- DVM a 100 Hz es el equivalente de Motion Mastering con la deteccin de
movimiento mejorada. Duplica la frecuencia del barrido para reducir el parpadeo
y proporcionar una imagen ms estable.
- DVM a 50 Hz proporciona el barrido progresivo, el nmero de lneas mostrado
en la pantalla es doblado (resolucin vertical) para obtener una imagen ms
precisa y detallada. La velocidad del refresco es acelerado para reproducir las
imgenes en movimiento perfectamente (sin parpadeos y con mayor brillo).
Por defecto, el televisor se conmuta a DVM 100 Hz, pero se puede cambiar a DVM
50 Hz para adaptar el procesamiento de la imagen a la fuente de vdeo y obtener
el mejor resultado posible.

77
CENTRE DE
FORMATION TECHNIQUE

DEMODULATION

+ 8V YUV M

+ 8V HIP M CVBS

POWER & SCAN

BOARD

RX504
4 4
5 5

+ 10 V
BP150

IP501
REGUL
8V

BP501

+8V_1H

LX

+ 8V
M DIG

11

TAK SYNCHRO
FROM BX801

16

78

CVBS FROM
PIN 32 OF IC700
SECONDARY PATH

18

CVBS/Y FROM
PIN 14 OF IX600

23

CHROMA FROM
PIN 15 OF IX600

24
CHR

29

28

45

IIC
CL2

+8V_
FE 5V

48

33

IIC
DA2

46

35

47

SUPPLY

+ 8V YUV M
49

DELAY
CHROMA TRAP

BELL FILTER
BANDPASS FILTER

SWITCHING

DETECT.
DEMODUL.

1H
DELAY

26

IC500
TDA9321H
(main path)

COMB
FILTER
IC900

U (M)_1H
TX530
+ 8V YUV M

51
Y

54

34

32

50

SWITCHING

MATRIX

16

Y (M)_1H
TX540
+ 8V YUV M

+ 5V FE

4/6

33

CC535 100nF
CC534 4,7F

LX
502

VP1M

14

IR001
C
32

RX001

SMALL SIGNAL BOARD 501

CVBS INT
MAiN PATH

CC533
100n

+8V_FE

57

53

39

52

36

TX520

V (M)_1H

MATRIX
41

37 38

TO IU030
MAIN
PATH

42 43

40

14
12

CVBS

+ 8V
YUV M

CC553
100n

+ 8V
HPI M CVBS

+ 8V
HPI M CVBS

RC552
100k

2/8

TX515

TX565

QC536
3,58MHz

TX572

(optional)
CVBS

TO PIN 62
OF IU002

THOMSON multimedia
Marketing France

CVBS

TO PIN 20
OF IX600

CVBS

TO PIN 18
OF IC700

CVBS
(TXT)

TO PIN 146
OF IR001 P

CC536
15p
QC544
4,43MHZ
CC544
15p

CC551
3,3n

CC552
100n

FROM
BX801
TAK MODULE

FB

FROM IX900
AV1/AV2
SWITCHING

FB TAK
FROM
PIN 15 OF IR006

78
CENTRE DE
FORMATION TECHNIQUE

DEMODULACIN DEL CANAL PRINCIPAL

PROCESAMIENTO DEL SINCRONISMO

El circuito integrado IC500 (TDA9321H) se encarga de la demodulacin de las

seales CVBS e Y/C del canal principal. Enteramente controlado por el bus IIC2,
incorpora interiormente sus propios filtros y no necesita ningn tipo de ajuste.
Adems, este circuito reconoce automticamente las normas de color a partir de
las salvas. Dos cuarzos (4'43MHz y 3'58MHz) se utilizan para esto.

Una seal CVBS desde la patilla 26 se enva a la patilla 62 del conversor para
juntar los sincronismos de lnea y las seales VS y HS para las bases de tiempos
y el control de varios PLL del canal principal.

NOTAS
PROCESAMIENTO DEL CANAL Y
Dependiendo del estndar reconocido, el circuito conmuta las trampas
adecuadas o deja pasar la seal libremente si se detecta una seal S-VHS. Una
lnea de retardo incluida dentro del circuito integrado compensa el retardo
producido.
PROCESAMIENTO DEL CANAL DE CROMINANCIA
79

Dependiendo del estndar de color reconocido, se conmutan los filtros internos

de banda para PAL / NTSC y filtro "campana" para SECAM. La frecuencia de
resonancia (4'28MHz) de la "campana" es controlado por un circuito que utiliza un
cristal de cuarzo de 4'43 MHz durante el retorno de cuadros.
La demodulacin PAL / NTSC requiere un oscilador, el cul trabaja
conjuntamente con un cuarzo externo. El descodificador SECAM es un
demodulador a PLL auto calibrado (patilla 53) cuyo VCO es ajustado durante el
retorno de cuadros.
En algunos modelos, un circuito (IC900, comb filter) permite que las seales de
luminancia y crominancia sean separadas en las normas PAL y NTSC.
MATRIZADO Y CONMUTACIN DE LAS RGB EXTERNAS
Las RGB, procedentes de AV1, AV2 o TAK, son matrizadas para que puedan ser
digitalmente procesadas de la misma manera que las seales CVBS o Y/C. La
seal externa de FB valida el reconocimiento de estas RGB.

79
CENTRE DE
FORMATION TECHNIQUE

DEMODULATION

+ 8V YUV S

+ 8V HIP S CVBS

POWER & SCAN

BOARD

RX704
4 4
5 5

+ 10 V
BP150

BP501

IP501
8V
REGUL

+8V_1H

CC733
100n

+8V_FE

IR001
C
32

RX001
LX

SMALL SIGNAL BOARD701

LX
702
VP1

11

45

33

CC735 100n
CC734 4,7F
+ 8V
S DIG

IIC
CL2

+8V_
FE 5V

48

33

IIC
DA2

46

35

47

SUPPLY

CVBS INT
SECONDARY PATH

+ 8V YUV S
49

14

DELAY
CHROMA TRAP

Y (S)_1H
TX740
+ 8V YUV S

CVBS FROM
PIN 84 OF IC500
MAIN PATH

18

80

23

CHROMA FROM
PIN 16 OF IX600

24

TX710

TO PIN 18
OF IC500

1H
DELAY

50

SWITCHING

U (S)_1H
TX730

TO IU030
SECONDARY
PATH

SWITCH.
51

IC700
TDA9321H
(secondary path)

TX720

V (S)_1H

26
MATRIX
32

+ 8V YUV S

TO PIN 11
OF IX600

DETECT.
DEMODUL.

+ 8V YUV S

CVBS/Y FROM
PIN 17 OF IX600

TO PIN 61
OF IU003

BELL FILTER
BANDPASS FILTER

54

57

53

39

52

36

MATRIX
41

37 38

42 43

40

TX765
CC753
100n

+ 8V HPI S CVBS

RC752
100k

QC736
3,58MHz
CC736
15p
QC744
4,43MHz
CC744
15p

CC751
3,3n

CC752
100n

FROM
BX801
TAK MODULE

FB

FROM IX900
AV1/AV2
SWICHING

FB TAK
FROM
PIN 15 OF IR006

80
CENTRE DE
FORMATION TECHNIQUE

DIGITALIZACIN DE LA SEAL DEL CANAL SECUNDARIO

NOTAS

El circuito integrado IC700 (TDA9321H) es el encargado de la demodulacin de

las seales CVBS e Y/C para el canal secundario. Incorpora interiormente todos
los filtros necesarios y no necesita ningn tipo de ajuste.
Adems, este circuito reconoce automticamente las normas de color a partir de
las salvas. Dos cuarzos (4'43MHz y 3'58MHz) se utilizan para esto.
PROCESAMIENTO DEL CANAL Y
Dependiendo del estndar reconocido, el circuito conmuta las trampas
adecuadas o deja pasar la seal libremente si se detecta una seal S-VHS. Una
lnea de retardo incluida dentro del circuito integrado compensa el retardo
producido.

81

PROCESAMIENTO DEL CANAL DE CROMINANCIA

Dependiendo del estndar de color reconocido, se conmutan los filtros internos
de banda para PAL / NTSC y filtro "campana" para SECAM. La frecuencia de
resonancia (4'28MHz) de la "campana" es controlado por un circuito que utiliza un
cristal de cuarzo de 4'43 MHz durante el retorno de cuadros.
La demodulacin PAL / NTSC requiere un oscilador, el cul trabaja
conjuntamente con un cuarzo externo. El descodificador SECAM es un
demodulador a PLL auto calibrado (patilla 53) cuyo VCO es ajustado durante el
retorno de cuadros.

MATRIZADO Y CONMUTACIN DE LAS RGB EXTERNAS

Las RGB, procedentes de AV1, AV2 o TAK, son matrizadas para que puedan ser
digitalmente procesadas de la misma manera que las seales CVBS o Y/C. La
seal externa de FB valida el reconocimiento de estas RGB.

PROCESAMIENTO DEL SINCRONISMO

Una seal CVBS desde la patilla 26 se enva a la patilla 62 del conversor para
juntar los sincronismos de lnea y las seales VS y HS para las bases de tiempos
y el control de varios PLL del canal principal.

81
CENTRE DE
FORMATION TECHNIQUE

3,3V
5V

Y 49

TX540

U 50

TX530

V 51

TX520

CVBS 26

TX515

IC500

1
3

23/55
AMPLI

2
4
5

6
8

9
RU
060

RU
004
TU
060

5V
IU001

RU061

RU002

RU
062

82

TU
004

RU
007

4V

CVBS
1,8 V

RU005
RU
010

RU003

TU
001

CU
015

FILTER
13,5 MHZ

AMPLI

CLAMPING
CIRCUIT

VREFLU
VREFHU

11
13

AMPLI

12
14

VREFLV
VREFHV

8 BITS
ADC

FILTER
6,75 MHZ

IU
004

1
8

5V
STBY

FILTER
3,375 MHZ

IU002
SDA 9206
CLAMPING
CIRCUIT

8 BITS
Y

24
31

4.2.2

FILTER
6,75 MHZ

8 BITS
ADC

M
U F
L O
T R
I M
P A
L T
E T
X E
E R
R

4.1.1

FILTER
3,375 MHZ

64
62 CLAMPING
CIRCUIT
61
63
60 22/35/36/49/
55/56/57

8 BITS
37
44

SYNCHRO
PROCESSING

21/45

7 BITS
ADC

VREFLC
VREFHC
58/49

U OR V
TO
IU030

4.1.1
51
54
19

5VD
RU008

DELAY

4.2.2

NUMERICAL
PLL

I2C BUS
INTERFACE

VS
HS
BLN

53

CLKM

17

TV/VGA

18
RESET
IU030

46

IU001
2,5 V
V REF

32/50
OUTPUT
FORMATTER

15

CU
001
RU
006

8 BITS
ADC

VREFLY
VREFHY

7
10

CLAMPING
CIRCUIT
CLAMP

59

47

48

5VD
FU001

CU
14

33

34

D
A
T
A

C
K

5V
CU
13

24,576 MHZ
I2C3

2/3
7/6

82
CENTRE DE
FORMATION TECHNIQUE

DIGITALIZACIN DE LA SEAL DEL CANAL PRINCIPAL

La seal es digitalizada despus de la demodulacin de crominancia. Las seales
analgicas de luminancia (Y) y diferencia de color (U y V) se introducen en el
circuito integrado IU002 (SDA 9206).
El circuito integrado SDA 9206 contiene 3 convertidores A/D de 8 bits para las
seales Y, U, V y un generador de reloj.

PROCESAMIENTO DE LA SEAL DE VIDEO

83

Las seales Y, U y V estn presentes en las patillas 3, 8 y 13 respectivamente del

circuito integrado IU002. En el interior del circuito, estas seales son amplificadas
y fijadas antes de ser enviadas a los convertidores analgico / digitales.
En la salida del convertidor, encontramos la seal Y en forma de 8 bits paralelo
con una frecuencia de 13'5 MHz, la cual sale por las patillas 24 a 31 a travs de
una lnea de retardo y un amplificador.
En la salida de los otros dos convertidores, encontramos las seales U y V en
forma de 8 bits paralelo con una frecuencia de 6'75 MHz para el estndar 4.2.2 y
una frecuencia de 3'375 MHz para el estndar 4.1.1. Estos dos canales son
multiplexados y amplificados saliendo por las patillas 37 a 44.
Por el bus I2C se pueden seleccionar varios tipos de formato. El formato utilizado
en este chasis es el formato 4.2.2, el cual proporciona 2 buses de 8 bits paralelo
con una frecuencia de 13'5 MHz cada uno.
Estas seales son enviadas al circuito de procesamiento digital IU030.

En este generador de reloj, se encuentran las siguientes seales:

- CLK1 (patilla 53); seal de reloj de 27 MHz.
- HS (patilla 54); seal de sincronismo de lneas (15.625 KHz).
- VS (patilla 51); seal de sincronismo de cuadros (50 Hz). Entre otras cosas, esto
permite que sean reconocidos los 50/60 Hz.
- BLN (patilla 19); seal de borrado de lneas durante el retorno. Cuando esta
seal est a nivel alto, los datos de las lneas estn activos.
Una seal de reset (patilla 18) de aproximadamente 8 ms, (activa a nivel bajo),
permite que el circuito digital IU030 sea reseteado cuando el circuito es puesto en
marcha.

NOTAS

GENERADOR DE RELOJ
Este generador de reloj (PLL), fijado en la entrada de sincronizacin horizontal,
genera las muestras de reloj y las seales de servicio (HS/VS/BLN/CLK1). El
cuarzo FU001 (24'576 MHz) es el reloj de referencia para este PLL. La seal de
sincronismo entrante (patilla 62) puede ser la seal compuesta de vdeo CVBS o
la seal completa de sincronismos con la componente variable de continua. Esta
seal de sincronismos es fijada antes de ser convertida digitalmente a 7 bits con
una frecuencia de muestreo de 27 MHz.
83
CENTRE DE
FORMATION TECHNIQUE

Y 49

TX540

IC500
TDA 9321 H

U 50

TX530

MAIN PATH

V 51

TX520

CVBS 26

TX515

Y
U

IU002
SDA 9206
MAIN PATH

13

CVBS

8 BITS

24
31

62

TO IU030

MAIN PATH

8 BITS

37
44

U OR V
I2C BUS
INTERFACE

18

RESET

TO IU030

TO
IU003

TO IU002
3,3V
5V

2,5 V
REF V
IU004

LOW REF V
IU001/TU001
HIGH REF V
IU001/TUOO4
TU060

IC700
TDA 9321 H
SECONDARY PATH

1,8V

VREFLY
Y

AMPLI
2

4V

VREFHY
4
5

Y 49

TX740

U 50

TX730

V 51

TX720

CVBS 26

23/55

1
3

6
8

TX715

84

10

8 BITS
ADC

FILTER
13,5 MHZ

32/50
OUTPUT
FORMATTER

DELAY

VREFLY
VREFHY

AMPLI

8 BITS
ADC

CLAMPING
CIRCUIT

FILTER
6,75 MHZ

VREFLU
VREFHU

FILTER
3,375 MHZ

M
U F
L O
T R
I M
P A
L T
E T
X E
E R
R

4.1.1

IU003 SDA 9206

SECONDARY PATH
4.2.2

11
13
12
14

64
62

24
to 31

AMPLI

CLAMPING
CIRCUIT

FILTER
6,75 MHZ

8 BITS
ADC

FILTER
3,375 MHZ

VREFLV
VREFHV

8 BITS
37
to 44

CLAMPING
CIRCUIT

ADC
SYNCHRO
7 BITS
PROCESSING

61
63
60 22/35/36/49/
55/56/57

21/45

5VD

7 BITS
ADC

VREFLC
VREFHC
58/49

NUMERICAL
PLL

46

59

VS
HS
BLN

53

CLKS

RESET

47 48

33

34

16

C
K

FU023

D
A
CU T
24 A

5V
CU
23

51
54
19

I2C BUS
INTERFACE

5VD

U OR V

TO IU030
SECONDARY
PATH

4.1.1

15

CVBS

8 BITS

4.2.2

7
9

CLAMPING
CIRCUIT
CLAMP

24,576 MHZ
I2C3

RESET
from
IU002

84
CENTRE DE
FORMATION TECHNIQUE

DIGITALIZACIN DE LA SEAL DEL CANAL SECUNDARIO

NOTAS

Si llega una "chroma key" procedente de RF, PIP, TAK, AV o DVD, necesitaremos
un segundo circuito integrado SDA9206 (IU003) para digitalizar esta seal.
Este canal (canal secundario), del mismo modo que el canal principal, ser
dirigido al conversor de frecuencia de barrido (IU030), el cual manejar la
"chroma key".
Este segundo circuito integrado ser inicializado (patilla 16) por el circuito
integrado IU002 al mismo tiempo que el circuito IU030.

85
85
CENTRE DE
FORMATION TECHNIQUE

3,3 V
RU
051

VDFL

RU052

RU
041

TU
050

TV/VGA
FROM
PIN 17 OF IU002

TO
IV200

3,3 V

CU051

HDFL
RU
042

RU050
RU040

MAIN
PATH
FROM
IU002

CLKM

18

VS

26

HS

27

3,3 V

3,3 V

TU
040
4

10/17/29/43/57
/70/79/100

11/21/36/54
/69/80/99

PLL CK
X2
13,5/27 Mhz

14/66

3,3 V

3,3 VA

67

19/59/92
/96/98

20/60
/95/97

8/13/15/16
/22/23/75

ANALOG
PROCESSING
PLL & DAC

PADS

DIGITAL
PROCESSING

SDA 9410
IU030

LETTER BOX
DETECTION
PLL

9/12
/68/74

MOTION
ESTIMATION

MEMORY

VECTOR
STORAGE

REF V
DAC

VREFL FROM
TU001

94
3,3 VA

V+
88

V+

87
Y
8 BITS
U/V

30 to 35
37/38

86
FORMAT
CONVERSION
+
AJUSTABLE
DELAY

ZOOM
VERTICAL & HORIZONTAL
COMPRESSION
HORIZONTAL
EXPANSION

SPATIAL
& TEMPORAL
NOISE
REDUCTION

8 BITS

86

I2C
Y

61 to 65
71 to 73

8 BITS
U/V

48 to 53
55/56

FORMAT
CONVERSION
+
AJUSTABLE
DELAY

I2C

I2C

MEMORY

eDRAM
6 M BITS
MAIN
MEMORY

ZOOM
VERTICAL & HORIZONTAL
COMPRESSION
HORIZONTAL
EXPANSION

FREQUENCY
CONVERSION
VERTICAL
EXPANSION

FREQUENCY
CONVERSION

M
U
L
T
I
P
L
E
X
E
R

V3,3 VA
OUTPUT
FORMAT
CONVERSION
8:8:8
+ DELAY

Y & CHROMINANCE
TRANSITION
IMPROVEMENT
+ Y PEAKING

V+

85
DAC

84

TO IV100

83
V3,3 VA
V+

8 BITS
SECONDARY
PATH
FROM
IU003

DAC

39 to 42
44 to 47

91
DAC

90

89
HS

77

VS

78

CLKS

58

VPLL

MEMORY

DAC
REF

MEMORY
CONTROLLER

PLL CK
X2
13,5/27 Mhz

I2C
INTERFACE

RESET

81

RESET VENANT
DE LA BROCHE
18 DE IU002

24

D
A
T
A

93
RU
013

CLOCK

25

2
FU030
27 Mhz

C
K

CU
031

CU
030

I2C3

86
CENTRE DE
FORMATION TECHNIQUE

PROCESAMIENTO DIGITAL 100 HZ

NOTAS

87

El procesamiento digital de 100 Hz es manejado por el circuito integrado IU030

(SDA9410). Este circuito contiene una etapa conversora a 100Hz unida a una
memoria, la cual permite que el formato de la imagen sea reducido y tambin el
parpadeo de lneas debido al entrelazado del barrido.
Las conversiones a 100Hz entrelazados y 50 Hz progresivos estn basadas en la
deteccin del movimiento de la imagen (lenta o rpida), el circuito SDA 9410 har
un clculo preciso para obtener una imagen de movimientos suaves.
El circuito integrado IU030 (SDA 9410) contiene dos canales internos que pueden
ser utilizados para mostrar varios procesamientos de la imagen, como PIP o la
divisin de la pantalla en 2 ventanas conteniendo imagen (PAP) o texto (PAT).
Estos dos canales internos no son equivalentes, el primero es llamado principal
(M) y el segundo es llamado secundario (S). Estos dos canales son
multiplexados antes de ser transmitidos. Siempre ser el canal principal el que
sincronice a los dos canales combinados.
Para adaptar el formato de la imagen al modo de visualizacin seleccionado, las
seales de entrada de estos dos canales deben ser modificadas en amplitud de
lneas y cuadros con factores variables. El modo PANORAMA puede ser
seleccionado.

87
CENTRE DE
FORMATION TECHNIQUE

ON 16/9 SCREEN

ON 4/3 SCREEN

FORMAT 4/3 ZOOM 1

FORMAT 4/3 ZOOM 2

FORMAT 4/3 CINERAMA

88

FORMAT 4/3 ZOOM 0

4/3 PICTURE

16/9 PICTURE

FORMAT 16/9
88
CENTRE DE
FORMATION TECHNIQUE

FORMATOS DE ZOOM
Dependiendo del tipo de fuente de seal, se pueden seleccionar hasta 6 formatos
de imagen.

MODO PAP

FORMATOS DE IMAGEN EN PRIMER PLANO

89

El circuito SDA 9410 dispone de tres modos de pantalla en primer plano:

- PIP (Picture In Picture), por medio de una alta efectividad de conversin 50/100
Hz, basada en un algoritmo de compensacin de movimiento. Tambin podemos
obtener una "chroma key" de alta definicin PIP en una ventana de
aproximadamente una novena parte del tamao de la imagen principal. Para
esta funcin, un bloque de 6MB de memoria eDRAM es dividida en dos partes
para la luminancia y dos partes para la crominancia (4.2.0 y 4.1.1). La
conversin a 100Hz basada en la deteccin de movimiento, es slo posible en
el canal principal.
- PAP (Picture And Picture) para dividir la pantalla en 2 ventanas, las cuales
pueden ser del mismo tamao o diferente. En este modo, 6 MB de memoria
eDRAM se dividen en 2 partes de 3 MB para que puedan contener hasta 2
partes de crominancia y 2 partes de luminancia (4.2.0 y 4.1.1). En este modo,
(2 ventanas) una conversin simple AABB es efectuada.
- PAT (Picture And Text). El procedimiento es el mismo que para el modo PAP,
pero la segunda imagen es sustituida por el teletexto.

MODO PAT

MODO PIP

89
CENTRE DE
FORMATION TECHNIQUE

MOVING
OBJET

MOVING
VECTOR

90

position
x1,y1

position
x1+(x2-x1) y1+(y2-y1)
2
2

STORED
A FIELD

INTERPOLATED
FIELD

position
x2,y2

DIRECT
B FIELD

90
CENTRE DE
FORMATION TECHNIQUE

CONVERSIN DEL FORMATO DE ENTRADA

CLCULO DEL MOVIMIENTO DE IMAGEN

Las seales Y, U y V llegan al circuito integrado IU030 (SDA 9410) por las patillas
(39 a 42, 44 a 47) y (30 a 35, 37 a 38) para el canal principal y a las patillas (61
a 65, 71 a 73) y (48 a 53, 55 a 56) para el canal secundario. Cada seal es
codificada a 8 bits con una frecuencia mxima de reloj de 27 MHz. La memoria
principal del SDA 9410 tiene una capacidad total de 6 MB y est repartida en 2
partes idnticas e independientes de 3MB cada una. En el modo PIP, cada una
de estas partes debe almacenar 2 cuadros de luminancia y crominancia. Esta es
la razn por la que el formato tiene que ser cambiado de 4.2.2 a 4.2.0 4.1.1.
La misma conversin de formato debe ser efectuada en el canal secundario.

El clculo del movimiento de la imagen, slo se puede efectuar sobre el canal

principal y tiene que ser medido en dos cuadros. La posicin del objeto en
movimiento en el cuadro "A" ser memorizado, la posicin del objeto en
movimiento en el cuadro "B" ser comparado con el previamente memorizado y
se crear un cuadro por interpolacin, posicionando el objeto en la mitad del
desplazamiento entre los cuadros "A" y "B". Esta interpolacin se efectuar tanto
en desplazamientos horizontales como verticales (ver diagrama debajo).

NOTAS

CONVERSIN DEL FORMATO DE IMAGEN

91

Despus de pasar por una lnea de retardo ajustable para permitir que la
luminancia y la crominancia sean cambiadas, el formato de la imagen en los dos
canales (principal y secundario) es cambiado por la modificacin de los
numerosos coeficientes verticales y horizontales a travs del bus I2C. Se puede
comprimir la imagen verticalmente y horizontalmente y expandirla
horizontalmente dependiendo de los mltiples modos que pueden ser
seleccionados (Panorama, PIP, PAP o PAT).
Adems, sobre el canal principal se puede aplicar la reduccin de ruido y la
deteccin del formato "BUZN" (Letter box), permitiendo la expansin vertical
despus del procesamiento digital. El conversor de frecuencia de barrido,
entregando una salida de barrido progresivo de cuadros, permite que el cuadro
sea extendido con su respectivo movimiento de imagen.

REDUCCIN DE RUIDO
Existen dos circuitos de reduccin de ruido, pero slo actan sobre el canal
principal. Reduccin de ruido espacial y reduccin de ruido temporal.
La reduccin de ruido espacial, slo acta sobre la seal de luminancia para
mejorar la definicin y los contornos de la imagen.
La reduccin de ruido temporal es idntica en los canales de luminancia y
crominancia. Est basada en la deteccin del movimiento de la seal. Un factor
K (entre 0 y 15) es determinado por el circuito de deteccin. La correccin a
efectuar depender de este coeficiente. Cuanto mayor sea el movimiento de las
imgenes, menor ser la reduccin de ruido.

91
CENTRE DE
FORMATION TECHNIQUE

STORED
INPUT SIGNAL
50 Hz

UP-CONVERTED
OUTPUT SIGNAL
100 Hz

20 ms DELAYED
OUTPUT SIGNAL
100 Hz

INTERPOLATED
OUTPUT SIGNAL
100 Hz

20 mS
50 Hz
YUV

ORIGINAL

Motion
Compensation

92

ORIGINAL

Motion
Compensation

ORIGINAL

Motion
Compensation

92
CENTRE DE
FORMATION TECHNIQUE

DVM (DIGITAL VIDEO MASTERING) DE 100 HZ

NOTAS

Podemos obtener dos diferentes barridos desde la salida del convertidor del canal
principal. Estos barridos pueden ser seleccionados a travs del men del TV a 50
100 Hz DVM.
Cuando se selecciona la funcin DVM 100Hz, la salida del convertidor de barrido
ser de 100 Hz con barrido entrelazado AA*B*B con el procesamiento efectuado
por ambas partes de la memoria principal. Entonces, dependiendo de la
deteccin de movimiento, el convertidor interpolar las cuatro salidas de cuadros
a una frecuencia de 100 Hz (ver diagrama debajo).

93
93
CENTRE DE
FORMATION TECHNIQUE

1st Field
312,5 lines
of 64s
20 Ms

1st Picture
50 Hz
625 lines
of 32 s

2d Field
312,5 lines
of 64s

94

20 Ms

2d Picture
50 Hz
625 lines
of 32 s

1st Field
312,5 lines
of 64s
20 Ms
50 Hz Interlaced

50 Hz Progressiv
(with motion compensation)

94
CENTRE DE
FORMATION TECHNIQUE

DVM (DIGITAL VIDEO MASTERING) DE 50 HZ

NOTAS

Al seleccionar la funcin DVM 50 Hz, obtendremos un barrido progresivo de 50

Hz. El convertidor, dependiendo de la deteccin de movimiento, interpolar dos
imgenes progresivas de 20 ms o 625 lneas de 32 s en tres campos
entrelazados de 20 ms (ver diagrama debajo).
En los modos PAP y PAT, no es posible en el canal principal un barrido progresivo.
Los canales principal y secundario tienen un barrido entrelazado "AABB" de
100Hz.
Podremos obtener diferentes conversiones desde la salida del convertidor del
canal secundario, dependiendo del tipo de "chroma key" en la pantalla.
En modo PIP, tendremos el mismo barrido en el canal secundario y en el principal
(100 Hz entrelazado 50 Hz progresivo, pero sin compensacin de movimiento).
En los modos PAP o PAT, en la salida del convertidor secundario, tendremos una
conversin simple "AABB" 100 Hz entrelazados sin compensacin de
movimiento.
95
95
CENTRE DE
FORMATION TECHNIQUE

3,3 V
RU
051

VDFL

RU052

RU
041

TU
050

TV/VGA
FROM
PIN 17 OF IU002

TO
IV200

3,3 V

CU051

HDFL
RU
042

RU050
RU040

MAIN
PATH
FROM
IU002

CLKM

18

VS

26

HS

27

3,3 V

3,3 V

TU
040
4

10/17/29/43/57
/70/79/100

11/21/36/54
/69/80/99

PLL CK
X2
13,5/27 Mhz

14/66

3,3 V

3,3 VA

67

19/59/92
/96/98

20/60
/95/97

8/13/15/16
/22/23/75

ANALOG
PROCESSING
PLL & DAC

PADS

DIGITAL
PROCESSING

SDA 9410
IU030

LETTER BOX
DETECTION
PLL

9/12
/68/74

MOTION
ESTIMATION

MEMORY

VECTOR
STORAGE

REF V
DAC

VREFL FROM
TU001

94
3,3 VA

V+
88

V+

87
Y
8 BITS
U/V

30 to 35
37/38

86
FORMAT
CONVERSION
+
AJUSTABLE
DELAY

ZOOM
VERTICAL & HORIZONTAL
COMPRESSION
HORIZONTAL
EXPANSION

SPATIAL
& TEMPORAL
NOISE
REDUCTION

8 BITS

96

I2C
Y

61 to 65
71 to 73

8 BITS
U/V

48 to 53
55/56

FORMAT
CONVERSION
+
AJUSTABLE
DELAY

I2C

I2C

MEMORY

eDRAM
6 M BITS
MAIN
MEMORY

ZOOM
VERTICAL & HORIZONTAL
COMPRESSION
HORIZONTAL
EXPANSION

FREQUENCY
CONVERSION
VERTICAL
EXPANSION

FREQUENCY
CONVERSION

M
U
L
T
I
P
L
E
X
E
R

V3,3 VA
OUTPUT
FORMAT
CONVERSION
8:8:8
+ DELAY

Y & CHROMINANCE
TRANSITION
IMPROVEMENT
+ Y PEAKING

V+

85
DAC

84

TO IV100

83
V3,3 VA
V+

8 BITS
SECONDARY
PATH
FROM
IU003

DAC

39 to 42
44 to 47

91
DAC

90

89
HS

77

VS

78

CLKS

58

VPLL

MEMORY

DAC
REF

MEMORY
CONTROLLER

PLL CK
X2
13,5/27 Mhz

I2C
INTERFACE

RESET

81

RESET VENANT
DE LA BROCHE
18 DE IU002

24

D
A
T
A

93
RU
013

CLOCK

25

2
FU030
27 Mhz

C
K

CU
031

CU
030

I2C3

96
CENTRE DE
FORMATION TECHNIQUE

ETAPA DE SALIDA SDA 9410

NOTAS

Antes de abandonar el circuito integrado IU030 (SDA 9410), la seal pasa a

travs de una etapa de correccin (Peaking) para el mejoramiento de las seales
de luminancia y crominancia.
Una interpolacin en el formato 8.8.8 es realizada antes de los convertidores
digital / analgicos de 9 bits. Las seales convertidas salen por la patilla 87 la Y,
por la 84 la U y por la 90 la V.
Estas seales son enviadas al circuito integrado IV100.

CIRCUITO DE SINCRONIZACIN

97

La seal de vdeo compuesta procedente de los canales principal y secundario

entra en los circuitos integrados IU002 y IU003 por la patilla 62. Una vez que el
procesamiento interno ha concluido, vuelven a salir en forma de 50 Hz VS y
15,625 Hz HS respectivamente por las patillas 51 y 54 de los circuitos integrados
IU002 e IU030. Estas seales de sincronismo son aplicadas a IU030 por las
patillas 26 y 27 para el canal principal y las patillas 77 y 78 para el canal
secundario.
Estas seales servirn para enclavar a varios PLL, y las seales de
sincronizacin 100 Hz VDFL (patilla 5) y 31,250 Hz HDFL (patilla 4) para generar
las bases de tiempos para el canal principal.

97
CENTRE DE
FORMATION TECHNIQUE

8 V YUV
RV
007

CV002

87

CV004

RV
012

RV
008

CV011
LV011

RV006

TV
008

Y
RV
001

CV
001

CV
005

CV
003

RV
005

TV
015

TV
006

RV011
RV
009
CV
009

RV
010

TV
012
RV
013

RV014

BLACK
EXPANDER
GAMMA
CONTROL

Y 2H 6

DELAY

19

PEAKING

Y OUT

RV
016
CV
016

IV100
TDA 9178
8 V YUV

IU030
SDA
9410

84

RV
024

RV
025

RV023

TV
025

TV
028

U 2H

LV021

U
RV
021

CV
021

CV
022

RV
022

TV
023

98
RV
041

CV
041

SATURATION
CORRECTION

RV
044

RV
045

RV043

TV
045

RV
042

TV
043

V OUT

SKIN TONE
CORRECTION
GREEN
ENHANCEMENT
BLUE STRETCH

TRANSITION
IMPROVEMENT

TV
048

V 2H

CV
042

16

RV027

LV041

U OUT

RV
026

8 V YUV

90

17

RV047
RV
046
SUPPLY
20

INTERFACE

15

14

11

5V
+10V
POWER & SCAN
BOARD
BP510

IP510
8V
1
3 2

5 5
4 4
BR501

+8V_2H LV100

+8V_YUV

SMALL SIGNAL BOARD

CV102
100n

IIC
CL2

83

SSC
2H

IIC
DA2

82

IR001
C

IV200
TDA9330H

98
CENTRE DE
FORMATION TECHNIQUE

PROCESAMIENTO POST-DIGITALIZACIN

NOTAS

Cuando las seales Y_OUT, U_OUT y V_OUT salen del convertidor de 50/100
Hz, estn distorsionadas por los armnicos provocados por la frecuencia de reloj.
Por esta razn tienen que ser filtradas (smoothing filter) y efectuar una correccin
en el tiempo de propagacin a la seal Y_OUT (TV006/008/012/015).

CIRCUITO DE MEJORA DE LAS TRANSICIONES

99

Esta funcin es controlada por el circuito integrado IC100 (TDA9178). Los ajustes
para este circuito son realizados por IR001, a travs del bus IIC2. Las
correcciones efectuadas por este circuito son las siguientes:
- Retardo de luminancia.
- Optimizacin de correccin de Gamma.
- Reduccin de ruido.
- Mejora de las transiciones.
- Ajuste de la saturacin y balance de color, dependiendo de la luminancia (del
color "carne", mejora de la reproduccin del verde, as como la expansin del
azul).

99
CENTRE DE
FORMATION TECHNIQUE

OSD
TELETEXTE

RGB PROCESSING
FB

38

LUMIN
UIN
VIN

35

36

37

IV200
TDA9330H
40

41

42

28
27

MATRIX

SATURATION
CONTROL

26

CONTRAST
CONTROL

SWITCHING

BRIGHTNESS
CONTROL

OUTPUT
AMPLIFIER
&
BLUE
STRETCH

CONTINUOUS
CATHODE
CALIBRATION
BEAM
CURRENT
LIMITER

BUS
INTERFACE

SUPPLY

100

17

39

5V
CV203 100n
CV204 4,7F

34

10

IIC
DA2

CV202
100n
83

+8V_2

LV200

IP510
8V

4 5

8 8

RV271
220k

BV300

+UVERT
BB001

FW ADJUST

8 8
RL311
2,21k
TL312
BC556B

RV276
3,9k

DL301
18V

RV275
560

RL
308

LL
008

10

13 13

DV270
3,9V

DV276

RL310
46,4k

RL312
10k

RV270
4,7k

CV270
10F

TL311
BF422

RL313
10k

BEAM INFO

TV277
BC327-40

USYS

2 2

RL314
47k

DV271

CV272
4,7F

From & to
RGB AMPLI

D/A
CONVERT.

RV277
2,2k

BP501

TV320
EF

BCL

+8V_VP

SMALL SIGNAL BOARD

6 6

RV340
8,2k

82
IR001
C

TV310
EF

43

11

IIC
CL2

4 4

BLKCURR
44

25
18

TV300
EF

RL303
33,2k

CL
301
10n

DL303
PKS
BV001

14 14
BL111

DL302

4 5
BP150
POWER & SCAN BOARD
+10V

100
CENTRE DE
FORMATION TECHNIQUE

PROCESAMIENTO DE LAS RGB

NOTAS

Las seales UIN y VIN son ajustadas en nivel (saturacin) antes de ser
matrizadas con la seal de LUMIN. Las seales RGB resultantes, a travs de la
etapa de contraste, son conmutadas con las seales OSD/TELETEXT RGB de
las patillas 35/36/37 de IV200. La seal FB (patilla 38) controla esta etapa
conmutadora. A continuacin, pasan por las etapas de brillo, circuito de
expansin del azul y amplificadores, estas seales de RGB salen por las patillas
40/41/42 de IV200 y son enviadas a los amplificadores de potencia RGB.
LIMITACIN DE LA CORRIENTE DE HAZ

101

La tensin de la corriente de haz (BCL), entra por la patilla 43 de IV200. Es

limitada a 39V por DV270 y a -18V por DL301.
Si la tensin es superior a 33V, el brillo y el contraste no son afectados. Si la
tensin cae por debajo de 33V, se limita el contraste. Si la tensin sigue bajando,
al alcanzar 18V, tambin es limitado el brillo.
El transistor TV277 utiliza la informacin PeaK Sense para reducir el brillo y el
contraste instantneamente en el caso de que la corriente de haz aumente
bruscamente.
La seal FW ADJUST compensa la corriente de haz cuando existen barras
negras en la pantalla (imagen 4/3 en un tubo 16/9 e imagen 16/9 en un tubo 4/3).
Esta tensin es de unos 3V en los dos casos anteriores y disminuye la tensin
BEAM INFO por TL312/TL311. Esta tensin es prxima a cero en los dems
casos.
CONTROL DEL TUBO
El control del tubo para blanco y negro est basado en la informacin BLKCURR
de la patilla 44 de IV200. Esta informacin tambin informa al C IR001, por
medio de IV200 y el bus IIC2, cuando el tubo est caliente.

101
CENTRE DE
FORMATION TECHNIQUE

102
102
CENTRE DE
FORMATION TECHNIQUE

CONTENIDO

AMPLIFICADORES RGB (modelos con 1 circuito integrado triple)

AMPLIFICADORES RGB (modelos con 3 circuitos integrados)
CIRCUITO BSVM

103

AMPLIFICADORES RGB

103
CENTRE DE
FORMATION THOMSON

RGB AMPLIFIER
SMALL
SIGNAL
BOARD

CB006
10F

BV300

BB001

de TV300 4 4

DB
031

6
R

DB
071

RB032
100R

DB
051

RB031
560R
G3

de TV310 6 6

RB072
100R

RB052
100R

DB
030

G2

RB071
560R

de TV320 8 8
to 44 of IV200 2 2
from 99 of IR00110 10

BLKCURR

V
REF

4
G2_ADJUST

104
6
5
4
3
2

DB
050

IB001
TDA6108JF 5

POWER & SCAN

BOARD

G1
HEATER

RB007
47k

LB006

CB003
10F

RB002
560k
HEATER_LOW
HEATER_HIGH

8
6
11

RB004
1,5k

U_VIDEO

6
5
4
3
2

BL200

R
G
B

RB051
560R

RB011
1k
9 9

DB
070

RB005
1M

TB001
BF422

DB004

RB006
68k

BB002

CRT BOARD

104
CENTRE DE
FORMATION THOMSON

AMPLIFICADORES RGB

NOTAS

El circuito integrado TDA6108 es el encargado de amplificar las seales RGB.

Este circuito contiene tres amplificadores independientes con sus
correspondientes resistencias de realimentacin. La ganancia de cada
amplificador es de 51.
Los diodos DB030/031, DB050/051 y DB070/071 protegen a IB001 contra
descargas del tubo.

CIRCUITO ANTIPUNTO

105

Mientras el TV est funcionando, el transistor TB001 est saturado, el

condensador CB003 es cargado a unos 195V y la G1 del tubo se mantiene
polarizada a 07V por el diodo DB004.
Inmediatamente que el TV es apagado, la tensin UVIDEO cae rpidamente a
cero y pasa a ser negativa (aproximadamente -195V) en la armadura de CB003
y como consecuencia en la G1 del tubo.

AJUSTE DE LA G2
Se efecta utilizando el mtodo visual (ajustando el potencimetro de la G2 justo
hasta el punto en que aparecen las lneas de retrazado en la pantalla).
El transistor TB001 debe ser bloqueado durante este ajuste, la tensin en la G1
del tubo es de 20V. Esto garantiza una cada de tensin de unos 20V cuando la
G1 sea de nuevo puesta a masa.
ATENCIN : Si la tensin de la G2 es muy baja, la seal de informacin
BLKCURR ser consecuentemente baja y bloquear el control del C (esperando
la informacin de tubo caliente).

105
CENTRE DE
FORMATION THOMSON

SMALL
SIGNAL
BOARD

RB024
120k

RB022
3,65k

CB006
10F
9

BV300

BB001

from TV300 4 4

RB021
3,01k

FB121
DELAY
TB120/121
PREAMPLI

from TV310 6 6

POLAR.

FB161
DELAY
TB160/161
PREAMPLI

DB
051

CB026 RB026
470p 470R

RB031
330R

RB032
100R

IB01
TDA6111Q

RB
010

RGB AMPLIFIER

DB
071

6
-

1
DB021
3V3

3 -

DB
031

IB03
TDA6111Q

7/8
5

G3

DB030

G2

RB071
330R

RB072
100R

R
G
B

8
6
11
G1

DB070

from TV320 8 8

106
to 44 of IV200 2 2
from 99 of IR00110 10

FB141
DELAY
TB140/141
PREAMPLI

IB02
TDA6111Q

RB052
100R
7/8
5

HEATER

RB011
1k

BLKCURR

RB051
330R

DB050
RB004
1,5k

G2_ADJUST

20V

U_VIDEO

1 1

+20V_1
LB001

9 9
6
5
4
3
2

POWER & SCAN

BOARD

IB004
3
MC7812
RB007
47k

LB006

6
5
4
3
2

BL200

HEATER_LOW
HEATER_HIGH

CB003
10F

RB002
560k
RB005
1M

TB001
BF422

DB004

BB002

CRT BOARD

RB006
68k

106
CENTRE DE
FORMATION THOMSON

AMPLIFICADORES RGB

NOTAS

Para la amplificacin de las seales RGB, se utilizan tres integrados TDA6111Q.

La ganancia de cada uno de ellos (aproximadamente 35) es fijada por las
resistencias RB024/022/021, RB044/042/041 y RB064/062/061.
Los circuitos de retardo FB121, FB141 y FB161 (20 ns) compensan el retardo del
circuito BSVM. Los amplificadores TB120/121, TB140/141 y TB160/161
compensan las prdidas causadas por los circuitos de retardo.
Los diodos DB030/031, DB050/051 y DB070/071 protegen a los circuitos
integrados contra descargas del TRC.

CIRCUITO ANTIPUNTO

107

Mientras el TV est funcionando, el transistor TB001 est saturado, el

condensador CB003 es cargado a unos 195V y la G1 del tubo se mantiene
polarizada a 07V por el diodo DB004.
Inmediatamente que el TV es apagado, la tensin UVIDEO cae rpidamente a
cero y pasa a ser negativa (aproximadamente -195V) en la armadura de CB003
y como consecuencia en la G1 del tubo.

AJUSTE DE LA G2
Se efecta utilizando el mtodo visual (ajustando el potencimetro de la G2 justo
hasta el punto en que aparecen las lneas de retrazado en la pantalla).
El transistor TB001 debe ser bloqueado durante este ajuste, la tensin en la G1
del tubo a 20V. Esto garantiza una cada de tensin de unos 20V cuando la G1
sea de nuevo puesta a masa.
ATENCIN : Si la tensin de la G2 es muy baja, la seal de informacin
BLKCURR ser consecuentemente baja y bloquear el control del C (esperando
la informacin de tubo caliente).

107
CENTRE DE
FORMATION THOMSON

BSVM STAGE
POWER & SCAN
BOARD

USYS

8 8
1 1

BL200

+20V

BB002

RG030
22R
RG027

BV300

BB001

from TV300 4 4

DG026
6,8V

RG026
RG003
2,7k
RG004
1,5k

from TV320 8 8

108

IR001
C
143

FB
TR140 OSD
TV286
TR141
EF
EF

1 1

RG008
18k

from TV3106 6

RG002
3,3k

BSVM
BLANK
RG039
1,2k

CG
003
RG041
47R 47F

RG005
2,2k

TG001
BF199

RG019
1k

TG002
BF370R

CG005
470P

DG003
RG001
47R

TG011
BC546B

RG006
180R
RG010
2k

TG006
BD140-16
CG004
100n

DG004

RG011
330R

RG012
47R
DG001

RG021
56k
DG
002

CG012
22n
RG032
56k

CG009
22n

SMALL SIGNAL BOARD

CRT BOARD

1
RG
029
1k
3

RG013
RG040
18k

CG007
22n

BG003

TG007
BD139-16
RG023
1k

108
CENTRE DE
FORMATION THOMSON

BSVM (BEAM SCAN VELOCITY MODULATION)

NOTAS

El principio de esta correccin es acelerar el movimiento del spot en la primera

mitad de una transicin negro/blanco y desacelerarlo en la segunda mitad de la
transicin. Como la luminosidad del spot es inversamente proporcional a la
velocidad, el comienzo de una transicin ser oscurecida mientras que el final
ser ms luminosa.
La seal de luminancia es reconstruida desde las RGB y las resistencias RG002
a RG004. Esta seal es amplificada por TG001/TG002 (modelos con 1 C.I.) o por
TG001/TG002/TG004/TG005 (modelos con 3 C.I.), y aplicada al circuito
diferenciador (detector de transiciones) CG005/RG012/RG013. La corriente de
correccin es suministrada por un amplificador complementario de clase C
(TG006/TG007) a la bobina de correccin de 3 H.
La lnea FB_OSD anula la funcin BSVM cuando se activan los mens o el
teletexto con el fin de no distorsionar los caracteres mostrados en la pantalla.
109
109
CENTRE DE
FORMATION THOMSON

110
110
CENTRE DE
FORMATION THOMSON

CONTENIDO
PROCESAMIENTO DEL AUDIO

111

PROCESAMIENTO DEL AUDIO

111
CENTRE DE
FORMATION THOMSON

FRONT
CONNECTOR

CONNECTOR
1

2 BX006

AV2

4 BX004

AV3

TAK
MODULE

AV1

IC500
TDA9321H
DEMODUL.
5

83

BA001
6
3

TI010
AMPLI
SIF

82

77

50

R
26

47

R
25

42 41

39

L
38

11 11

SMALL
SIGNAL
BOARD

INF_POW_FAIL

POWER & SCAN

BOARD

MASTER_MUTE

TCE2ACU5

2/3

AM_AF

TR060
INV.
4 IR006

TR061/062
SWITCH.

74

BP005

BP500

IR001
C

BS001

29 28

45

R
36

44

IIC
CL2

L
35

IIC
DA2
1

RESET_AUDIO
DA130
2

16

DA145

RA130
22k
60

IA001
MSP3411G : STEREO / NICAM / VIRTUAL DOLBY

61
RA145
22k

10/49/63

112

54

55

17

18

20

21

5V_A
8V_1H

31

23

TA130
INV
QA001
18,432MHz
+UA
-UA

TA145
INV

BA007
7

IA003
3
MC4558CD
4 7
AMPLI 1

8 5

IA002 11
TDA7269
5
6 4
AMPLI 2
3 7

+UA
-UA

BA400

2
+UA
R

BA005
2

3
BA017 BA018 BA019
SUBWOOFER R
L

-UA

sub_mute
7

IA400
TDA7298 AMPLI 3

BA012

BA009

TA401
INV

PA/SW
BA401

2
SUBWOOFER

AUDIO PROCESSING

112
CENTRE DE
FORMATION THOMSON

PROCESAMIENTO DEL AUDIO

NOTAS

El circuito integrado IA001 (MSP3411G) es utilizado para el procesamiento del

audio. La frecuencia del reloj es de 18432 MHz. Est controlado a travs del bus
IIC2 por el C (IR001) y el reset es efectuado por la salida de la patilla 77.
Este circuito controla:
- La demodulacin de las interportadoras de audio FM.
- La demodulacin del audio NICAM.
- La conmutacin de varias fuentes de audio analgico para las salidas SCART.
- La conversin analgica / digital de varias fuentes de audio.
- La correccin de estas seales digitales de audio (tono, pseudo-estreo,
estreo, ampliado, volumen, virtual Dolby, etc.).
- La conversin digital / analgica.

113

Las seales de audio para los auriculares estn disponibles en las salidas 17 y
18 de IA001 y posteriormente son amplificadas por IA003.
Las seales de audio para los altavoces estn disponibles en las salidas 20 y 21
de IA001 y de aqu son enviadas al amplificador de potencia IA002.
El circuito integrado IA400 es el encargado de la amplificacin de potencia del
canal subwoofer.
Los transistores TA130, TA145 y TA401 son controlados por la salida 5 de IR006,
las patillas 60 y 61 de IA001 y el mute de audio.
La salida 5 de IR006 es activa en :
- Los cambios de programa.
- La bsqueda de emisoras.
- Muting (botn mute).
- Al encender el TV, mientras el TRC no est caliente.
- Al apagar el TV.
- Mientras el TV permanezca en modo Standby
La salida 60 de IA001 es activa cuando se selecciona un amplificador exterior GD
(En men de SONIDO).
La salida 61 de IA001 es activa cuando se selecciona un amplificador subwoofer
exterior (En men de SONIDO).

113
CENTRE DE
FORMATION THOMSON

114
114
CENTRE DE
FORMATION THOMSON

CONTENIDO

CONTROL DE LA FUENTE PRINCIPAL CON 230V AC

CONTROL DE LA FUENTE DE STANDBY UTILIZANDO EL MTODO
DE BAJA TENSIN
CONTROL DE LA FUENTE PRINCIPAL UTILIZANDO EL MTODO DE
BAJA TENSIN.

115

MTODOS DE
FUNCIONAMIENTO

115
CENTRE DE
FORMATION THOMSON

MAIN POWER SUPPLY

USING DE ALIMENTACIN
COMPROBACIN
DE CHECKS
LA FUENTE
A LOAD RESITOR
(230V
AC)
PRINCIPAL
USANDO
UNA
RESISTENCIA DE CARGA (230V AC)
-

NOTAS :

- Remove
the connector
Retirar
el conector
BL111. BL111.
- Unsolder
pin 5 5ofdeLL008.
Desoldar
la patilla
LL008.
- Load the
supply
rail with
bulb (230V
Conectar
unaUSYS
bombilla
de 230V
100Wa entre
USYS y100W).
masa.
Conectar
el punto
CNT1rail
(1 (1
de of
BL111)
a los
20V (ctodo
- Connect
the CNT1
BL111
or jump
JP100)de
toDP120).
Conectar
a
la
red
de
230V
AC

the 20V line (DP120 cathode).
- Connect the mains supply voltage

Medidas:

Measurements :

TP020, DRENADOR
TP020
Drain
(100V/div, 5s/div)

550V

116

450V

0V
T= 34s

2,5s

USYS = 125,2V
20V = 23,6V
10V = 12V
6V = 6,3V
+UA = + 18V
- UA = - 18,7V

116
CENTRE DE
FORMATION THOMSON

NOTAS :

117
117
CENTRE DE
FORMATION THOMSON

CONTROL DE LA FUENTE DE STANDBY UTILIZANDO EL

MTODO DE BAJA TENSIN

EN MODO STANDBY
- Quitar la resistencia de 150 Ohms (opcional)
- Poner a masa la lnea ECO_STANDBY (RP152 lado del transformador)
- Comprobar:

EN MODO ECO
- Desconectar de la red
- Descargar CP010
- Desconectar los conectores BP005, BP150 y BL111
- La resistencia RP020
- Conectar una resistencia de 150 Ohms. 1W entre los 3V3_STBY y la masa
del secundario.
- Alimentar con 24 Voltios DC, y 24V en el ctodo de DP006.
- Comprobar:

- la frecuencia del oscilador

patilla 1 de IP020: 271 kHz
(2V/div, 20s/div)

0V

- la frecuencia del oscilador

patilla de IP020: 163 kHz
(2V/div, 20s/div)
118

- la seal en el drenador
patilla 3 de IP020:
(20V/div, 20s/div)

0V

0V

- la seal en el drenador
patilla de IP020:
(20V/div, 20s/div)

- Tensiones:
patilla 2 de IP020: 97 V
7V_STBY: 732 V
3V3_STBY: 346 V

patilla 5 de IP020: 155 V

5V_STBY: 5 V

0V

- tensiones:
patilla 2 de IP020: 97 V
7V_STBY: 715 V
3V3_STBY: 346 V

patilla 5 de IP020: 16 V
5V_STBY: 5 V

118
CENTRE DE
FORMATION THOMSON

CONTROL DE LA FUENTE PRINCIPAL UTILIZANDO EL

MTODO DE BAJA TENSIN.
- Utilice la configuracin de la fuente de alimentacin de standby en modo
STANDBY

- Comprobar:
- la frecuencia del oscilador
patilla 6 de IP170: 171 kHz
(1V/div, 20s/div)

- Comprobar:
- la frecuencia del oscilador
patilla 6 de IP170: 23 kHz
(1V/div, 200s/div)

0V

0V

119

- la seal PWN en el colector

de TP160
(2V/div, 20s/div)

- la seal del modulador PWM

patilla 7 de IP170
(0.5V/div, 200s/div)

0V

0V

- Cortocircuitar la base y el emisor de TP210 (conectar la resistencia RP213 por

el lado del potencimetro a 5V_STBY)
- Cargar la lnea de 10V utilizando una resistencia de 150 Ohms.

- impulsos del primario

patilla 5 de IP050
(2V/div, 20s/div)

0V

119
CENTRE DE
FORMATION THOMSON

- impulsos del primario

patilla 7 de IP050
(2V/div, 20s/div)

- la seal en el drenador
de TP020
(20V/div, 200s/div)

0V
0V

- Tensiones:
- impulsos del primario
patilla 1 de IP050
(2V/div, 20s/div)
120

USYS = 78 Volts
+UA = 9.1 Volts
-UA = - 9.5 Volts
20V = 13.1 Volts
10V = 6.3 Volts
6V = 4.15 Volts

0V

- la seal en la puerta
de TP020
(2V/div, 20s/div)

0V

120
CENTRE DE
FORMATION THOMSON

121
CENTRE DE
FORMATION THOMSON

Start
Repairing

Replace
FP001

1
Replace
FP401
Connect
Mains Plug-In

Check
Connectors, cabels,
mains switch

Check
CP401

No

Yes
CP010
~300V

No

FP401
broken

No

Check :
DP001-004
CP010

FP001
broken

No
Yes

Yes
TP020
Short
circuit

3V3_STBY
>4V

Yes

Check
IP030, IP240

Yes

Replace TP020,
IP050, Check
DP110

Non

3V3_STBY
~3,45V

No

No

Yes
IP020
Short
circuit

No

Yes

5V_STBY
~5V

RP020
broken

VDD
br.2 of IP020
~10V

Yes

Replace IP020
Check
TP026

No

Yes

Check
DP020

No

Yes

Check DP220, CP220,

DP240, CP240.
Check for short circuit
on signal board
Check for open
connection (no load)

Check

IP250

121

Normally
SMPS
OK

Replace
RP020

122
CENTRE DE
FORMATION THOMSON

2
Standby
SMPS
OK

LED red ?

No

Check
P-Part

Yes

LED still red

?

LED
still
RED

Yes

No

Try
switching on with
K.B. or R.C

not OK

OK

PS
attempts to
switch on
Yes

No

LED
blinking
ERROR-Code
61

Yes

122

No

123
Yes

CENTRE DE
FORMATION THOMSON

PS
switched off

No

Deflection
running
before switch
AQR_ON
<0,1V

LED
still orange

No

No
Yes
LED
green

Yes

Yes

TV
OK

No
PO ~ 5V
when H-Drive stopped
after this
PO ~ 0,1V

No

Yes
Deflection
running
Check
error code
Check
DP-Part

No

Check
DP-Part

Yes

USYS
=
U nominal

No

Yes
AQR_ON
< 0,1V
PS ON
OK

No

Yes
Check
TP221
Check
P-part

123

124
CENTRE DE
FORMATION THOMSON

Sawtooth
on pin3 of
IP170

No

Check oscillator
circuit
IP170, TP170

Yes

PWM
pulses on pin 7
of IP170

No

Check PWM
circuit
IP170, TP179
Check CP170

Yes

PWM
pulses on collector
of TP160

No

Yes

Collector
of TP210
always high

Yes

Check
TP210, IP190

No

Check
TP160, TP161
DP161

PWM
pulses on pin 5
of IP050

No

Check
LP070

Yes

124

125
CENTRE DE
FORMATION THOMSON

Vcc
IP050 ~ 8V

No

Check TP150, IP070

Check DP022
Check CP062, CP063

No

Check
TP034, IP050

No

Check
IP050
TP080, TP081

No

Check
TP050, TP051
CP056

Yes

PWM
pulses on pin 7 of
IP050

Yes

PWM
pulses on pin 1 of
IP050

Yes

PWM
pulses on emitter
of TP050

Yes

Check DP053
Check TP020

125

126
Disconnect
Mains Plug-in

Oscillator
frequency shifted to
>= 16kHz
(pin 3 of IP170)

No

Check
DP225

Yes

Check for
short circuit
on +/-UA line

CENTRE DE
FORMATION THOMSON

Yes
Prepare
Power Supply
like described
with a load
resistor
Connect
Mains Plug-in

Switch on
with
K.B. or R.C.

Safety Circuit
(pin 7 of IP170 < 3V)
active via TP197

No
Yes

Safety Circuit
(pin 7 of IP190 < 3V)
still actived

Check for any

short circuit on
20V, 10V and 6V
(overload USYS)

No

Safety Circuit
(pin 1 of IP190 < 3V)
active

Yes

Open loop
Check TP180
(6V regulation
TP179/IP170)

No

6V
~ 6,3V

No

Check
6V regulation
(TP179/IP170)

Yes
Drain
of TP520
5V ~ 5V

No

Check 5V regulation
TP522/523, DP520
Check Reference

No

Check module
protector
(FP520, 521)

Yes

5V_V, 5V_A
~ 5V
Yes

Remove the load resistor

Connect BL111
Disconnect the 20V supply
line and pin 21 of BP005
Solder pin 5 of LL008

Acquisition
Mode
OK

126

Technical documentation to be used by maintenance technicians only

Documentation technique exclusivement destine aux professionnels de la maintenance
Diese Angaben und Hinweise sind ausschlielich fr den Service des Fachhndlers bestimmt
Documentazione tecnica destinata esclusivamente ai tecnici dell'assistenza
Documentacin tcnica destinada exclusivamente a los profesionales de mantenimiento

THOMSON multimedia
Scandinavia AB
Florettgatan 29 C
S-25467 Helsingborg (Sweden)
Tel. : 042 25 75 00

THOMSON multimedia
Sales UK Limited
Crown Road
Enfield, Middlesex EN1 1DZ (England)
Tel. : 0181 344 4444

THOMSON multimedia
Poland
ul.Gen.L. Okulickiego 7/9
05-500 Piaseczno (Varsovie)
Tel. : (22) 757 10 80
THOMSON multimedia
Sales France
46, quai Alphonse Le Gallo
92648 Boulogne cedex
Tel. : 01 41 86 60 00
Internet : www.thomson-network.com

THOMSON multimedia
Switzerland
Seewenweg 5
CH-4153 Reinach
Tel. : (61) 716 96 60

THOMSON multimedia
Sales Portugal
Avenida da Boavista, 3521
4106 Porto
Tel. : (2) 618 76 41

THOMSON multimedia
Czech s.r.o.
ul. Dopravaku - dum Genius 1
Dolni Chabry
CZ - 18400 Prague 8
Tel. : (2) 688 67 70

THOMSON multimedia
Hungary KFT
Radnoti Miklos utca 2
1137 Budapest
Tel. : (1) 131 09 32

THOMSON multimedia
Austria GmbH
Jochen-Rindt Strasse 25
A-1230 Wien
Tel. : (0222) 615 70 70

THOMSON multimedia
Sales Italy S.p.A.
Via Leonardo da Vinci,43
20090 Trezzano sul naviglio (Milano)
Tel. : (02) 48 41 43 20

THOMSON multimedia
Sales Spain
Avenida de Burgos 8A
28036 Madrid
Tel. : (91) 384 14 19

The description and characteristics given here are of informative significance only, and non committal. To keep up the high quality of our products, we reserve the right to
make any changes or improvement without previous notice. Les descriptions et caractristiques figurant sur ce document sont donnes titre d'information et non
d'engagement. En effet, soucieux de la qualit de nos produits, nous nous rservons le droit d'effectuer, sans pravis, toute modification ou amlioration. Die
Beschreibungen und Daten in dieser Anleitung dienen nur zur Information und sind nicht bindend. Um die Qualitt unserer Produkte stndig zu verbessern, behalten wir uns
das Recht auf nderungen vor. Le descrizioni e le caratteristiche date su questo documento sono fornite a semplice titolo informativo e senza impegno. Ci riserviamo il
diritto di eseguire, senza preavviso, qualsiasi modifica o miglioramento. Las descripciones y caractersticas que figuran en este documento se dan a ttulo de informacin y
no de compromiso. En efecto, en bien de la calidad de nuestros productos, nos reservamos el derecho de efectuar, sin previo aviso, cualquier modificacin o mejora.

THOMSON multimedia S.A. AU CAPITAL DE 3 216 368 600 F - SIEGE SOCIAL 46, quai Alphonse Le Gallo 92648 Boulogne cedex France - RCS NANTERRE B 333 773 174

THOMSON multimedia
Sales Germany GmbH & Co oHG
Karl-Wiechert-Allee 74
30625 Hannover