Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Introduccin
El trmino plesicrono se deriva del griego plesio, cercano y chronos, tiempo, y se refiere al hecho de que las redes PDH funcionan en un estado donde las diferentes partes de la red estn casi, pero no completamente Fig. 1 Niveles de PDH sincronizadas. La tecnologa PDH, por ello, permite la transmisin de flujos de datos que, nominalmente, estn funcionando a la misma velocidad (bit rate), pero permitiendo una cierta variacin alrededor de la velocidad nominal gracias a la forma en la que se construyen las tramas.Un ejemplo clarifica el concepto:. Tenemos dos relojes que, nominalmente, funcionan a la misma velocidad, sealando 60 segundos cada minuto. Sin embargo, al no existir enlace alguno entre los dos relojes que garantice que ambos van exactamente a la misma velocidad, es muy probable que uno de ellos vaya ligeramente ms rpido que el otro.
Jerarqua E1 E2 E3 E4 E5
Velocidad 2048 Kbit/s 8448 Kbit/s 34368 Kbit/s 139268 Kbit/s 564992 Kbit/s
Trama 256 bits = 125 us 848 bits = 100.38 us 1536 bits = 44,7 us 2904 bits = 20.85 us 2688 bits = 4.7 us
Un equipo multiplicador digital recibe un nmero N de seales numricas, llamadas tributarios, que se presentan a su entrada en paralelo y produciendo una seal digital de mayor velocidad de informacin como mnimo N veces superior a la de los tributarios. fm >= N ft fm = frecuencia mltiplo. ft = frecuencia de tributario. Los tributarios de entrada debern estar en fase y en igualdad de frecuencia entre s, pero en realidad no es as sino que tienen distinta fase entre s y variacin de las frecuencias. ft< = ft ft fm = fm fm A cada seal tributaria se le aaden unos bits que se llaman de relleno o de justificacin, y unos bits que se llaman de control de justificacin, para que el extremo receptor pueda distinguir los bits que son de informacin y los que son de relleno. Este proceso es conocido como justificacin, y tiene por objeto absorber las ligeras diferencias de frecuencia que pueden presentar los distintos tributarios, ya que pueden haberse constituido con fuentes de reloj diferentes. De esta forma, a los tributarios ms lentos es necesario aadirles ms bits de relleno que a los tributarios ms rpidos. En el extremo receptor, los bits de relleno son oportunamente reconocidos y cancelados gracias a la informacin que transportan consigo los bits de control de la justificacin. En consecuencia, la velocidad de la seal agregada es mayor que la suma de las velocidades de las seales tributarias. fm > N ft ---> fm = (N ft) + fr fr = frecuencia de los bits de redundancia.
Norteamrica kbit/s 1544 6312 44736 274176 Denominacin Circuitos (T1) (T2) (T3) (T4) 30 120 480 1920
Europa kbit/s 2048 8448 34368 139264 Denominacin Circuitos (E1) (E2) (E3) (E4) 24 96 480 1440
Japn kbit/s 1544 6312 32064 97728 Denominacin (J1) (J2) (J3) (J4)
Los flujos de datos que llegan a los multiplexores se les suele llamar como tributarios, afluentes o cargas del mltiplex de orden superior la mayora de las veces.
Interfaz V.35: Es una combinacin de la norma V.35 y la EIA 232. Todos los pines de datos y de temporizacin se aaden a la especificacin V.35 que son circuitos balanceados y de bajo voltaje. Utilizado para enlaces troncales E1 entre equipos de conmutacin. Interfaz DB15 a BNC: Diseada para trabajar con equipos Cisco, proporciona una interfaz de conexin E1. Interfaz HSSI: La interfaz serial de alta velocidad (HSSI, High-Speed Serial Interface) admite velocidades de transmisin de hasta 52 Mbps. La interfaz HSSI se usa para conectar routers en las LAN con las WAN mediante lneas de alta velocidad como las lneas T3 E3.
Interfaces Elctricas
Interfaz E1 A 2048 Kbps - En los puertos de entrada, se presentar una impedancia de 75 Ohms para conexiones coaxiales y de 120 Ohms para conexiones de pares simtricos. - Un margen de 12-18 dB en prdidas por retorno @3KHz. - El conductor exterior al par coaxial deber conectarse a la red de tierra. Interfaces E2, E3, E4 - En los puertos de entrada presenta un impedancia de 75 Ohms. - Un margen de 6-8 dB en prdidas por retorno @12Khz (E2), @51KHz (E3).
Codificacin
Se presentan varios esquemas de codificacin, sin embargo, para el caso del estndar Europeo, el nico esquema de codificacin empleado para todos los niveles de jerarqua es el HDB3 a excepcin del E4 que usa CMI. Cdigo de Lnea HDB3 - Alta Densidad Bipolar 3 Ceros. - Admite hasta 3 ceros consecutivos, invierte la polaridad en un 4to. cero. Alternan las polaridades para evitar la componente continua. - Adecuado para transmisin a altas velocidades. Cdigo CMI - Coded mark inversin. - Permite una mnima componente contnua y un mximo nmero de cambios de nivel. - Diseado para velocidades de 140 Mbps de la jerarqua digital plesiocrona.
Alarmas PDH
Prdida de Trama (LOS)
La alarma en PDH denominada LOS (Lost of frame), se dispara cuando el nivel de la seal se encuentra por debajo de un BER de 1 en 10, esto puede ocurrir cuando se corta el cable de transmisin o existe mucha atenuacin en la seal. La alarma ser retirada cuando se detecten dos tramas PDH y no nuevas seales de LOS. Algunos criterios para la deteccin y desaparicin de la seal de LOS segn la norma G.775 son: Se detecta una seal de LOS en una interfaz de 64 kbps cuando se tiene una ausencia de seal por un periodo de 31 us a 30 ms. Se detecta una seal de LOS en una interfaz de 2048 Kbps cuando se tiene una ausencia de seal por un periodo de 5 us a 1 ms. Se detecta una seal de LOS en una interfaz de 8448 Kbps cuando se tiene una ausencia de seal por un periodo de 1.2us a 1 ms. Se detecta una seal de LOS en una interfaz de 34368 Kbps cuando se tiene una ausencia de seal por un periodo de 0.3us a 1 ms. Se detecta una seal de LOS en una interfaz de 139264 Kbps cuando se tiene una ausencia de seal por un periodo de 36ns a 1 ms. En todos los casos la alarma desaparecer cuando se detecte la transmisin de seales, el trmino de las alarmas debe ser comunicado casi en el mismo periodo sealado en la aparicin de la alarma.
Jerarqua Digital Plesicrona La alarma se activa con un solo bit A se configura como un 1 binario durante un periodo de muestreo de 5 ms. La alarma desaparece cuando el bit A se configura como un binario 0 durante un periodo de muestreo de 5 ms. 1. = Limitaciones de PDH = El proceso de justificacin por una parte, y por otra el hecho de que la temporizacin vaya ligada a cada nivel jerrquico, hacen que en la prctica sea imposible identificar una seal de orden inferior dentro de un flujo de orden superior sin demultiplexar completamente la seal de lnea. Uno de los mayores inconvenientes de la demultiplexacin plesicrona es que una vez formada la seal mltiplex, no es posible extraer un tributario concreto sin demultiplexar completamente la seal. Supongamos por ejemplo que tenemos un flujo de 140 Mbit/s, y que en un punto intermedio deseamos extraer un canal a 2 Mbit/s; es necesario para ello recurrir a las voluminosas y rgidas cadenas de multiplexacin. Las diferentes jerarquas plesicronas existentes: Americana, Europea y Japonesa, hacen muy difcil el interfuncionamiento. La escasa normalizacin ha conducido a que los cdigos de lnea, la modulacin o las funciones de supervisin, sean especficas de cada suministrador, de forma que equipos de diferentes fabricantes son incompatibles entre s.
Enlaces externos
Sitio ITU [1] Estndar ITU G.732 [2] Caractersticas del equipo mltiplex MIC primario que funciona a 2048 kbit/s Estndar ITU G.733 [3] Caractersticas del equipo mltiplex MIC primario que funciona a 1544 kbit/s
Referencias
[1] http:/ / www. itu. int/ net/ home/ index-es. aspx [2] http:/ / www. itu. int/ rec/ T-REC-G. 732-198811-I/ es [3] http:/ / www. itu. int/ rec/ T-REC-G. 733-198811-I/ es
Licencia
Creative Commons Attribution-Share Alike 3.0 //creativecommons.org/licenses/by-sa/3.0/