Arquitectura de Computadoras UTPL

Sistemas de Memoria Integrantes:

Adrian Alexander Santos Jairo Omar Cumbicus

La memoria es un componente imprescindible en el computador ya que para que ste pueda trabajar requiere que se almacene tanto los datos como las instrucciones. La informacin en un computador de acuerdo a su ubicacin puede ser interna o externa. Dentro de las memorias internas se tiene los registros del procesador, la memoria cach y la memoria principal y de las externas los discos magnticos, discos pticos, cintas magnticas, etc. Nos centraremos en analizar las memorias internas, que es el objeto de estudio de esta asignatura, para lo cual se plantea el siguiente cuestionario:

Arquitectura de Computadoras UTPL

Preguntas
1. Cules son las caractersticas clave de los sistemas de memoria de un computador? Realice un cuadro sinptico.

Ubicacin

Caractersticas clave de los sistemas de memoria de un computador

Procesador Interna (principal) Externa (secundaria)

Capacidad

Tamao de la palabra Numero de palabras

Unidad de transferencia

Palabra Bloque Acceso secuencial Acceso directo Acceso aleatorio Acceso asociativo

Mtodo de acceso

Prestaciones

Tiempo de acceso Tiempo de ciclo Velocidad de transferencia Semiconductor Soporte magntico Soporte ptico Magneto-ptico

Dispositivo fsico

Caractersticas fsicas

Voltil / no voltil Borrable / no borrable

Organizacin

Arquitectura de Computadoras UTPL

2. Dentro de la Memoria Principal Qu es una unidad de transferencia? Es igual al nmero de lneas de entrada/salida de datos del mdulo de memoria, a menudo suele ser igual a la longitud de la palabra 3. Indique cules son los mtodos de acceso de las memorias? Acceso secuencial Acceso directo Acceso aleatorio (random) Asociativa

4. Qu es un tiempo medio de acceso y cmo se calcula? Cuando la direccin a la que una operacin hace referencia se encuentra en un determinado nivel de la jerarqua de memoria, se dice que ha habido un acierto en ese nivel. De no ser as, se producir un fallo. De forma similar, la tasa de aciertos de un nivel es el porcentaje de referencias que han llegado a ese nivel y han concluido en acierto, y la tasa de fallos es el porcentaje de referencias que han llegado a ese nivel y han incluido en fallo. Una vez conocida tasa de aciertos y el tiempo de acceso (el tiempo necesario para completar una peticin en la que hubo acierto) para cada nivel de la jerarqua de memoria, podemos calcular el tiempo medio de acceso de la jerarqua. Para cada nivel ( ) ( el tiempo medio de acceso es ), donde es el tiempo necesario para resolver las peticiones que son acertadas por el nivel, es la tasa de aciertos del nivel (expresada como una probabilidad), es el tiempo medio de acceso de los niveles inferiores al que estamos considerando y es la tasa de fallos del nivel.

Arquitectura de Computadoras UTPL

5. El diseo de la memoria de un computador se puede resumir en tres cuestiones cunta capacidad?, qu tan rpida es?, cunto cuesta?. Para este propsito se emplea una jerarqua de memoria. Dibuje un esquema en donde se seale toda la jerarqua de memoria, y explique cada una de ellas a medida que va descendiendo en la jerarqua.

Registros del Procesador

Se emplean para controlar instrucciones en ejecucin, manejar direccionamiento de memoria y proporcionar capacidad aritmtica. Los registros son direccionables por medio de un nombre.

Memoria Cach
Est exclusivamente ligada al uso del Procesador junto a la Memoria RAM, y tiene como premisa fundamental el incremento del rendimiento del ordenador.

Memoria Principal
Es la unidad de la estacin de trabajo en donde se almacenan los datos y las instrucciones de los programas en ejecucin, que recupera y graba en ella la unidad central de proceso a travs de las dos operaciones bsicas definidas sobre ella, una de lectura y la otra de escritura

Disco Magntico, CD-ROM, CD-RW, DVD-RW, DVD-RAM

La computadora usa sus canales de entrada/salida para acceder a la informacin y se utiliza para almacenamiento a largo plazo de informacin persistente.

Cinta Magntica, MO, WORM

Se suelen usarse para transporte y archivos de datos. En las nuevas computadoras son de uso habitual para este propsito los disquetes, discos pticos y la memoria flash.

6. Cmo se realiza una operacin de lectura y escritura dentro de una jerarqua de memoria? Hablando sobre una operacin de lectura, en general, no es posible predecir a que posiciones de memoria se va a acceder con mayor frecuencia, por lo que los computadores usan un mtodo basado en la demanda para determinar qu datos deben mantenerse en los niveles ms altos de la jerarqua. Cuando se enva una peticin de memoria a la jerarqua, se comprueba el nivel ms alto para ver si se contiene la

Arquitectura de Computadoras UTPL

direccin pedida. Si es as, la peticin se lleva a cabo. Si no, se comprueba el siguiente nivel ms bajo de la jerarqua, repitindose este proceso hasta que se encuentre el dato o se llegue al nivel inferior, en el que tenemos la total certeza de que estar el dato.

En lo que respecta a la escritura de memoria (almacenamiento) en la jerarqua de memoria, en los sistemas con post-escritura, el dato que se escribe se coloca solamente en el nivel ms alto de la jerarqua. Cuando el bloque que contiene el dato es eliminado de ese nivel, el dato escrito se copia en el nivel inmediatamente inferior de la jerarqua y as sucesivamente. A los bloques que contienen datos que han sido escritos se les denomina bloques modificados, para distinguirlos de los bloques inalterados, que no han sido modificados. Por su parte, los sistemas de memoria con escritura inmediata copian los datos a escribir en todos los niveles de la jerarqua cuando se produce dicha escritura. Existen muchos sistemas con diferentes estrategias de escritura segn el nivel de la jerarqua de que se trate. Por ejemplo, no es inusual encontrarse computadores con caches con escritura inmediata y memoria principal con post-escritura.

7. Qu es la memoria cache, cules son los tipos y donde se encuentra ubicada? Es un dispositivo para escalonar las transferencias de datos entre memoria principal y los registros del procesador a fin de mejorar las presentaciones, tiene como objetivo lograr que la velocidad de la memoria sea lo ms rpida posible. Desde el punto de vista del hardware, existen dos tipos de memoria cache; interna y externa. La primera, denominada tambin cache primaria, cach de nivel 1 o simplemente cach L1. La segunda se conoce tambin como cache secundaria, cache de nivel 2 o cache L2. 8. Una memoria cache est formada por tecnologa SRAM ( ( )

x)

DRAM

9. Una memoria principal est formada por tecnologa SRAM ( ( x)

) DRAM

10. Dentro de los elementos de diseo de una memoria cache, los ms importantes son: La funcin de correspondencia y los algoritmos de sustitucin. Cules son y cmo trabajan las funciones de correspondencia y los algoritmos de sustitucin? Funcin de correspondencia: Debido a que hay menos lneas de cach que bloques de memoria principal, se necesita un algoritmo que haga corresponder bloques de memoria principal a lneas de cach. Adems, se requiere algn medio para determinar qu bloque de memoria principal ocupa actualmente una lnea dada de cach. La eleccin de la funcin de correspondencia determina cmo se organiza la cach. Se pueden utilizar tres tcnicas: directa, asociativa, y asociativa por conjuntos. Algoritmos de sustitucin: Una vez que se ha llenado la cach, para introducir un nuevo bloque debe sustituirse uno de los bloques existentes. Para las tcnicas asociativas se requieren algoritmos de sustitucin. Entre los algoritmos ms comunes

Arquitectura de Computadoras UTPL

tenemos: LRU (Least-Recently Used), FIFO (First-In-First-Out), LFU (LeastFrequently Used) Y Aleatorio

Ejercicios
Tiempos medios de acceso Ejercicio # 1: Un sistema de memoria contiene una cach, una memoria principal y una memoria virtual. La cach tiene un tiempo de acceso de 5 ns y su tasa de aciertos es del 80 %. El tiempo de acceso de la memoria principal es de 100 ns, con una tasa de aciertos del 99,5%. El tiempo de acceso de la memoria virtual es de 10 milisegundos (ms) Cul es el tiempo medio de acceso de la jerarqua? Solucin: Se empieza la resolucin del ejercicio por el nivel inferior de la jerarqua y vamos de abajo arriba, es decir, vamos desde la memoria virtual hasta la memoria cache.

Registros

Memoria cache

Memoria Principal

Memoria virtual

Segn el ejercicio la tasa de aciertos de la memoria virtual es del 100 por 100, por lo que podemos calcular el tiempo medio de acceso para las peticiones que llegan a la memoria principal como: (
Memoria principal

(
Memoria virtual

Una vez hecho esto, el tiempo medio de acceso para las peticiones que llegan a la cache (que son todas las peticiones) ser:

Arquitectura de Computadoras UTPL

(
Memoria cache

)
Peticiones que llegan a la memoria principal

Ejercicio # 2: Un sistema de memoria de dos niveles tiene un tiempo medio de acceso de 12ns. El nivel superior de la jerarqua tiene una tasa de aciertos del 90% y un tiempo de acceso de 5ns. Cul es el tiempo de acceso del nivel inferior del sistema de memoria? Solucin: Como el ejercicio pide el tiempo de acceso del nivel inferior del sistema utilizaremos la frmula del tiempo medio de acceso para calcular para el primer nivel de la jerarqua, que ser: ( ( ) ( ) ( ) ( ) )

Por lo visto despejamos nivel de la jerarqua.

obtenemos un tiempo de acceso de 75 ns para el segundo

Memoria cach Estos ejemplos nos da los principios bsicos de cmo se debera direccionar la correspondencia de un bloque determinado de memoria RAM en los diferentes niveles de la jerarqua. Ejercicio # 1: En un sistema de memoria con las caractersticas que se indican a continuacin: - Memoria principal de 32 bloques - Memoria cach de 8 bloques - Cach asociativa por conjunto de 2 vas

Arquitectura de Computadoras UTPL

Realice y grafique: La asignacin del bloque 22 de la memoria principal a la cach, a travs de: a.1. Asociativa por conjuntos, y aplique uno de los siguientes algoritmos de sustitucin: Utilizado menos recientemente Primero en entrar primero en salir (FIFO) Menos frecuentemente usado Aleatorio Solucin: Un conjunto es un grupo de lnea de la cache. Para esta funcin de correspondencia primero las lneas de memoria cach se asocian en conjuntos y la correspondencia se establece de forma directa entre cada bloque de la memoria principal y cada conjunto de la cach. ubicacin = direccin bloque principal mod (m) conjuntos Utilizando el algoritmo de sustitucin LRU (Utilizado menos recientemente) se tiene:

( )

LRU 22 ubicar 4 Cache 1 2 3 4 5 6 7 8

Ubicar 1 2 3 4 . 22 .32

a.2. Asociativa, y aplique uno de los siguientes algoritmos de sustitucin: Utilizado menos recientemente Primero en entrar primero en salir (FIFO) Menos frecuentemente usado Aleatorio

Arquitectura de Computadoras UTPL

Solucin: En la asociativa cada bloque (memoria principal) puede ir en cualquier posicin (lnea) de cache Ubicacin = cualquiera Utilizando el algoritmo de sustitucin FIFO (Primero en Entrar Primero en Salir) se tiene:

Cache 1 2 3 4 5 6 7 8

Ubicar 1 2 3 4 . 22 .32

a.3. Directa Solucin: Cada bloque (memoria principal) solo puede ir en una posicin de la cache ubicacin = direccin bloque (principal ) mod

( )

Cache 1 Principal 1 2 3 4 . 22 .32 2 3 4 5 6 7 8

Arquitectura de Computadoras UTPL

Ejercicio # 2: En un sistema de memoria con las caractersticas que se indican a continuacin; direccionar el bloque 125 peticionado desde el procesador si se tiene: Cach de 512 bytes dividida en bloques de 16 bytes La cach est, a su vez, agrupada en conjuntos de 4 bloques cada uno Una memoria principal con 256 bloques de 32 bytes por bloque

Realice y grafique la asignacin del bloque 125, a travs de: a.1. Asociativa por conjuntos, y aplique uno de los siguientes algoritmos de sustitucin: Utilizado menos recientemente Primero en entrar primero en salir (FIFO) Menos frecuentemente usado Aleatorio a.2. Asociativa, y aplique uno de los siguientes algoritmos de sustitucin: Utilizado menos recientemente Primero en entrar primero en salir (FIFO) Menos frecuentemente usado Aleatorio a.3. Directa

Solucin: Primeramente para la realizacin se tiene que saber que:

Cantidad de bytes de la cache Numero de bloques Numero de divisiones de la cache

Cache
1 2
1

6
2

10
3

11

12

13

14
4

15

16 32
8

Por lo visto en la figura anterior la memoria cache se divide en 8 bloques. a.1. Asociativa por conjuntos Un conjunto es un grupo de lnea de la cache. Para esta funcin de correspondencia primero las lneas de memoria cach se asocian en conjuntos y la correspondencia se establece de forma directa entre cada bloque de la memoria principal y cada conjunto de la cach. ubicacin = direccin bloque principal mod (m) conjuntos

Arquitectura de Computadoras UTPL

Utilizando el algoritmo de sustitucin LRU (Utilizado menos recientemente) se tiene:

( ) LRU

Cache
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 .32

Ubicar
1 2 3 4 5 6 7 8 9 .....125 126 127 128 129 130 131 132 ..256

a.2. Asociativa En la asociativa cada bloque (memoria principal) puede ir en cualquier posicin (lnea) de cache Ubicacin = cualquiera Utilizando el algoritmo de sustitucin FIFO (Primero en Entrar Primero en Salir) se tiene:

Cache
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 .32

Ubicar
1 2 3 4 5 6 7 8 9 .....125 126 127 128 129 130 131 132 ..256

Arquitectura de Computadoras UTPL

a.3. Directa Cada bloque (memoria principal) solo puede ir en una posicin de la cache ubicacin = direccin bloque (principal ) mod

Cache
1 2 3 4 5 6 7 8 9 10 11 12 ...28 29 30 31 32

Principal
1 2 3 4 5 6 7 8 9 .....125 126 127 128 129 130 131 132 ..256

Referencias
[1] Disponible en: Stallings William, ORGANIZACIN Y ARQUITECTURA DE COMPUTADORES, 7ma edicin. Prentice Hall, 2006. ISBN: 84-8966-082-4 [Consulta del 14 de Abril del 2013] [2] Carter Nicols, ARQUITECTURA DE COMPUTADORES, Capitulo 8 y Capitulo 9, primera edicin, McGRAW-HILL, 2004