1

Conversores Digitales - Analgicos o

Alejandro Pini
-apini@adinet.com.uy-,

Gonzalo Sanguinetti

-gsangui@ng.edu.uy-

Resumen Esta monograf trata sobre conversores digia tales anlogicos. Se describen dos de las ms populares cona a guraciones: el DAC de Resistencias Ponderadas y el R-2R, as como las ventajas y desventajas de cada una. A contin uacin se explican las especicaciones tcnicas generales de o e los conversores D/A y se comentan tres aplicaciones usuales de los mismos. En el nal se analiza una Application Note que explica el funcionamiento de un tipo especial de conversores llamados LOGDACs, estudiando detalladamente la hoja de datos de uno de ellos.

que se quiera realizar. Esta ultima opcin slo la brindan o o algunos conversores llamados multiplicativos (multiplying converters). Otro aspecto a tomar en cuenta es que la entrada generalmente est codicada, por lo que es necesario a incluir una etapa previa de decodicacin. o Dos de los ms populares DAC son el Conversor de a Resistencias Ponderadas y el Conversor R-2R que estudiaremos a continuacin. o II. Conversor de resistencias ponderadas A. Principios de funcionamiento

I. Introduccion OS conversores digitales-analgicos (DAC) son utiles o para transformar datos guardados, transmitidos o resultantes de algn procesamiento digital, en seales u n analgicas (generalmente voltajes o corrientes) para cono trol, desplegado de informacin, o algn otro tipo de proceo u samiento analgico. o El avance de la tecnolog digital, que vemos reejado a por ejemplo en los campos del audio (mp3 player, minidisc, etc) y el video (DVD, Direc TV, etc), ha impuesto nuevas exigencias a los conversores D/A. Requerimientos como la alta resolucin y velocidad, el bajo consumo o el tamao o n reducido son factores decisivos al momento de su diseo e n integracin a artefactos con alta performance. o

Fig. 2. Conversor de resistencias ponderadas de 4 bits

Fig. 1. Conversor D/A ideal

La Fig.1 muestra el esquema de un conversor D/A ideal. En l la entrada Bin = [bn1 , bn2 , . . . , b0 ] es una palabra e de n bits que representa un valor positivo, Vref un voltaje de referencia y la salida es: Vout = Vref bn1 2n1 + . . . + b1 21 + b0 20
n1

Se muestra en la Fig.2 un esquema del mismo. Consiste en un conjunto de resistores, tantos como bits tiene la palabra, conectados o no a Vref , dependiendo del valor del bit correspondiente. Esto se implementa mediante llaves controladas por el valor lgico del bit (eventualmente si la o seal tiene signo conmutar entre Vref y Vref ). n a La eleccin de los valores de las resistencias queda deo terminado por el valor de la resistencia asociada al LSB. A medida que crece la posicin de los bits, las resistencias o se van dividiendo entre dos. De esta manera se logra que el voltaje de salida sea proporcional a la palabra de entrada, pues su valor ser (aplicando nodos a la entrada del a amplicador): Vout = Rf Vref donde b1 b0 bn1 + ... + + Rn1 R1 R0

Vout = Vref
i=0

bi 2i

R i = 0, 1, . . . , n 1. 2i siendo R el valor de la resistencia asociada al bit menos signicativo. Luego, sustituyendo: Ri = Vout = Rf Vref bn1 2n1 + . . . + b1 21 + b0 20 R Vout = Rf Vref R
n1

Como se observa, la salida es un voltaje proporcional al peso binario de la palabra siendo el mximo valor alcanza able para Vout = Vref (2n 1). Variando el valor de Vref se pueden obtener distintas escalas de acuerdo a la aplicacin o
Universidad de la Rep blica u Montevideo, Uruguay Medidas Elctricas, A o 2003 e n Prof. Daniel Slomovitz

bi 2i
i=0

Se observa que la salida es la misma que la esperada del DAC ideal salvo por un factor negativo debido a la etapa

de amplicacin nal. Una posible solucin al problema de o o la salida negativa es agregar otra conguracin inversora o o directamente alimentar el circuito con Vref . B. Ventajas y desventajas El conversor de resistencias ponderadas tiene la ventaja de ser de muy facil diseo. Sin embargo al aumentar el n nmero de bits, se deben introducir resistencias cada vez u menores. Por ejemplo si consideramos un DAC de 12 bits implementado de esta manera, una vez determinada la resistencia para el LSB, la del MSB deber ser 2048 veces a menor. Implementarlo con resistencias de uso comercial es nuy dif cil, pues con incertidumbres que rondan entre 5% y 1%, el error introducido en la tensin del MSB puede o llegar a ser varias veces mayor que el valor de tensin del o LSB, afectando la resolucin. En trminos numricos, si la o e e resistencia del LSB es de 200k, la del MSB ser aproxa imadamente de 97. Considerando que la desviacin de o las resistencias es del 1%, la tensin a la salida dada por o el MSB puede variar en un rango 40 veces mayor que el valor de la tension dada por el LSB, siendo despreciable su contribucin al voltaje de salida. o Otra de las desventajas, quizs la ms importante, es que a a en un amplio rango de valores de resistores, los distintos coecientes trmicos provocar variaciones signicativas e an en sus valores, aumentando la incertidumbre del conversor frente a variaciones en la temperatura. Adems, esta conguracin es susceptible a problemas de a o no Monotonicidad y de Settling Time 1 . Este ultimo im pone una limitante en la velocidad mxima de conversin. a o III. Redes Escalera Las redes escalera permiten reducir el rango de valores de las resistencias. En la Fig. 3 se muestra un ejemplo, aunque no profundizaremos sobre este tipo de circuitos ya que en la actualidad estn superados por las redes R-2R. a

Fig. 4. Conversor R-2R de 4 bits

Una red como sta logra el peso apropiado para cada bit, e utilizando unicamente resistencias de 2 valores (R y 2R). Apliquemos el principio de superposicin para ver cual es o la salida si la entrada es un 1 en el isimo bit y un 0 e lgico en las restantes, como se indica en la Fig. 5. o

Fig. 5. Anlisis del DAC R-2R de n bits a

Es fcil ver que la resistencia vista desde el punto A, a tanto hacia la izquierda como a la dercha es 2R, independientemente de que i se trate. Por lo tanto, la resistencia total vista desde A es R. El voltaje en dicho punto es Vref . (Ver Fig. 6) entonces 3

Fig. 6. Resistencia vista desde el punto A.

Fig. 3. Conversor basado en una red de escaleras.

IV. Conversor R-2R A. Principios de funcionamiento Este conversor es una solucin propuesta a los problemas o presentados por el DAC de resistencias ponderadas. La idea es redisear la red de resistencias como se muestra en n la Fig. 4.
1 Ver

De manera similar, la resistencia vista hacia la derecha, desde el nodo siguiente a A es R (ver Fig. 7). Por lo tanto, Vref 1 el voltaje en ese nodo es . 3 2 Repitiendo este razonamiento para los nodos siguientes se llega a que en el punto B, la tensin es: o Vref 3 Luego: Vout = Rf Vref 3R 1 2(ni) 1 2(ni)

especicaciones del D/A

Generalizando para una entrada cualquiera

las limitaciones as como las verdaderas prestaciones, que en muchos casos dieren considerablemente de la idealidad. A continuacin presentamos una descripcin de las o o especicaciones ms importantes. a LSB (Lease Signicant Bit) Bit menos signicativo de una palabra digital MSB (Most Signicant Bit) Bit ms signicativo de una palabra digital a Resolution (Resolucin) o Es el incremento analgico ms pequeo, correspondio a n ente a la tensin asociada al LSB. Para los conversores, la o resolucin generalmente est expresada en bits, donde el o a nmero de niveles analgicos es 2n . u o Gain Error (Error en ganancia)
Fig. 7. Resistencia vista desde el nodo siguiente a A.

[bn1 , bn2 , . . . , b0 ], la salida es:

n1

Es la diferencia entre la tensin de salida esperada, coro respondiente a una entrada de fondo de escala, y la tensin o real obtenida. Monotonicity (Monotonicidad)
i

Vout =
i=0

Rf Vref 3R
n1 i=0

bi 2(ni)

Rf Vref = 3R (2n )

n1

bi 2
i=0

Si denimos D = Rf = 3R:

bi 2i (peso binario de la palabra) y

D Vref 2n Es importante resaltar que nuevamente la tensin a la salo ida es proporcional al peso binario de la palabra de entrada. Vout = B. Ventajas y Desventajas Como ya vimos, la implementacin con escalera R-2R o soluciona muchos de los inconvenientes que presentaba la red de resistencias ponderadas. En particular, precisa de tan slo dos valores de resistencias distintas. Es sin emo bargo ms lento que el otro conversor. a Si bien hasta ahora hemos despreciado la no idealidad de los conmutadores, stos juegan un papel fundamental al e momento del diseo del DAC, pues afectan el Settling Time n de manera considerable. No es lo mismo utilizar conmutadores excitados por tensin que por corriente. Los ultimos, o debido a propiedades de los transistores, conmutan ms a rpido. Sin embargo, dado que no por todos los conmua tadores circula la misma corriente, es necesario escalarlos para lograr una buena exactitud. Los conmutadores controlados por tensin, a pesar de ser ms lentos, carecen de o a este problema, ya que todos estn sometidos a la misma a Vref . tensin o 3 V. Especificaciones del conversor D/A Para una aplicacin efectiva de los conversores digitalo analgicos es preciso conocer y saber interpretar las eso pecicaciones de los mismos, ya que ponen de maniesto

Un DAC es montono si un incremento de la entrada o digital, resulta en un incremento en la salida analgica. o Cuando un nmero grande de bits cambian de valor (por u ej. de 0111 a 1000) es probables que el voltaje de salida decaiga a pesar que la entrada digital se increment. Esto o es debido a posibles errores asociados a las desviaciones en cada una de las resistencias. Oset Error (Error de Oset) Es el voltaje a la salida cuando el valor de la entrada debiera dar una salida de cero volt. Este valor afecta por igual a todas las entradas. Usualmente se mide en trminos e del LSB. Velocidad de Conversin o Es el mximo nmero de palabras digitales que el DAC a u puede convertir por unidad de tiempo. Settling Time (Tiempo de Establecimiento)

Fig. 8. Settling Time

Es el tiempo que demora la salida en llegar a 1 LSB 2 (u otro criterio de tolerancia), de un cierto valor impuesto por un cambio a la entrada. Es un parmetro que depende de la velocidad con la que a el amplicador operacional responde a cambios en su entrada y con la que las llaves pueden cambiar de estado. El Slew Rate del amplicador es quien determina cuanto tiempo debe pasar para que la salida sea vlida. En gena eral, al aumentar la resolucin (nmero de bits), aumenta o u el Settling time. El rango de valores usual es del orden de los ns a los s Slew-rate Es la mxima pendiente de la salida ante una cona mutacin del cdigo de entrada. Su efecto es ms notoo o a rio en las transiciones grandes (o a fondo de escala). En general, se debe al amplicador, y no a la red. Sobrepico y glitch El sobrepico es el resultado de una respuesta subamortiguada en el amplicador. El glitch es un efecto dado porque las llaves no conmutan instantneamente ni sia multneamente. Por ejemplo, en un DAC de 8 bits, al a pasar del cdigo 127 al 128 en la entrada, podr haber un o a momento en que todas las llaves conducen (es decir que se encienda la que corresponda al MSB antes de apagarse las restantes), o viceversa. El resultado es un pico de tensin o corto (de uno u otro signo) pero de gran amplitud, como se ve en la Fig. 9. Este pico podr atenuarse debido al a slew-rate del amplicador de salida.

Integral Nonlinearity - INL (No Linealidad Integral) Es el peor caso de la desviacin con respecto a la recta o que une los puntos de voltaje mximo y m a nimo a la salida. Se expresa en funcin de los mismos parmetros que el o a DNL. Desviaciones Trmicas e Cada uno de los parmetros anteriores es susceptible de a cambiar con la temperatura, por ejemplo el INL o el Gain Error. Estas desviaciones se especican en % del fondo de escala nominal por o C. VI. Ejemplos de aplicaciones usuales A. DCP (Digitally Controlled Pot) Un conversor D/A multiplicativo puede utilizarse como potencimetro digital, el cual puede ser controlado desde o un microprocesador, como se muestra en la Fig. 10.

Fig. 10. Potencimetro controlado digitalmente o

Se observa que la salida es: Vo = D Vref 2n

por lo que la tensin de salida es proporcional a D. o B. Amplicador de ganancia contralada Si el conversor es multiplicativo, puede utilizarse la entrada Vref como una entrada de seal, y entonces la ganann cia ser proporcional al dato digital de entrada al convera sor. De esta manera se obtiene un amplicador de ganancia controlada, siendo el circuito idntico al del potencimetro e o digital. C. Resistencia programable Por ultimo, comentaremos la inclusin de un DAC en un o circuito con el n de implementar una resistencia controlada digitalmente. El esquema del circuito se muestra en la Fig. 11. Para calcular la resistencia vista veamos cuanto vale el in cociente Vin . Por simetr a, I V1 = Vin DVin = Vin 2 1D 2

Fig. 9. Fenmeno de glitch en la conmutacin entre dos valores que o o implican el cambio simultneo de muchos bits. a

El glitch puede eliminarse con un deglitcher, circuito que consiste esencialmente en un sample and hold que valida el dato convertido recin un tiempo despus del cambio. e e Diferential Nonlinearity - DNL (No Linealidad Diferencial) Idealmente, dos entradas digitales adyacentes dieren a la salida en 1 LSB. La DNL es una medida del peor caso de la desviacin del salto esperado de 1 LSB. Por ejemplo, o un DAC con un cambio a la salida de 1.5 LSB para un cambio a la entrada correspondiente a 1 LSB, presenta un e DNL de 1 LSB. La DNL se puede expresar en trminos del 2 LSB, o como un porcentaje del fondo de escala. Un DNL mayor a 1 LSB podr producir resultar en una funcin de a o transferencia del DAC no montona. o

En el amplicador en conguracin no inversora, se cumple: o V2 = 2V1 = Vin (1 D)

Luego, Vin V2 = Rx Iin Vin Vin (1 D) = Rx Iin Entonces: Rx Vin = Iin D Por lo tanto el valor de la resistencia vista depende inversamente de D.

Fig. 12. (a) Potencimetro de 3 terminales, (b) DCP, implementado o mediante un DAC multiplicativo lineal, (c) DCP, implementado mediante un LOGDAC.

Fig. 11. Resistencia controlada digitalmente, implementada mediante un DAC multiplicativo.

Esta conguraci permite un control lineal de la reo sistencia mediante un conversor multiplicativo de 14 bits (AD7538). Las aplicaciones de este circuito incluyen generacin de resistores de valores precisos, multivibradores o monoestables y cargas de voltaje controlado. VII. Analisis de un Art culo El art culo que analizaremos es una Application Note de la empresa Analog Devices. El mismo explica el funcionamiento de una familia de conversores D/A no lineales llamados LOGDACs, que son fabricados exclusivamente por dicha empresa. Algunos de estos dispositivos son el AD7111, AD7115 y AD7118. La mejor manera de visualizar que hace exactamente un LOGDAC es estudiar su comportamiento en una conguracin DCP, y compararlo con un potencimetro clsico de o o a 3 terminales y otro DCP implementado mediante un DAC de salida lineal. Cualquiera de estos circuitos tienen salida de la forma: Vout = Vin , donde es el factor de atenuacin (0 o 1). En el caso del potencimetro de 3 terminales (Ver Fig. o 12(a)), la salida ser a Vout = R1 R1 + R2 Vin

siendo D y n los parmetros anteriormente denidos. En a D este caso la salida est invertida y = 2n . La resolucin a o n es por lo tanto una parte en 2 (1 LSB). Despreciando los efectos de la DNL, la resolucin es la misma para todos los o puntos de la funcin de transferencia. Es aqu donde radica o la principal diferencia con el circuito implementado con el LOGDAC, pues para ste la resolucin es proporcional al e o valor de la tensin, y no al fondo de escala. En la Fig. o 12(c) se muestra esta conguracin. o Vout = a 20 Vin Entonces = a 20 , donde a es una base elegida segn u la aplicacin (generalmente a = 10), y r es la resolucin o o en decibeles del LOGDAC. Despejando de sta ultima e ecuacin: o 20 log10 = rD dB = rD Por lo tanto, un aumento en una unidad de D causa una atenuacin de rdB en la salida. En la Fig. 13 se observa o la funcin de transferencia del circuito. o
rD rD

Por lo tanto = R1R1 2 . El voltaje a la salida es propor+R cional al valor de R1 . Si en cambio usamos el DAC con salida lineal como en la Fig. 12(b), D Vout = n Vin 2

Fig. 13. Funcin de transferencia del LOGDAC. o

A modo ilustrativo, la siguiente tabla muestra valores de los parmetros r y D: a

Modelo AD7111 AD7115 Ad7118

rdB 0.375 0.1 1.5

D 239 199 59

VIII. Conclusiones A lo largo de la monograf se han introducido las noa, ciones bsicas de funcionamiento y manejo de los convera sores digitales analgicos. Se ha visto como la conguracin o o R-2R soluciona algunos inconvenientes que aparecen en la red de resistencias ponderadas. Fundamentalmente, reduce el rango de valores de resistencias necesarias, lo cual facilita su realizacin. o Por otro lado, las aplicaciones presentadas describen la funcionalidad de los DACs como controladores digitales, agregndose a las conocidas aplicaciones de audio y video. a El avance d a d de la tecnolog digital, ha creado a a a nuevos conversores D/A que poco tienen que ver con los presentados aqu Sin embargo, los principios de fun. cionamiento siguen siendo los mismos. Referencias 1. The Engineering Sta of Analog Devices: Analog-Digital Conversion Handbook,
PRENTICE HALL,1986. ISBN:0-13-032848-0

En cuanto a los otros parmetros, comentaremos solaa mente los del LOGDAC AD7111, pues tanto el AD7115, como el AD7118 han quedado obsoletos y no se fabrican ms. a Especicaciones del AD7111

2. Understanding LOGDACs, Application Note AN-208 from Analog Devices.

www.analog.com/UploadedFiles/Application Notes/8003462AN208.pdf Fig. 14. Diagrama de bloque representativo del AD7111

3. AD7111/AD7111 Logarithmic D/A Converter Data Sheet, Analog Devices.

www.analog.com/UploadedFiles/Data Sheets/276050258ad7111 A 0.pdf

El AD7111 (Ver Fig. 14) es un conversor D/A multiplicativo de la familia LOGDAC, con tecnolog CMOS. a Trabaja alimentado por una fuente de 5 V, siendo el Vref mximo de 10 V. El rango de atenuacin es desde 0 dB a o hasta 88.5 dB, en pasos de 0.375 dB (resolucin). El grado o de atenuacin es determinado por una palabra de entrada o de 8 bits, que es decodicada en otra de 17 bits, con el n de lograr el escalado logar tmico. Luego, esta palabra es aplicada a un DAC R-2R de 17 bits. Operando a 25o C, el conversor es montono y su settling time es de 3s. En o cuanto al error en ganancia, el mximo es de 0.1 dB. Dado a que la funcin de transferencia no es lineal, no se pueden o denir los parmetros INL y DNL. a Es importante destacar que el integrado (as como la mayor de los DACs) no incluye la etapa de amplicacin a o a la salida. De esta manera se logra un espectro ms grande a de conguraciones posibles. Se muestra en la Fig. 15 una conguracin t o pica del DAC, a modo de ejemplo.

4. ADC and DAC Glossary, Maxim.

www.maxim-ic.com/appnotes.cfm/appnote number/641

5. Albert OGrady: EDN Magazine-Multiplying DAC makes programmable resistor, Analog Devices Inc, Limerick, Ireland.
www.ednmag.com

Alejandro Pini naci en Montevideo, Uruguay, o el 25 de agosto de 1981. Curs sus estudios prio marios y secundarios en La Escuela y Liceo Elbio Fernndez egresando en 1999. Ingres a la a o Facultad de Ingenier en el a o 2000. Actuala n mente est cursando el sptimo semestre de la a e carrera de Ing. Electricista.

Gonzalo Sanguinetti naci en Montevideo o el 1ro de julio de 1982. Curs sus estudios o primarios en la Escuela Nro. 2 Rep blica Aru gentina y en el Colegio Nuestra Se ora del n Huerto y secundarios en La Escuela y Liceo Elbio Fernndez egresando en 1999. Ingres a la a o Facultad de Ingenier en el a o 2000. Actuala n mente est cursando el sptimo semestre de la a e carrera de Ing. Electricista. Fig. 15. El AD7111 en una conguracin t o pica.