Materia: Arquitectura de Computadores (3.4.

072)
Esquema Funcional de Computadora

anmutti@uade.edu.ar
Funcionamiento de la computadora
Programa:
Dirección de Lenguaje de Lenguaje
Memoria Máquina Assembler
0100 B0 02 MOV A, 02h
0102 A2 12 01 MOV [0112h], A
0105 B3 04 MOV B, 04h
0107 00 D8 ADD A,B
0109 A2 12 01 MOV [0112h], A
010C
010D
Funcionamiento de la computadora
1ª Instrucción: MOV A, 02h Direc: 0100h 16 líneas

Bus de direcciones
14 A15 A0
2 líneas
líneas Reg. MAR CPU
Reg. A Reg. B
INTR
INTA Reg. IP RD A15 A14
Reg. MDR WR
D7 D0
8 líneas decoder
Bus de datos S0 S1 S2 S3
D7 D0

RAM
ROM I/O
WR
RD RD RD

INTA WR
INTR
CE CE CE

A13 A0 A13 A0 A13 A0

Bus de direcciones
3
Funcionamiento de la computadora
2ª Instrucción: MOV [0112h], A Direc: 0102h 16 líneas

Bus de direcciones
14 A15 0000 0001 0001 0010A0 2 líneas
líneas Reg. MAR CPU
INTR
Reg. A 02h Reg. B 0100h 00 A14
INTA Reg. IP RD A15
Reg. MDR WR
D7
0000 0010 D0
8 líneas 1 decoder
Bus de datos S0 S1 S2 S3
D7 0000 0010D0 0000 0010 0000 0010
1 0 0 0
RAM
ROM I/O 1
WR
RD RD RD

INTA WR
1
CE
INTR
CE
0 CE 1
0 0112h
0000 0001 0001 0010 0000 0001 0001 0010 0000 0001 0001 0010

A13 A0 A13 A0 A13 A0

Bus de direcciones
4
Funcionamiento de la computadora
3ª Instrucción: MOV B, 04h Direc: 0105h 16 líneas

Bus de direcciones
14 A15 A0
2 líneas
líneas Reg. MAR CPU
INTR
Reg. A 02h Reg. B 0102h
INTA Reg. IP RD A15 A14
Reg. MDR WR
D7 D0
8 líneas decoder
Bus de datos S0 S1 S2 S3
D7 D0

RAM
ROM I/O
WR
RD RD RD

INTA WR 02h
INTR
CE CE CE

A13 A0 A13 A0 A13 A0

Bus de direcciones
5
Funcionamiento de la computadora
4ª Instrucción: ADD A, B Direc: 0107h 16 líneas

Bus de direcciones
14 A15 A0
2 líneas
líneas ALU Reg. MAR CPU
INTR
Reg. A 02h
06 04h Reg. B 0105h
INTA Reg. IP RD A15 A14
Reg. MDR WR
D7 D0
8 líneas decoder
Bus de datos S0 S1 S2 S3
D7 D0

RAM
ROM I/O
WR
RD RD RD

INTA WR 02h
INTR
CE CE CE

A13 A0 A13 A0 A13 A0

Bus de direcciones
6
Funcionamiento de la computadora
5ª Instrucción: MOV [0112h], A Direc: 0109h 16 líneas

Bus de direcciones
14 A15 0000 0001 0001 0010A0 2 líneas
líneas Reg. MAR CPU
INTR
Reg. A 06h 04h Reg. B 0107h 00 A14
INTA Reg. IP RD A15
Reg. MDR WR
D7
0000 0010 D0
8 líneas 1 decoder
Bus de datos S0 S1 S2 S3
D7 0000 0010D0 0000 0010 0000 0010
1 0 0 0
RAM
ROM I/O 1
WR
RD RD RD

INTA WR
1 02h
CE
INTR
CE
0 CE 1
0 0112h
0000 0001 0001 0010 0000 0001 0001 0010 0000 0001 0001 0010

A13 A0 A13 A0 A13 A0

Bus de direcciones
7
Funcionamiento de la computadora
6ª Instrucción: Direc: 010Ch 16 líneas

Bus de direcciones
14 A15 A0
2 líneas
líneas Reg. MAR CPU
INTR
Reg. A 06h 04h Reg. B 0109h
INTA Reg. IP RD A15 A14
Reg. MDR WR
D7 D0
8 líneas decoder
Bus de datos S0 S1 S2 S3
D7 D0

RAM
ROM I/O
WR
RD RD RD

INTA WR 06h
INTR
CE CE CE

A13 A0 A13 A0 A13 A0

Bus de direcciones
8