FLIP-FLOPS

Multivibradores Biestables
 Sistema digital generalizado
• Las salidas dependen de las entradas para
cualquier instante de tiempo.
• Elementos de Memoria (Se mantiene)
Salidas Combinatorias Salida Memoria

U1:A
4

2 5 Lógica Elementos
S

D Q
Combinatoria de
3
CLK Memoria
6
Q
R
1

7474
Entradas Externas
 Circuito Secuencial
• Existen dos tipos:
– Sincrónico: su comportamiento
puede definirse a partir del
conocimiento de sus señales en
instantes discretos de tiempo.
– Asincrónico: depende del orden
en que cambian las señales de
entrada
 Multivibrador Biestable
• Flip-Flops FF
• Circuito Lógico con Dos Salidas Q y Q’
• Q  Salida Normal y Q’ Salida Invertida
• Dos Estados Posibles
– Q=0 y Q’=1
– Q=1 y Q’=0
• El Flip-Flop guarda el estado para
variaciones a la entrada (Memoria).
 Flip-Flop SET CLEAR NAND
• Entradas SET y CLEAR (PONER - LIMPIAR)
• Dos estados de Salida Igualmente Probables.

1 0 1 1 ?
?

1 0 ?
?
1 1
Transición de Entradas. CLEAR=1
SET 1 0 ?
Q

1 ?
1
Q’
CLEAR
Transición del SET para CLEAR=1

Q=1
SET
1 1 ?

0 ? Q=0
CLEAR 1

La pulsación BAJA en SET FF termina en el estado Q=1

Estado FIJO  Q=1
 Transición en CLEAR
Q=0
SET 1 0 ?

1 ?
Q=1
CLEAR 1

Anulación del FF
Q=0 Estado Anulado
SET 1 1 Q
?

0 ?
1 Q’
CLEAR
 Resumen FF NAND
SET Q SET CLEAR SALIDA FF

1 1 No hay Cambio

0 1 Q=1
Q
CLEAR
1 0 Q=0

0 0 Ambiguo

SET
Q S Q

FF
C Q’
Q
CLEAR
Variación de SET y CLEAR
 FF Con SET-CLEAR NOR

SET SET CLEAR SALIDA FF

Q
0 0 No hay Cambio

1 0 Q=1

Q 0 1 Q=0
CLEAR

1 1 Ambiguo
Transición de Señales en FF NOR

Q
 Señales de un Cronometro
• Sistemas digitales Asincrónica Sincrónica

Transición en
Transición en sentido Negativo
sentido positivo
FLIP-FLOPS II

FF SC Cronometro
FF J-K Cronometro
FF – D Cronometro
FF S-C Transición Positiva
S Q

C
FF Q
Transición
Positiva

S C Qn+1

0 0 Qn(No hay Cambio)

1 0 1
0 1 0
1 1 Ambiguo
FF S-C Transición Negativa
S Q

C
FF Q
Transición
Negativa

S C Qn+1
Qn (No hay
0 0 Cambio)
1 0 1

Cual es la Señal en Q ?
0 1 0
1 1 Ambiguo
FF S-C Con NAND TSP
S 1
0
U1
U1 SET U3

01
NAND
NAND
NAND
NAND
NAND
NAND

U4
U2 10

C 0
1 NAND
NAND
NAND
NAND
CLEAR
NAND
NAND

•Un FF BASICO DE COMPUERTAS NAND

•UN CIRCUITO CONDUCTOR DE PULSACIONES
•UN CIRCUITO DETECTOR DE ARISTA.
 EL BIESTABLE J-K CON CRONOMETRO

• Las entradas de Control J K == S C

• Transición en Sentido Positivo.
• Diferente  J=1 y K=1 No generan señal
ambigua.
• Para 1 1 FF Pasa al estado Opuesto.
• Siempre que efectué Transición Negativa.
• MODO ARTICULADO DE OPERACIÓN.
• FF J=1 K=1  Qn+1 = Qn’
 Biestable J-K con Cronometro STP

TSP

J K Qn+1
0 0 Qn(No hay Cambio
1 0 1
0 1 0
Suponemos Q=1 Inicial
Transición POSITIVA 1 1 Qn' (Se articula)
 Biestable J-K con Cronometro STN

J K Qn+1
0 0 Qn(No hay Cambio
1 0 1
0 1 0
Suponemos Q=1 Inicial
Transición Negativa 1 1 Qn' (Se articula)
 FF J-K Con transición Activada
J 1
2 12 1
13 3

Q
2

K 3
4
6
Q
4 6 5
5
14 12
J Q
1
CLK
3 13
K Q

R
J – K  Q y Q’ Se retroalimenta

2
BIESTABLE D CON CRONOMETRO

D Q

CLK D Qn+1
Q
0 0

1 1

•D es Sincrónica
•TSP
•Q == D para TSP
 Ejercicio
• Diseñar un Circuito de almacenamiento de
registros de 8 bits con TSP y TSN Con FF
D.
UN FF D a partir de un FF S-C
Transferencia paralela FF D

4
2 5
D

S
Q
3

Circuito Combinatorio
CLK
6
Q

R
1
10
12 9
D

S
Q
11
CLK
8
Q

R
13
4
2 5
D
S
Q
3
CLK
6
Q
R
1
 Cerrojo D
S 0
U1
SET U3

0
NAND
NAND

U5
NOT

U4
U2 1
C
NAND

CLEAR
NAND

•No posee Circuito detector

•CLK  0 D no tiene efecto
•CLK  1 D  0 SET =0 o CLEAR PARA Q=D.
•Permite que Q Cambie de estado Si D Cambia en tanto
que CLK =1
 Ejercicio
• Determinar la forma de onda de un Cerrojo D
para las formas de onda de entrada.
 ENTRADAS ASINCRONICAS
• S,C,J,K y D  Entradas de Control.
• Entradas Sincrónicas.
• El efecto es sincronizado con la señal del
CLK.
• Se implementan una o mas entradas
Asincrónicas.
• Operan independiente de las Sincrónicas.
• Se utilizan para FF1 o FF  0 NO
importa condiciones.
ENTRADAS ASINCRONICAS

DC DC
SET CLEAR FF
DC
Operación J Q
1 1 Sincrónica SET
0 1 Q=1 SET CLK

1 0 Q=0 CLEAR DC
Q’
No se utiliza K CLEAR
0 0 AMBI.
Convenciones de Fabricantes de
Chips

Entrada SET Asincrónica Entrada CLEAR Asincrónica

   

DC SET DC CLEAR

PRESET CLEAR

SET RESET

Sd (fijación directa) Cd (eliminación Directa)

Las entradas Asincrónicas
Consideraciones de Distribución
• Fabricantes – Caracteristicas
• Valores Mínimos de ts y th.
• Tiempos en nanosegundos.
• Tiempos de constitución y de
contención.
• Demoras de propagación.
• Frecuencia máxima de
cronometraje