Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Mxico
Instituto Tecnolgico de Tijuana
Ingeniera Electrnica
Diseo digital con VHDL
Dra. Yazmin Maldonado Robles
Maquinas de estados finitos
18 de Octubre de
2016
Tijuana, Baja
California.
Flip-flops
El elemento de memoria utilizado indistintamente en el diseo de los sistemas
sncronos y asncronos se conoce como flip-flop o celda binaria.
La caracterstica principal de un flip-flop es mantener o almacenar un bit de
manera indefinida hasta que a travs de un pulso o una seal cambie de
estado.
Flip-flop tipo D.
Cuando el valor de la entrada es igual a 1, la salida adopta el
valor de 1 siempre y cuando se genere un pulso de reloj. Es
importante resaltar que el valor actual en la entrada es
transferido a la salida sin importar el valor previo que haya tenido
la salida en el estado presente.
Maquina de Moore.
Una maquina de estados finitos es conocida como una maquina
de Moore si la salida es solo en funcin de su estado actual.
Maquina de Mealy.
Una maquina de estados finitos es conocida como una maquina de
Mealy si la salida es solo en funcin de su estado actual y una
entrada externa.
Representacin de FSM
Una maquina de estados finita se puede representar
por un diagrama de estados o una maquina de estados
algortmica (ASM).
Las
dos
representaciones
informacin.
proveen
la
misma
Diagrama de estados
Esta compuesto por nodos, que representan estados y
se representan como crculos. Y se utilizan flechas para
representar el flujo.
Ejemplo de representacin de
FSM
11
12
13
14
Circuito anti-rebotes
Presionando el interruptor de reset, este puede rebotar de ida y
vuelta un par de veces antes de establecerse. Los rebotes
conducen a fallos en la seal. El propsito de un circuito de
eliminacin de rebotes es para filtrar los fallos.
15
Circuito anti-rebotes
Un diseo basado en MEF utiliza
un temporizador de 10 ms de
funcionamiento libre y una MEF. El
temporizador genera un ciclo de
un reloj habilitar seal cada 10 ms
y el FSM utiliza esta informacin
para realizar un seguimiento de si
se estabiliza el valor de entrada.
En el primer esquema de diseo,
la FSM hace caso omiso de los
rebotes cortos y cambia el valor de
la salida nica antirrebote una vez
estabilizada la entrada de 20 ms.
16
17
18
19