CC3025 - UVG - Semestre 1 de 2013

DISEO DE
CIRCUITOS
SECUENCIALES
Mquinas de Estado

CC3025 - UVG - Semestre 1 de 2013

Agenda
1. Elementos bsicos de almacenamiento
Latch R-S
Latch D
Flip-flop R-S
Flip-flop D
2. Mquinas de estado
Estados
Caractersticas
Diagramas de estado
Implementacin

CC3025 - UVG - Semestre 1 de 2013

Circuitos Lgicos Secuenciales

Circuitos Combinacionales: Salidas dependen del valor

de las entradas en el momento actual.

Circuitos Secuenciales: Pueden depender tanto del valor

de las entradas actuales como de los valores de salida

anteriores.

CC3025 - UVG - Semestre 1 de 2013

Diagramas Secuencial
Entrada

Circuito Lgico
Combinacional

Elementos de
Almacenamiento

Salida

CC3025 - UVG - Semestre 1 de 2013

Latch R-S : Elemento Simple de

Almacenamiento
R se utiliza para hacer reset o clear del elemento establece en cero.
S se utiliza para hacer set del elemento establece en uno.

Si R y S son 1, la salida podra ser cero o uno (estado inactivo). Quiere

decir que mantiene el valor previo (como una memoria).
Nota: Si a es 1, b es 0, y viceversa

CC3025 - UVG - Semestre 1 de 2013

Resumen Latch R-S

R=S=1
Mantiene el valor en el latch
S = 0, R=1
Establece el valor a 1
R = 0, S = 1
Establece el valor a 0
R=S=0
Ambas salidas son 1 (indefinido)
Dont do it!

CC3025 - UVG - Semestre 1 de 2013

Latch-D
Dos entradas: D (data) y WE (write enable)
cuando WE = 1, latch se establece al valor de D
S = NOT(D), R = D

cuando WE = 0, latch mantiene valor previo

S=R=1

CC3025 - UVG - Semestre 1 de 2013

FLIP-FLOPS
Estructura Lgica de

Almacenamiento
Algunos tipos:
Tipo D
S-R
J-K

Los Flip-Flops, a diferencia de los

Latches, necesitan una seal de

reloj para su funcionamiento.
Flip-Flop: funcionamiento por
flancos.
Latch: funcionamiento por cambio
de nivel.

CC3025 - UVG - Semestre 1 de 2013

Flip-Flop S-R (Set Reset)

Q

Q+

CC3025 - UVG - Semestre 1 de 2013

Flip-flop D
S

CC3025 - UVG - Semestre 1 de 2013

Flip-flop D

CC3025 - UVG - Semestre 1 de 2013

Mquina de estados

State Machine
Inputs

Combinational
Logic Circuit
Storage
Elements

Outputs

CC3025 - UVG - Semestre 1 de 2013

Combinacional vs. Secuencial

Dos tipos de candados

25

Combinacional
El xito depende de los
valores, no del orden en que
se colocaron

20

30

15

5
10

Secuencial
El xto depende de la secuencia
de los valores
(R-13, L-22, R-3).

CC3025 - UVG - Semestre 1 de 2013

Estados
El estado de un sistema es una foto instantnea de todos

los elementos relevantes del mismo, en el momento que

se toma la instantnea.
Ejemplos:
El estado de un juego de basket representado en el tablero:
Nmero de puntos, tiempo

El estado de un juego de totito representado por Xs y Os en el

tablero.

CC3025 - UVG - Semestre 1 de 2013

Estados del candado secuencial

Tiene cuatro estados marcados desde A hasta D:

A: Candado no abierto,
y no se hace ninguna operacin relevante.
B:
Candado no abierto,
y el usuario complet R-13.
C:
Candado no abierto,
y el usuario complet R-13, seguida de L-22.
D:
Candado abierto,
y el usuario complet R-13, seguida de L-22, seguida de
R-3.

CC3025 - UVG - Semestre 1 de 2013

Diagrama de estados
Muestra los estados y las acciones que causan una

transicin entre estados.

CC3025 - UVG - Semestre 1 de 2013

Mquina de estado finito

Descripcin de un sistema con los siguientes componentes:

1.

Nmero finito de estados

Nmero finito de entradas externas
Nmero finito de salidas externas
Una especificacin explcita de todas las transiciones de estado
Una especificacin explcita de lo que determina cada valor de
salida externo

2.
3.
4.
5.

Comnmente descrito con un diagrama de estados.

Las entradas activan las transiciones de estado.

Las salidas estn asociadas con cada estado (o con cada transicin).

CC3025 - UVG - Semestre 1 de 2013

El reloj
Un circuito de reloj activa la transicin de un estado a otro
1
0

One
Cycle

time

En el comienzo de cada ciclo de reloj,

la mquina de estados hace una transicin,

basada en el estado actual y entradas externas.
No siempre se necesita. En el candado secuencial, las mismas entradas

activan el cambio de estado.

CC3025 - UVG - Semestre 1 de 2013

Implementando una mquina de

estados finitos
Lgica combinacional

Determina salidas y siguiente estado.

Elementos de almacenamiento
Mantiene representacin de los estados.

State Machine
Inputs

Clock

Combinational
Logic Circuit
Storage
Elements

Outputs

CC3025 - UVG - Semestre 1 de 2013

Almacenamiento: Flip-flop maestroesclavo

Dos Latch-D con habilitador
para aislar el estado siguiente del estado actual.

Durante la 1a fase (clock=1),

el estado calculado previamente
se convierte en el estado actual y
se enva al circuito lgico.

Durante la 2a fase (clock=0),

el estado siguiente, calculado en el
circuito lgico, se almacena en
Latch A.

CC3025 - UVG - Semestre 1 de 2013

Almacenamiento
Cada flip-flop maestro-esclavo almacena un bit.
El nmero de flipflops requeridos se determina por el

nmero de estados (y la representacin de cada estado)

Ejemplos:
Candado secuencial
Cuatro estados dos bits

Contador ascendente de 0 a 7
8 estados cuatro bits

CC3025 - UVG - Semestre 1 de 2013

Ejemplo completo
Controlador para seal de trnsito
Interruptor apagado: luces apagadas
Interruptor encendido
Luces apagadas
1 & 2 on

3
1

1, 2, 3, & 4 on
1, 2, 3, 4, & 5 on
Se repite mientras el

interruptor est encendido

DANGER
MOVE
RIGHT

CC3025 - UVG - Semestre 1 de 2013

Diagrama de estados

Switch on
Switch off

State bit S1

State bit S0
Outputs

Transicin con cada ciclo de reloj.

CC3025 - UVG - Semestre 1 de 2013

Tablas de verdad
Siguiente estado: S1S0
(depende de estado actual y entradas)

Salidas
(dependen de los estados: S1S0)

Switch

Lights 1 and 2
Lights 3 and 4
Light 5

In

S1

S0 S1 S0

S1

S0

Whenever In=0, next state is 00.

CC3025 - UVG - Semestre 1 de 2013

Circuito lgico (ver con mapas de

K.)

Master-slave
flipflop

CC3025 - UVG - Semestre 1 de 2013

Implementacin
Ejemplo: Contador de 0-4
Se desea que con un switch (S) se controla si es

ascendente o descendente
Que cambie de nmero cada segundo
Que al llegar a cuatro pase a cero y que al llegar a cero
pase a cuatro.

CC3025 - UVG - Semestre 1 de 2013

Ejemplo
Nmero de Estados

Nmero de Entradas

4: Switch y estado actual (3 bits)

Nmero de Salidas

3: siguiente estado

Diagrama
Contador
Ascendente
S=1

S=1

S=1
1

4
S=1

S=1
2

3
S=1

CC3025 - UVG - Semestre 1 de 2013

Tabla de Verdad
Entradas
Switch

E2

Salidas

E1

E0

E2

E1

E0

Observaciones:
Switch=0 contador
desdendiente
Switch=1 contador
ascendiente
No es necesario agregar
todas las combinaciones
posibles de entradas,
aunque pueden servir para
simplificar el circuito

CC3025 - UVG - Semestre 1 de 2013

Mapas de Karnaugh
Se simplifica cada salida con mapas de Karnaugh

para obtener la lgica combinacional de entrada.

Las combinaciones de entradas no usadas pueden
servir para agrupar los 1 (X = dont care)

CC3025 - UVG - Semestre 1 de 2013

Circuito

E2
E1
E0

Lgica
combinacional

E2
E1
E0

D2

Q2

D1
D0

Q1
Q0

Banco de
Flip-flop

CC3025 - UVG - Semestre 1 de 2013

Otras aplicaciones
Mquinas de estado es tambin una tcnica de

programacin
En lugar de usar comandos IF
Se declaran estados y solo se chequea un cambio de
estado, el programa se queda en ese estado