QU ES UN PLD ?

Es un circuito integrado que contiene una gran cantidad de elementos lgicos que a travs de la programacin se interconectan para que realice una funcin especfica.

Significa Dispositivo Lgico Programable Es un dispositivo cuyas caractersticas pueden ser modificadas y almacenadas mediante programacin.El dispositivo programable ms simple consiste de una matriz de conexiones de compuertas AND y un arreglo de compuertas OR. Una matriz de conexiones es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de interseccin, mediante el cual se seleccionan cules entradas del dispositivo sern conectadas al arreglo AND y cuyas salidas, a su vez, se envan al arreglo OR, para obtener una funcin lgica en forma de suma de productos.

NOTACIN CONVENCIONAL Y NOTACIN PLD

VENTAJAS QUE TRAE CON RESPECTO A LOS CIRCUITOS INTEGRADOS

Los PLDs representan menor costo para los fabricantes. Pueden reemplazar funciones de otros dispositivos lgicos. Reduccin de espacio en las tarjetas de circuito impreso. Simplificacin del alambrado entre unos chips y otros. Disminucin en los requerimientos de potencia ( por consiguiente menor consumo de energa )

Realizacin de aplicaciones especiales no encontradas en circuitos integrados de funciones fijas. Puede reflejarse menor costo para el usuario al ver las ventajas de tener menor cantidad de circuitos integrados procesos de ensamblado ms rpidos, menor probabilidad de que puedan ocurrir fallas menores procedimientos en la deteccin de fallas cuando estas se presenten.

CLASIFICACIN ENTRE ARQUITECTURAS DE LOS PLDS

PLDs ROM PAL PLA

PROM
EPROM EEPROM

GAL

INTEGRACIN EN UN SPLD
DISPOSITIVOS LOGICOS PROGRAMABLES SIMPLES

Sustituye a 100 C.I. SSI TTL o CMOS

Soy un SPLD

PALs GALs

C.I. Series 74xx y 40xx

PAL
MATRIZ

LOGICA PROGRAMABLE

GAL
MATRIZ

LOGICA GENERICA

LIMITACIONES DE LOS SPLD

Reducida cantidad de macroceldas. La exigencia de optar entre la retroalimentacin desde la macrocelda o desde la entrada forza que ante la necesidad de un flip-flop o de un trmino lgico intermedio a veces se deba perder una posible terminal de entrada/salida. La distribucin de todas la seales por todo el chip consume mucha superficie del silicio y genera retardos capacitivos de importancia. En los primeros PAL, el uso de fusibles afectaba seriamente la confiabilidad del dispositivo.

INTEGRACIN EN UN CPLD
DISPOSITIVOS LOGICOS PROGRAMABLES COMPLEJO

Sustituye a 50 SPLDs

Soy un CPLD

PALs y GALs

FPGAs
Programmable Gate Array (Arreglo de compuertas programable en el campo).
Field

CONFIGURACIONES BSICAS
PROM

Entradas
PAL

Arreglo AND Fijo

Arreglo OR Programable

Salidas

Entradas

Arreglo AND Programabl e Arreglo AND Programabl e

Arreglo OR Fijo

Salidas

PLA Entradas Arreglo OR Programabl e Salidas

CONFIGURACIN PLE/PROM

CONFIGURACIN PAL

CONFIGURACIN PLA

ROM (READ-ONLY MEMORY)

Memoria de Mscara Programable de Solo Lectura Dispositivo programado solamente por el fabricante y se subdivide en tres partes que son:

PROM (Programmable Read-Only Memory) EPROM (Erasable Programmable Read-Only Memory) EEPROM (Electrically Erasable Programmable ReadOnly Memory)

PROM Memoria Programable de Solo Lectura

Dispositivo programado por el usuario y no borrable o reprogramable.

EPROM Memoria Programable y Borrable de Solo Lectura

Este tipo de Memorias se borran Mediante Luz ultravioleta; con la ventaja de que puede ser programada por el usuario.

EEPROM Memoria Programable y Borrable Elctricamente de Solo Lectura

Al igual que la anterior est puede ser programada por el usuario.

27c256 pic16f84

HCS473

PLA (PROGRAMMABLE LOGIC ARRAY)

Arreglo Lgico Programable o Matriz Lgica Programable resuelve el problema de las PROM; debido a que, tiene tanto el plano AND como el OR programables tambin se les conoce como Field Arreglos Lgicos Programables de Campo. Los FPLA o PLA aceptan ms variables de entrada con mucho menor producto de trminos que 2n.

Estos PLDs incluyen adems la capacidad de programar la polaridad de salida, lo que permite trabajar con max-trminos si se requieren

82S100

PAL (PROGRAMMABLE ARRAY LOGIC)

Lgica en un Arreglo Programable La arquitectura de ste PLD esta compuesta por un Plano AND programable y el Plano OR fijo. Este dispositivo es el intermedio entre una PROM y un PLA Tambin incluye la capacidad de programar la polaridad de salida

Este PLD puede incluir una serie de componentes a la salida del plano OR, como pueden ser: Inversores y Flip-Flops Existen dos tipos de PALs, uno de los cuales puede ser programado solamente una vez, por ejemplo: El PAL16R8 el cual es un dispositivo de 16 posibles entradas y con 8 salidas; todas con Flip-Flops.

GAL (GENERIC ARRAY LOGIC )

Lgica en Arreglo Genrico combina las caractersticas de un PAL pero adems, agrega tecnologa especial para ser borrado y programado elctricamente. Se trata de la 4a generacin de PALs, capaces de funcionar en modo combinacional y/o secuencial

superar a sus antecesores en cuanto a tecnologa programable se refiere, ya que estos son capaces de reprogramarse hasta un mnimo de 100 veces; aunque, esto depende tambin del fabricante.

DISEO UTILIZANDO LGICA PROGRAMABLE

Conclusiones

El uso de lgica programable no descarta el uso de lgica discreta, sino que la restringe a casos muy simples. Es una herramienta rpida, de alta confiabilidad, y de bajsimo costo por compuerta. La fcil modificacin de un diseo permite asegurar el mantenimiento y actualizacin de un producto. Conocer profundamente las tcnicas de diseo lgico es la mejor manera de aprovechar la lgica programable. Se pasa del diseo por compuertas al diseo por sistemas.